JP2007053220A

JP2007053220A - 半導体装置の製造方法

Info

Publication number: JP2007053220A
Application number: JP2005237137A
Authority: JP
Inventors: Shunichi Tokito; 俊一時藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2005-08-18
Filing date: 2005-08-18
Publication date: 2007-03-01
Also published as: US7560378B2; US20070042590A1

Abstract

【課題】銅配線形成時のディッシングを防止する。
【解決手段】半導体基板１２上面１２ａ上の第１絶縁膜１４の表面を覆う拡散防止膜２２、拡散防止膜上を覆う第２絶縁膜２４、及び第２絶縁膜上を覆うキャップ膜２６を順次に積層する。拡散防止膜、第２絶縁膜及びキャップ膜を貫通する配線溝部３０であって、この配線溝部の底面からキャップ膜の表面までの高さｈ１に対する、配線溝部の延在方向に直交する方向の幅ｗ１の比率を最大でも２．８倍として当該配線溝部を形成する。キャップ膜の表面及び配線溝部の表面を覆うバリアメタル膜を形成する。バリアメタル膜上を覆う配線膜を成膜する。配線膜の表面からキャップ膜の表面が露出するまで、配線膜及びバリアメタル膜を削り取って、配線溝部を埋め込む配線部を形成する。
【選択図】図２

Description

この発明は半導体装置の製造方法に関し、特に銅配線形成のためのいわゆるダマシン法に関する。

近年の半導体装置における素子の集積度及び性能の向上に伴って、配線自体の微細化及び配線間隔のさらなる極小化が求められている。製造プロセスの微細化の進行により、配線遅延が動作律速になってきていることから、配線材料をより低抵抗の銅（Ｃｕ）、或いは銅合金とする銅配線（形成）技術が開発されてきている。配線材料としての銅（合金）は、エッチング技術による加工が困難である。従って、いわゆるダマシン法と呼ばれる製造方法が採用されている。

このダマシン法は、具体的には、絶縁膜に配線溝を形成し、この配線溝を埋め込む銅合金薄膜を堆積した後、銅合金薄膜をその上側から研削することにより、配線溝を埋め込む部分のみを残存させ、埋込み配線を形成する方法である。この銅合金薄膜の研削工程には、一般的にＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法が適用される。

このような銅配線技術において、さらに微細化が進行すると、いわゆるディッシングの発生が問題となる。ディッシングとは、配線表面が凹状にへこんで形成される段差である。

特にこのディッシングは、例えば電源用配線、クロック信号線として機能する、例えばグローバル配線といった、配線形成プロセスの微細化の進展によっても配線長、配線幅及び配線深さ（厚み）をより小さくすることが困難な配線に発生する。このようなディッシングが発生すると、配線抵抗の増大といった問題を引き起こす。

ＣＭＰ工程によるディッシングの発生を抑制する目的で、堆積させる銅膜の厚さを、配線溝の深さの１．６倍から２．０倍とする構成が開示されている（例えば、特許文献１参照。）。
特開２００３−３１５７７号公報

しかしながら、特許文献１に開示されている構成によれば、いわゆるディッシングを防止するために、銅（合金）薄膜の膜厚をより厚く形成する必要がある。従って、銅合金薄膜の形成工程にかかる時間及びこの銅合金薄膜の研削工程にかかる研削時間が増大し、結果として、製造される半導体装置のスループットが低下するという問題があった。

従って、例えば電源用配線、クロック信号線として機能する、例えばグローバル配線といった特に配線幅及び配線厚みが比較的大きな配線を、ディッシングを防止しつつ、より効率的に形成するための技術が嘱望されている。

この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置の製造方法は、下記のような工程を含んでいる。

すなわち、上面及び当該上面と対向する下面を有する半導体基板を準備する。次に、この上面上に第１絶縁膜を形成する。

次いで、第１絶縁膜の表面上を覆う拡散防止膜、この拡散防止膜上を覆う第２絶縁膜、及び第２絶縁膜上を覆うキャップ膜を順次に積層する。

さらに、拡散防止膜、第２絶縁膜及びキャップ膜を貫通する配線溝部であって、この配線溝部の底面から前記キャップ膜の表面までの高さに対する、この配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する。

次に、キャップ膜の表面及び配線溝部の表面を覆うバリアメタル膜を形成する。

次いで、バリアメタル膜が成膜されている配線溝部を埋め込んでバリアメタル膜上を覆う配線膜を成膜する。

さらに、配線膜の表面からキャップ膜の表面が露出するまで、配線膜及びバリアメタル膜を削り取って、配線溝部の表面を覆うバリアメタル及びこのバリアメタルが設けられている配線溝部を埋め込む配線部を形成する。

この発明の半導体装置の製造方法によれば、配線膜を成膜段階でより平坦に形成することができるので、例えばグローバル配線といった配線幅及び配線厚みが比較的大きな配線の形成を、ディッシングの発生を防止しつつ、効率的に行うことができる。

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は特に図示例にのみ限定されるものではない。

また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は何らこれら好適例に限定されるものではない。

さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

（半導体装置の製造方法）
図１及び図２を参照して、この発明の半導体装置の製造方法につき説明する。なお、ここでは製造される半導体装置（半導体チップ）の最上配線層に存在し、半導体チップの上面を横断する程度の長さを有するいわゆるグローバル配線に着目して説明する。

図１（Ａ）、（Ｂ）及び（Ｃ）は、製造工程を説明するために製造途中の半導体装置の切り口を示した要部概略図である。

図２（Ａ）及び（Ｂ）は、図１に続く概略図である。

まず、図１（Ａ）に示すように、例えばシリコンウェハである半導体基板１２を準備する。半導体基板１２は、上面１２ａ及びこの上面１２ａと対向する下面１２ｂとを有している。半導体基板１２には、半導体チップとなる図示しないチップ領域が設定されている。

次に、設計レイアウトに基づいて、半導体基板１２の上面１２ａ側に、従来公知の任意好適なプロセスを用いて、トランジスタ等の素子を作り込む（図示せず。）。

次いで、第１絶縁膜１４を、上面１２ａ上全面に、素子を覆うように形成する。第１絶縁膜１４は、例えばシリコン酸化膜である。この第１絶縁膜１４は、ＣＶＤ法といった任意好適な条件での従来公知の成膜方法により形成する。

さらにチップ領域内である第１絶縁膜１４に、第１絶縁膜１４を貫通して素子に至るコンタクトホール１５を形成する。コンタクトホール１５は、一連の従来公知のレジスト塗布工程、ホトリソグラフィ工程によるレジストパターンの形成工程、かかるレジストパターンをマスクとして用いるエッチング工程により形成すればよい。

次に、コンタクトホール１５を埋め込む埋込みコンタクト１６を形成する。埋込みコンタクト１６は、例えばタングステン（Ｗ）といった導電性材料を用いて、コンタクトホール１５をスパッタ法等の従来公知の方法に従って埋め込む。さらにエッチバック工程を行って、埋込みコンタクト１６を形成すればよい。このエッチバック工程により埋込みコンタクト１６の頂面１６ａは、第１絶縁膜１４の表面１４ａの高さとほぼ同一の高さとなる。

次いで、図１（Ａ）に示すように、第１絶縁膜１４の表面１４ａ及び埋込みコンタクト１６の頂面１６ａ上に、拡散防止膜２２を形成する。この拡散防止膜２２は、後述する配線の材料とされ銅の拡散を防止するための膜である。拡散防止膜２２は、例えばシリコン窒化膜、又はシリコンカーバイド（ＳｉＣ）膜を従来公知のＣＶＤ法等により任意好適な条件で成膜すればよい。

さらに、この拡散防止膜２２の表面２２ａ上に第２絶縁膜２４を形成する。第２絶縁膜２４は、例えばシリコン酸化膜を従来公知のＣＶＤ法等により任意好適な条件で形成すればよい。

また、近年の銅配線技術においては、配線間を埋め込む絶縁膜の寄生容量増大による信号遅延の問題が深刻化している。

従って、第２絶縁膜２４は、シリコン酸化膜と比較して、比誘電率の小さい低誘電率膜とするのがよい。具体的には、第２絶縁膜２４の形成工程を比誘電率が好ましくは１．５〜３．０の範囲である従来公知の低誘電率膜（Ｌｏｗ−ｋ膜）、例えばＨＳＱ（hydrogen silsesquioxane）、ＭＳＱ（methyl silsesquioxane）、ＣＤＯ（carbon doped oxide）といった材料或いはダウケミカル社製ＳｉＬＫ（登録商標）といったポリマー材料又はシリコン酸化膜を任意好適な条件で成膜する工程とするのがよい。この成膜工程は、従来公知の例えば塗布法、ＣＶＤ法により形成すればよい。第２絶縁膜２４の膜厚は、好ましくは１００ｎｍから５０００ｎｍの範囲とするのがよい。

さらに第２絶縁膜２４の表面２４ａ上に、キャップ膜２６を形成する（図１（Ａ）参照。）。ここでいうキャップ膜２６は、低誘電率膜を保護する機能を奏する膜である。具体的には例えば高密度のシリコン酸化膜を従来公知のプラズマＣＶＤ法により任意好適な条件で成膜すればよい。

次に、キャップ膜２６の表面２６ａから、このキャップ膜２６、第２絶縁膜２４及び拡散防止膜２２を貫通して、第１絶縁膜１４の表面１４ａに至る配線溝部３０を形成する。この配線溝部３０は埋込みコンタクト１６の頂面１６ａを露出させて形成する（図１（Ｂ）参照。）。

配線溝部３０は、側壁部３０ａ及び底面部３０ｂを有している。側壁部３０ａは、キャップ膜２６、第２絶縁膜２４及び拡散防止膜２２のそれぞれに形成された開口部が連通して構成されている。底面部３０ｂは、埋込みコンタクト１６の頂面１６ａを露出する第１絶縁膜１４の表面１４ａの一部領域を含んでいる。

この配線溝部３０は、従来公知のホトリソグラフィ工程、及びキャップ膜２６、第２絶縁膜２４、拡散防止膜２２を構成する材料に応じた任意好適な条件でのエッチング工程により各膜をパターニングすることにより、所望のパターンとして形成すればよい。

この発明の配線溝部３０は、キャップ膜２６、第２絶縁膜２４、拡散防止膜２２の膜厚の和により規定される配線溝部３０の深さ（高さ）ｈ１を基準にして、配線溝部３０の延在方向（長手方向。ここでは図１（Ｂ）の紙面に直交する方向。）に対して直交する方向の溝幅ｗ１が決定される点に特徴を有している。詳細は後述するが、具体的には、溝幅ｗ１が深さｈ１の好ましくは２．８倍以下になるように配線溝部３０を形成するのがよい。

図１（Ｃ）に示すように、キャップ膜２６の表面２６ａ、配線溝部３０内、すなわち側壁部３０ａ及び埋込みコンタクト１６の露出する頂面１６ａを覆うバリアメタル膜４２Ｘを形成する。バリアメタル膜４２Ｘとしては、例えばタンタル（Ｔａ）膜を適用することができる。バリアメタル膜４２Ｘの膜厚は、いわゆるテクノロジーノードに応じた膜厚とされる。例えば、９０ｎｍノードの場合には３０ｎｍ程度の膜厚とされる。配線溝部を埋め込む後述する配線膜の形成を考慮すれば、バリアメタル膜４２Ｘをキャップ膜２６の表面２６ａ、配線溝部３０の側壁部３０ａ及び底面部３０ｂ上に、実質的に均一の膜厚で形成するのがよい。

バリアメタル膜４２Ｘは、選択された材料に応じた従来公知の任意好適な工程により、成膜すればよい。

次に、バリアメタル膜４２Ｘ上、すなわち、バリアメタル膜４２Ｘに覆われた配線溝部３０を埋め込む銅合金からなる配線膜５２Ｘを形成する（以下、単に「配線溝部３０を埋め込む。」とも表現する。）（図１（Ｃ）参照。）。

この配線膜５２Ｘの形成工程は、２段階の工程により行うのがよい。具体的には、まず、第１段階は、従来公知のＰＶＤ法により露出面全面に対し、銅合金の膜を好ましくは膜厚２０ｎｍから１５０ｎｍの範囲内で堆積させる。次いで第２段階として、好ましくは従来公知の電解メッキ法、ＣＶＤ法又は無電解メッキ法により、配線溝部３０を埋め込む配線膜５２Ｘを形成する。

配線膜５２Ｘの膜厚、すなわち、配線溝部３０外のバリアメタル膜４２Ｘの表面４２Ｘａより上側の膜厚ｈ２は、配線溝部３０の溝深さｈ１を基準として、深さｈ１の０．９倍から１．５倍の範囲の膜厚、すなわち、従来と比較してより薄い膜厚として成膜することができる。

ここで、図２（Ａ）を参照して、配線溝部３０を埋め込む配線膜５２Ｘの態様につき説明する。

図２（Ａ）は、図１（Ｃ）の部分領域１１を拡大して示した概略的な部分拡大図である。

上述したように、配線溝部３０の溝幅ｗ１は、溝深さｈ１の２．８倍以下になるように設定される。このように、溝幅ｗ１を溝深さｈ１の２．８倍までの幅に規定すれば、上述した常法に従う銅合金の堆積工程によっても効率的に配線溝部３０内を埋め込むことができる。

また、配線溝部３０の溝深さｈ１に対する溝幅ｗ１の比率の下限は、配線溝部３０の配線材料による埋込みが、いわゆるボイドやシームの発生なく良好に行えることを条件として任意好適なものとすることができる。現状の堆積工程でいえば、配線溝部３０の溝深さｈ１に対する溝幅ｗ１の比率の下限は、埋込み性という観点から好ましくは例えば、０．２程度とするのがよい。

図２（Ａ）に示すように、配線膜５２Ｘは、配線溝部３０を埋め込んでいる部分５２Ｙの上側に、表面に凹部を有する部分或いは有しない部分５２Ｚを有している。この部分５２Ｚは、配線溝部３０外の表面４２Ｘａ上に形成された部分５２ＸＸで囲まれた或いは挟まれた部分である。従って、この部分５２ＸＸからみると、上述の部分５２Ｚは、配線溝部３０の上側に見かけ上突出しているといえる。そこで、この５２Ｚ部分をオーバーハング部ＯＨとも称する。換言すれば、溝深さｈ１を基準にして溝幅ｗ１を規定すれば、成膜された配線膜５２Ｘの一部分が配線溝部３０の直上にせり出してオーバーハング部ＯＨを形成している。このオーバーハング部ＯＨが、その表面が部分５２ＸＸの上面と連接した平坦面として、配線溝部３０を埋め込む配線膜５２Ｘの直上に形成される場合には、配線膜５２Ｘの表面には段差Ｓが実質的に存在しないことになる。仮にオーバーハング部ＯＨにへこみ（段差Ｓ）が形成されるとしても、段差Ｓは極めて小さい段差であるので事実上何ら障害となることはない。すなわち、配線溝部３０を埋め込む配線膜５２Ｘを全体としてより平坦に形成することができる。

結果として、配線膜５２Ｘの膜厚ｈ２を従来と比較してより薄厚、具体的には従来溝深さｈ１を基準にして、１．５倍から１．８倍或いはそれ以上必要であった膜厚ｈ２を０．９倍から１．５倍程度にまで低減することができる。

次いで、銅合金により形成されている配線膜５２Ｘの結晶化を促進するために任意好適な条件で加熱処理（アニール工程とも称される。）を行う。

次に、図２（Ｂ）に示すように、ＣＭＰ工程を行って、配線膜５２Ｘをキャップ膜２６の表面２６ａが露出するまで研削して、バリアメタル４２により覆われた配線溝部３０を埋め込み、表面５２ａの位置がキャップ膜２６の表面２６ａにほぼ揃った配線部５２を有する配線構造部６０を形成する。

このＣＭＰ工程は、例えば研磨レートが大きく、かつ被研磨面の平坦性を確保できる研磨条件としてＣＭＰ工程を実施するのがよい。

この研磨条件は、具体的には好ましくは、研磨圧力を１３．８ｋＰａ（キロパスカル）から３１．０ｋＰａ（２．０ｐｓｉ〜４．５ｐｓｉ）の範囲とし、研磨パッド（研磨面）と配線膜５２Ｘとの相対速度を６０ｍ／分から１８０ｍ／分の範囲とするのがよい。次いで、被研磨面の洗浄を行う。

なお、この例では、この発明の半導体装置の製造方法を適用して好適な配線を埋込みコンタクトを介して最上面の配線（第１配線層）として形成される配線を示したが、複数の配線層を含む多層配線構造における各配線層が含む、例えば電源用配線、クロック信号線として機能する、配線長、配線幅及び配線深さ（厚み）をより小さくすることが困難な配線にももちろん上述したこの発明の製造方法を適用することができる。

このように、溝深さｈ１を基準にして溝幅ｗ１を規定すれば、配線膜５２Ｘを成膜段階でより平坦に形成することができる。従って、ＣＭＰ工程による配線構造部６０の形成を、ディッシングの発生を防止しつつ行うことができる。

また、配線膜５２Ｘの膜厚ｈ２を従来と比較してより薄厚に低減することができるので、配線膜５２Ｘの材料の使用量を減少させることができる。また、膜厚ｈ２をより薄厚とできるため、ＣＭＰ工程にかかる時間を短縮することができる。結果として、ディッシングのない高品質な半導体装置を、効率的かつ歩留まりよく製造することができる。

（変形例）
次に、図３及び図４を参照して、上述した半導体装置の製造方法の変形例につき説明する。

図３及び図４は変形例の製造方法を説明するための概略図であり、図３（Ａ）図は製造工程を説明するための半導体装置の平面的な要部概略図である。図３（Ｂ）及び図４は図３（Ａ）中の一点鎖線Ｉ−Ｉ’で切断した切り口を示す概略的な図である。

この例は容量等の事情により、配線幅ｗ１を溝深さｈ１の２．８倍までの幅に収めることができない場合の構成例である。

この例の半導体装置の製造方法は、絶縁性柱状体（ＳＬＯＴ：スロットとも称される。）を形成する点に特徴を有している。なお、各層の材料については既に説明した例と同様であるので、これらについての詳細な説明は省略する。

まず、上述の例と同様にして、拡散防止膜２２、第２絶縁膜２４及びキャップ膜２６を順次に積層する工程までを実施する。

次に、拡散防止膜２２、第２絶縁膜２４及びキャップ膜２６を貫通して、第１絶縁膜１４の表面１４ａに至る配線溝部３０を形成する。この配線溝部３０は埋込みコンタクト１６の頂面１６ａを露出させて形成する。配線溝部３０は、側壁部３０ａ及び底面部３０ｂを有している。側壁部３０ａは、キャップ膜２６、第２絶縁膜２４及び拡散防止膜２２それぞれに形成された開口部が連通して構成されている。底面部３０ｂは、埋込みコンタクト１６の頂面１６ａを露出する第１絶縁膜１４の表面１４ａの一部領域を含んでいる。

この例では、配線溝部３０の溝幅、すなわち配線幅ｗ１は溝深さｈ１の２．８倍以上である。

このような幅広の配線溝部３０を形成するに際し、この例では複数の島状の絶縁性柱状体７２を同時に形成する。

具体的には、キャップ膜２６、第２絶縁膜２４及び拡散防止膜２２をエッチング工程によりパターニングする際に、絶縁性柱状体７２が形成される領域を覆う例えばレジストマスクで保護することにより形成することができる。

すなわち、形成される絶縁性柱状体７２は、エッチング工程終了後に残存する、拡散防止膜２２の一部分である柱状体部分２２Ｓ、第２絶縁膜２４の一部分である柱状体部分２４Ｓ及びキャップ膜２６の一部分である柱状体部分２６Ｓが、順次に積層された構成を有することになる。

なお、図示例では、上面側から見たときの平面形状が正方形である四角柱状の形状とする例を示したが、平面形状については、長方形状、円形状等の任意好適な形状とすることができる。また、平面形状の面積により規定される絶縁性柱状体７２のサイズ（体積）については任意好適なものとすることができる。

柱状体列７０は複数の絶縁性柱状体７２を含んでいる。このとき、柱状体列７０の絶縁性柱状体７２同士の間隔ａ１は、互いに等しくされる。柱状体列７０は、図３（Ａ）中、白抜き双頭矢印Ａで示す配線溝部３０（配線部、配線構造）の延在方向に沿って、配列して設けられる。このとき柱状体列７０は、配線溝部３０の側壁部３０ａと絶縁性柱状体７２の側面７２ｂとの離間距離が一定の間隔ｂとなるように形成する。

この例では、２つの柱状体列７０、すなわち第１列７０ａ及び第２列７０ｂが形成される例を示してある。このとき、第１列７０ａ及び第２列７０ｂ同士はこれらが含む絶縁性柱状体７２の対向する側面（７２ｂ）同士の離間距離、すなわち配線溝部３０の溝幅方向での離間距離が一定の間隔ａ２となるように形成する。

これら間隔ａ１、間隔ａ２及び間隔ｂは、配線溝部３０の溝深さｈ１を基準にして規定される。具体的には、間隔ａ１、間隔ａ２及び間隔ｂのそれぞれを溝深さｈ１の最大でも２．８倍として、絶縁性柱状体７２を形成すればよい。

図４に示すように、キャップ膜２６の表面２６ａ、配線溝部３０内、すなわち側壁部３０ａ、埋込みコンタクト１６の露出する頂面１６ａ、第１絶縁膜１４の露出する表面１４ａ及び絶縁性柱状体７２の露出面全面、すなわち頂面７２ａ及び側面７２ｂを覆うバリアメタル膜４２Ｘを形成する。

次に、バリアメタル膜４２Ｘ上、すなわち、バリアメタル膜４２Ｘに覆われた配線溝部３０を埋め込み、かつ絶縁性柱状体７２を覆う銅合金からなる配線膜５２Ｘを形成する。

上述したように、間隔ａ１、間隔ａ２及び間隔ｂは、溝深さｈ１の２．８倍以下になるように設定される。このように、間隔ａ１、間隔ａ２及び間隔ｂそれぞれを溝深さｈ１の２．８倍までの幅に規定すれば、上述した常法に従う銅合金の堆積工程によっても効率的に符号ａ１、符号ａ２及び符号ｂで示した間隙を含む配線溝部３０内を埋め込むことができる。

また、間隔ａ１、間隔ａ２及び間隔ｂのそれぞれを溝深さｈ１を基準にして、規定すれば、成膜された配線膜５２Ｘの一部分が配線溝部３０の直上にせり出してオーバーハング部（図示しない。図２（Ａ）及び対応する上述の説明を参照されたい。）を形成する。このオーバーハング部により、配線膜５２Ｘの段差を実質的に存在しないか、又は極めて小さくすることができる。すなわち、絶縁性柱状体７２が設けられている配線溝部３０を埋め込む配線膜５２Ｘをより平坦に形成することができる。

次いで、銅合金により形成されている配線膜５２Ｘの結晶化を促進するために任意好適な条件で加熱処理を行う。

次に、上述と同様の条件でＣＭＰ工程を行って、配線膜５２Ｘをキャップ膜２６の表面２６ａが露出するまで研削して、バリアメタル４２により側面７２ｂが覆われた絶縁性柱状体７２、及び配線溝部３０を埋め込む配線部５２を有する配線構造部６０を形成する。

なお、この例では、配線溝部３０内に２列の柱状体列７０を形成する例を説明したが、間隔ａ１及び間隔ｂが溝深さｈ１の２．８倍以下である場合には、柱状体列７０は１列のみとして形成することができる。また、間隔ａ１、間隔ａ２及び間隔ｂが溝深さｈ１の２．８倍以下であることを条件として、３列以上の柱状体列７０を形成することもできる。

このように、絶縁性柱状体７２に関する間隔ａ１、間隔ａ２及び間隔ｂを溝深さｈ１を基準にして規定すれば、配線膜５２Ｘを成膜段階でより平坦に形成することができる。従って、より大きな配線幅を必要とする場合であっても、ＣＭＰ工程による配線構造部６０の形成を、ディッシングの発生を防止しつつ行うことができる。

（Ａ）、（Ｂ）及び（Ｃ）は、製造工程を説明するために製造途中の半導体装置の切り口を示した要部概略図である。（Ａ）及び（Ｂ）は、図１に続く概略図である。（Ａ）は、変形例の製造工程を説明するための半導体装置の平面的な要部概略図であり、（Ｂ）は（Ａ）図中の一点鎖線Ｉ−Ｉ’で切断した切り口を示す概略的な図である。変形例の製造方法を説明するための概略図である。

符号の説明

１０：半導体装置
１１：部分領域
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４ａ、２２ａ、２４ａ、２６ａ、４２Ｘａ、５２ａ、５２Ｘａ：表面
１４：第１絶縁膜
１５：コンタクトホール
１６：埋込みコンタクト
１６ａ：頂面
２２：拡散防止膜
２２Ｓ、２４Ｓ、２６Ｓ：柱状体部分
２４：第２絶縁膜
２６：キャップ膜
３０：配線溝部
３０ａ：側壁部
３０ｂ：底面部
４２：バリアメタル
４２Ｘ：バリアメタル膜
５２：配線部
５２Ｘ：配線膜
５２ＸＸ、５２Ｙ、５２Ｚ：部分
６０：配線構造部
７０：柱状体列
７０ａ：第１列
７０ｂ：第２列
７２：絶縁性柱状体
７２ａ：頂面
７２ｂ：側面

Claims

上面及び当該上面と対向する下面を有する半導体基板を準備する工程と、
前記半導体基板の前記上面上に第１絶縁膜を形成する工程と、
前記第１絶縁膜の表面上を覆う拡散防止膜、当該拡散防止膜上を覆う第２絶縁膜、及び当該第２絶縁膜上を覆うキャップ膜を順次に積層する工程と、
前記拡散防止膜、前記第２絶縁膜及び前記キャップ膜を貫通する配線溝部であって、当該配線溝部の底面から前記キャップ膜の表面までの高さに対する、前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する工程と、
前記キャップ膜の表面及び前記配線溝部の表面を覆うバリアメタル膜を形成する工程と、
前記バリアメタル膜が成膜されている前記配線溝部を埋め込んで前記バリアメタル膜上を覆う配線膜を成膜する工程と、
前記配線膜の表面から前記キャップ膜の表面が露出するまで、当該配線膜及び前記バリアメタル膜を削り取って、前記配線溝部の前記表面を覆うバリアメタル及び当該バリアメタルが設けられている前記配線溝部を埋め込む配線部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
前記配線膜を形成する工程は、前記キャップ膜の前記表面上に相当する領域での膜厚を前記配線溝部の深さの０．９倍から１．５倍の範囲の膜厚として成膜する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
前記配線溝部を形成する工程は、前記拡散防止膜、前記第２絶縁膜及び前記キャップ膜を貫通して、前記配線溝部の延在方向に沿って前記配線溝部内に配列されて設けられている複数個の絶縁性柱状体を含む柱状体列を１列又は２列以上を有していて、前記配線溝部の底面から前記キャップ膜の表面までの高さに相当する高さに対して、前記配線溝部の前記側壁部及び前記絶縁性柱状体の側面の前記幅方向での離間距離の比率、又は前記柱状体列同士の前記幅方向での離間距離の比率及び前記配線溝部の前記側壁部及び前記絶縁性柱状体側面の前記幅方向での離間距離の両方の比率を最大でも２．８倍として前記配線溝部を形成する工程であり、
前記バリアメタル膜を形成する工程は、前記キャップ膜の表面並びに前記埋込みコンタクトの頂面、第１絶縁膜の表面及び前記絶縁性柱状体の全面を含む前記配線溝部の表面を覆うバリアメタル膜を形成する工程であり、
前記配線膜を形成する工程は、前記キャップ膜の前記表面上に相当する領域での膜厚を前記配線溝部の深さの０．９倍から１．５倍の範囲の膜厚として、前記バリアメタル膜が成膜されている前記配線溝部を埋め込んで前記バリアメタル膜上を覆う配線膜を成膜する工程であり、
前記配線部を形成する工程は、前記配線膜の表面から前記キャップ膜及び前記絶縁性柱状体の表面が露出するまで、当該配線膜及び前記バリアメタル膜を削り取って、前記配線溝部を覆うバリアメタル及び当該バリアメタルが設けられている前記配線溝部を埋め込む配線部を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
前記配線溝部を形成する工程は、順次に積層されている前記拡散防止膜、第２絶縁膜及びキャップ膜それぞれの一部分を島状の柱状体部として順次に残存させて前記絶縁性柱状体と併せて前記配線溝部を形成する工程であることを特徴とする請求項３に記載の半導体装置の製造方法。
前記第２絶縁膜を形成する工程は、比誘電率が１．５〜３．０の範囲である低誘電率膜を形成する工程であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。