JP2002246430A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002246430A
JP2002246430A JP2001044910A JP2001044910A JP2002246430A JP 2002246430 A JP2002246430 A JP 2002246430A JP 2001044910 A JP2001044910 A JP 2001044910A JP 2001044910 A JP2001044910 A JP 2001044910A JP 2002246430 A JP2002246430 A JP 2002246430A
Authority
JP
Japan
Prior art keywords
film
semiconductor
thin film
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001044910A
Other languages
English (en)
Inventor
Yukihiro Kiyota
幸弘 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001044910A priority Critical patent/JP2002246430A/ja
Priority to US10/026,841 priority patent/US6605512B2/en
Publication of JP2002246430A publication Critical patent/JP2002246430A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/21—Polarisation-affecting properties
    • G01N21/211—Ellipsometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】選択成長膜の非破壊検査方法を提供し、簡便な
プロセス管理とスループット向上を実現する半導体装置
の製造方法を提供する。 【解決手段】ＬＳＩを製造するウエハ上に選択成長領域
が密集したパターンを形成し（２０２）、そのパターン
全体の光学定数データを解析することで選択成長層の膜
厚や組成を求め（２０３）、その結果を次バッチ以降に
フィードバックする（２０６）ことで、プロセス管理を
行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体プロセスで用いられる薄膜の組成
や膜厚の測定法として、エリプソメトリ法が広く使われ
ている。図１１は、エリプソメトリ装置の例を示すもの
で分光エリプソメータと呼ばれるものである。
【０００３】光源２０から発生した入射光は変調器２１
を介して偏光子２２でＰ偏光成分とＳ偏光成分に分離さ
れる。この入射光はサンプル２３で反射され、検光子２
４を介して分光器２５で例えば波長２５０ｎｍから８３
０ｎｍの光に分光される。分光した各々の波長の光を検
知器２６で検知する構成となっている。
【０００４】本方法は、Ｐ偏光、Ｓ偏光を試料に入射
し、その反射光の振幅、位相差より膜厚などを求めるも
のであり、半導体ウエハ全面に成長した薄膜の測定方法
として広く用いられている。この時、エリプソメトリ角
（ψ、Δ）は、複素反射係数比ρ（Ｐ偏光の反射係数ｒ
ｐとＳ偏光の反射係数ｒｓの比）を通じて次式で定義さ
れる。 ρ＝ｒｐ/ｒｓ＝ｔａｎψ・ｅｘｐ（ｊΔ） ｔａｎψ＝｜ｒｐ｜/｜ｒｓ｜ Δ＝δrp−δrs すなわち、tａｎψはＰ偏光とＳ偏光の振幅の差を、Δ
は位相差を表す定数である。測定試料のψとΔを求め、
既知の物質のそれと比べることで測定試料の膜厚、組成
などを求めることができる。
【０００５】通常入射光の径は数ミリメートルである
が、数十マイクロメートルまで絞ることは可能である。
しかしながら、入射光を絞ると信号強度が下がってしま
い、測定精度が低下するという問題がある。また、入射
角、反射角は、通常５０度から７５度程度である。な
お、本技術は、「Ellipsometry and polarized ligh
t」、R. M. A. Azzam and N. M. Bashara、 North-Holl
and Publishing Company、 1977、 pp. 364-416に記載
されている。
【０００６】半導体プロセスで用いられる別の薄膜測定
法として、反射率法がある。その装置、原理を図１２に
示す。本技術は、波長が例えば２００ｎｍから９００ｎ
ｍまでの白色光を光源２０で発し、サンプル２３に垂直
に近い角度で入射し、その反射率Ｒを検知器２６で測定
するものである。一般に、反射率Ｒは、次の式で表され
る。 Ｒ＝（（ｎ−１）2＋ｋ2）/（（ｎ＋１）2＋ｋ2） ここで、nは屈折率、ｋは消衰係数である。
【０００７】このｎとｋの波長依存性が物質のエネルギ
ーギャップの関数であることを利用して、物質の膜厚、
組成などを求める方法である。この方法は垂直入射光を
用いるので、試料上のスポット面積はエリプソメトリ法
に比べて小さいが、入射光を絞ると信号強度が下がって
しまい、測定精度が低下するという問題があることには
変わりがない。また、１ミクロン以下の微細パターンに
入射光を当てることは困難である。なお、本技術は、
「Optical properties of crystalline semiconductors
and dielectrics」、A. R. Forouhi and I. Bloomer、
Physical ReviewB、 38、 p.1865、 (1988)に記載され
ている。
【０００８】
【発明が解決しようとする課題】一方、ＳｉＧｅヘテロ
バイポーラトランジスタのベース領域は、ＳｉＧｅエピ
タキシャル成長によって形成されるが、この場合、微細
なトランジスタパターンにのみ堆積する選択成長法が用
いられる。選択成長を用いたヘテロバイポーラトランジ
スタの断面図を、図１３に示す。
【０００９】第１のシリコン酸化膜３０、シリコン窒化
膜３１、外部ベース多結晶シリコン３２、第２のシリコ
ン酸化膜３３から成る積層膜を形成した後にフォトリソ
グラフィとエッチングにより、所定のトランジスタパタ
ーンを開口し、シリコン基板３の表面を露出させる。そ
の後にシリコンが露出した領域にのみ、トランジスタの
ベース領域となるＳｉＧｅ選択成長層３４を形成する構
造となっている。このような選択成長の場合、成長面積
の大小により成長膜厚が異なる所謂ローディング効果が
起こる場合が多いため、実際のトランジスタ領域に成長
した膜厚は大面積領域に成長したものとは異なる。
【００１０】図１４は、ローディング効果を示す例であ
り、絶縁膜開口部の面積によって選択成長膜厚が大きく
異なっていることがわかる。また、成長圧力を１０００
０Ｐａから１０００Ｐａに低減すると成長速度は小さく
なるが、完全にはローディング効果をなくすことができ
ない。従って、実際のトランジスタ領域に成長した膜厚
は、トランジスタ領域と同じ面積のパターンに成長した
膜厚を測定しないと真の膜厚を知ることができない。
【００１１】トランジスタ領域は、例えば、０．２ミク
ロン×４ミクロン程度の長方形を成すことが多いが、前
述のエリプソメトリ法ではビームをこのような微細パタ
ーンにのみ入射することが困難である。従って、選択成
長層の膜厚は、走査型電子顕微鏡などの破壊検査によっ
てトランジスタ本体の断面を観察することで確認してい
る。
【００１２】上記のエリプソメトリ法によって微細パタ
ーン上の膜厚を測定することは、信号強度が低く、また
周辺の影響を受けやすいので大変困難である。さらに、
微細トランジスタの断面を顕微鏡で観察する方法は、手
間がかかる上に破壊検査であるためにインラインで使え
ない、という問題がある。すなわち、デバイス試作ウエ
ハそのものではなく、ダミーウエハ等を用いて薄膜の測
定を行っている。
【００１３】このように、選択的に成長した微細な半導
体薄膜の組成、膜厚を非破壊で測定することは困難であ
った。しかしながら、ＬＳＩの量産現場ではプロセス品
質を管理する必要があり、非破壊検査方法が強く求めら
れている。すなわち、デバイスを製造するウエハ本体で
選択成長層の膜厚などを求め、そこで不良が生じた場合
にはすぐに次バッチにフィードバックし、成長条件を再
検討するための方法が必要とされている。
【００１４】本発明は、上記の点に鑑みてなされたもの
であり、選択成長膜の非破壊検査方法を提供し、簡便な
プロセス管理とスループットの向上を実現する半導体装
置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ＬＳＩを作るウエハ上に、微細トラン
ジスタが密集した、エリプソメータ（エリプソメトリ装
置）の入射光径よりも大きい領域を設け、その領域全体
の光学定数をエリプソメトリ法によって求める。その結
果を解析することによって微細トランジスタパターン上
に選択的に成長した、例えば、ＳｉＧｅ膜等の膜厚を求
める。その測定結果によって薄膜の次バッチの成長条件
を決定する。このような技術は、ウエハを１枚づつ処理
する、いわゆる枚葉処理装置で有効である。
【００１６】このように、本発明は、表面に複数の物質
が露出している半導体ウエハ上に成長した薄膜の膜厚ま
たはおよび組成を、半導体ウエハ上に形成された測定用
パターンを用いて求め、その結果に基づいて薄膜の次バ
ッチの成長条件を決定するよう構成したことを特徴とす
る。
【００１７】また、本発明は、上記構成において、測定
用パターンが、ウエハ上にエリプソメータの入射光径よ
りも大きい領域を有し、かつ、かかる領域全体の光学定
数をエリプソメトリ法によって求め、その求めた結果に
基づいて薄膜の膜厚を測定し、その測定結果によって薄
膜の次バッチの成長条件を決定するよう構成したことを
特徴とする。
【００１８】また、本発明は、表面に複数の物質が露出
している半導体基板上に薄膜が形成される半導体装置製
造用ウエハ上に設けられ、ウエハ表面に露出している複
数の物質を含む領域とそれ以外の他の領域との面積比が
既知である測定用パターンを用いて、薄膜の成長前後に
おける測定用パターン全体の光学定数をエリプソメトリ
法により測定し、その測定結果に基づいて複数の物質上
の各々に成長した薄膜の膜厚や組成を求めるよう構成し
たことを特徴とする。
【００１９】また、本発明は、上記構成において、薄膜
の成長前後の光学定数の差スペクトルを、薄膜の形成前
にウエハ表面に露出していた複数の物質の占有する面積
比を基に解析し、その結果に基づいて薄膜の膜厚や組成
を求めるよう構成したことを特徴とする。
【００２０】さらに、本発明は、上記構成において、測
定用パターンが、半導体集積回路そのものからなり、ウ
エハ上の半導体集積回路パターン内に、もしくはパター
ンと近接して少なくとも１個配置されてなることを特徴
とする。
【００２１】さらにまた、本発明は、半導体基板主面に
絶縁膜を形成する工程と、絶縁膜に半導体基板主面の一
部が露出する開口部を形成する工程と、前記開口部内に
半導体を成長させる工程とを有し、前記半導体を測定用
パターンとして前記半導体の膜厚を求め、その結果に基
づいて前記半導体の膜厚の次バッチの成長条件を決定す
るよう構成したことを特徴とする。
【００２２】
【発明の実施の形態】以下、本発明の実施例を、図面を
用いて説明する。
【００２３】図１は、本発明の第１の実施例を示す半導
体装置の製造方法である。薄膜形成、フォトリソグラフ
ィ、エッチングなどを含む前工程（２０１）を経た、表
面に複数の物質、例えば、単結晶シリコンと絶縁膜が存
在する半導体ウエハに薄膜を成長させる（２０２）。す
なわち、薄膜成長のバッチ処理（薄膜成長装置において
反応チャンバにてウエハを処理する一連の工程）を実行
する。また、ここでのバッチ処理は、複数ウエハの処理
のみならず枚葉処理も含む。ここで、薄膜とは、例えば
単結晶シリコン、多結晶シリコン、シリコンとゲルマニ
ウムの混晶、タングステンなどである。
【００２４】薄膜成長後に半導体集積回路パターン内に
形成されたオンウエハ測定用パターン全体の光学定数
を、エリプソメトリ法などによって測定する。その結果
を解析し、例えば、単結晶シリコン上に成長した薄膜の
膜厚や組成を求める（２０３）。その結果が所望のもの
であれば（ＯＫ）、次バッチ以降も同じ条件で薄膜を成
長し（２０４）、次工程（２０５）へと進める。結果が
所望のものとは異なっていた場合（ＮＧ）は、薄膜成長
条件を再検討し（２０６）、次バッチは再検討した条件
で薄膜を成長させる。本製造方法を用いることで薄膜成
長プロセスの精密な管理が可能となり、ウエハ間の膜厚
ばらつきを低減することができる。なお、ここでの次バ
ッチとは、薄膜の組成、膜厚などをモニタしたウエハの
次のウエハを処理するバッチのことをいう。
【００２５】図２は、本発明の第２の実施例を示す半導
体装置の製造方法を、ＳｉＧｅを用いたヘテロバイポー
ラトランジスタ製造に適用した例である。薄膜形成、フ
ォトリソグラフィ、Ｓｉ3Ｎ4、ＳｉＯ2ウェットエッチ
ングなどを含む前工程（３０１）を経た、表面に複数の
物質、たとえば単結晶シリコンと絶縁膜が存在する半導
体ウエハ上の測定用パターン全体の光学定数をエリプソ
メトリなどによって測定する（３０２）。
【００２６】次に、単結晶シリコンとゲルマニウムの混
晶を成長する（３０３）。薄膜成長後に再び半導体集積
回路パターン内に形成された測定用パターン全体の光学
定数を測定する（３０４）。薄膜成長前後の光学スペク
トルの差を抽出し、その結果を解析することで成長薄膜
のみの光学定数を求め、さらに、成長薄膜の膜厚あるい
は組成、もしくは膜厚と組成の両方を求める（３０
５）。その結果が所望のものであれば（ＯＫ）、次バッ
チ以降も同じ条件で薄膜を成長し（３０６）、次工程
（ＳｉＯ2ＣＶＤ）へと進める（３０７）。結果が所望
のものとは異なっていた場合（ＮＧ）は、薄膜成長条件
を再検討し（３０８）、次バッチは再検討した条件で薄
膜を成長させる。この方法により成長薄膜の膜厚、組成
等をさらに正確に求めることができる。
【００２７】図３は、本発明の第３の実施例を示す半導
体ウエハ上の測定用パターンの平面図である。本実施例
においては、選択成長領域１とそれ以外の領域２の面積
比は、ほぼ等しくしてある。選択成長領域１は、実際の
トランジスタと同様に０.２ミクロン×２ミクロンの長
方形であり、シリコン基板が露出している。
【００２８】この選択成長領域１は、幅０.２ミクロン
のスリット状にしてもよい。選択成長領域以外の領域２
は、シリコン酸化膜やシリコン窒化膜で覆われている。
さらに、エリプソメータの入射光が本パターンの内側に
のみ当たるように、パターンサイズは、入射光径よりも
大きい、２ｍｍ×２ｍｍとした。
【００２９】なお、選択成長領域１とそれ以外の領域２
の面積比は、本例のようにほぼ等しくなくても、面積比
が予め既知であればよい。
【００３０】図４は、本発明の第３の実施例を示す測定
用パターンの断面図である。シリコン基板３上に第１の
絶縁膜４、第２の絶縁膜５、多結晶シリコン６、第３の
絶縁膜７を積層した後に、選択成長領域１となるシリコ
ンの露出部分をフォトリソグラフィとエッチングによっ
て形成する。選択成長領域１となるシリコンの露出部分
の幅は、例えば、０.２μｍである。このとき、選択成
長領域１とそれ以外の領域２の面積比は１：１である。
【００３１】図５は、図４に示したパターン上にＳｉＧ
ｅエピタキシャル成長を行う前に、白色光を用いた分光
エリプソメータで光学定数（ψとΔ）を測定した結果で
ある。この結果には、図４に示した第１の絶縁膜４、第
２の絶縁膜５、多結晶シリコン６、第３の絶縁膜７から
なる積層膜と、シリコン基板が露出している部分の光学
定数を重畳したものである。ここで、ψ、Δの代わり
に、誘電率εｒとεi、あるいは屈折率ｎとｋなどの光
学定数について、以下に述べる解析を行っても同様の結
果が得られる。
【００３２】図６は、図４のパターンに１００ｎｍのＳ
ｉＧｅ選択エピタキシャル成長を行った際の断面図を示
し、図７は、その試料を分光エリプソメータで分析した
スペクトルを示す（縦軸は光学定数（ψ、Δ）、横軸は
入射光の入射エネルギー）。このデータは、１００ｎｍ
のＳｉＧｅ選択成長層のスペクトルに、選択成長領域以
外の領域に存在するＳｉＯ2と多結晶シリコンの積層膜
のスペクトル、すなわち、図５に示したスペクトルを重
畳したものになっている。
【００３３】図８は、図７のスペクトルを解析し、Ｓｉ
Ｇｅ膜厚と組成を求める方法を示している。図８のよう
な層構造をレイヤー（layer）１から５までに分離して
モデル化する。すなわち、レイヤー１は第１の絶縁膜４
とＳｉＧｅ膜３４を含んだレイヤー、レイヤー２は第２
の絶縁膜５とＳｉＧｅ膜３４が含まれたレイヤー、レイ
ヤー３は多結晶シリコン６とＳｉＧｅ３４が含まれたレ
イヤー、レイヤー４は第３の絶縁膜７とＳｉＧｅ３４が
含まれたレイヤー、レイヤー５は第３の絶縁膜７と誘電
率が１である空気が含まれたレイヤーである。
【００３４】ここで、レイヤー１から３のＳｉＧｅ膜厚
はそれぞれ第１の絶縁膜４、第２の絶縁膜５、多結晶シ
リコン６の膜厚で固定であるので、レイヤー４のＳｉＧ
ｅ膜厚、およびレイヤー１から４のＳｉＧｅ組成をパラ
メータとして、得られたスペクトルにフィッティング
（fitting）を行うことでＳｉＧｅの膜厚、組成を求め
ることができる。
【００３５】図９は、フィッティングの結果であり、本
例の場合はＧｅ濃度が１１．５％、膜厚９７ｎｍとして
フィッティングを行うことで、測定値との誤差を最小に
することができる。
【００３６】図１０は、本発明の第４の実施例であるバ
イポーラＥＣＬゲートアレイを示している。ここでは、
バイポーラトランジスタの真性ベース層を形成する前の
ＥＣＬゲートアレイパターン平面図を示している。真性
ベースを形成する領域、例えば、ベース選択エピタキシ
ャル層形成領域５１がＥＣＬゲート領域５０内に複数並
んでいる。このＥＣＬゲート５０を多数並列してＥＣＬ
ゲートアレイ５２を形成する。
【００３７】ここに示したＥＣＬゲート５０のレイアウ
ト面積は、２０μｍ×４０μｍであり、例えば、１００
００ゲートのゲートアレイならば２ｍｍ×４ｍｍとな
る。このゲートアレイは、実際にＬＳＩとして製品化さ
れるパターンである。このパターンにエリプソメータな
どの入射光を当ててベース選択エピタキシャル成長層の
膜厚、組成を光学的に測定し、次バッチにフィードバッ
クすることができる。
【００３８】図１５から図１８は、本発明の第５の実施
例である。
【００３９】図１５において、シリコン基板６０に浅溝
アイソレーション領域６１を形成し、ＳｉＯ2膜６２、
多結晶シリコン膜６３、シリコン窒化膜６４、ボロンド
ープ多結晶シリコン膜６５、およびＳｉＯ2膜６６から
なる多層膜を形成し、フォトリソグラフィとドライエッ
チングによりＳｉＯ2膜６６とボロンドープ多結晶シリ
コン膜６５を部分的に除去する。このドライエッチング
により、バイポーラトランジスタの真性領域となる開口
部が形成される。
【００４０】次に、図１６に示すように、ＣＶＤによる
ＳｉＯ2膜６７を全面に堆積し、ドライエッチングによ
るいわゆるサイドウォール形成を行った後、シリコン窒
化膜６８を全面に堆積し、再びサイドウォール形成を行
う。
【００４１】次に、図１７に示すように、５０℃に熱し
たヒドラジンを用いたウェットエッチングにより、開口
部に露出している多結晶シリコン膜６３をエッチング
し、さらに横方向にエッチングを進める。次に、希釈し
たフッ酸を用いたウェットエッチングによりＳｉＯ2膜
６２を除去し、シリコン基板６０の表面を露出する。次
に、１６０℃に熱したリン酸によって開口部の側壁に堆
積したシリコン窒化膜６８をエッチングし、さらに積層
したシリコン窒化膜６４も横方向にエッチングする。こ
の処理によってボロンドープ多結晶シリコン膜６５のひ
さし形状を持った開口部６９が形成される。
【００４２】次に、図１８に示すように、Ｓｉ2Ｈ6、Ｇ
ｅＨ4、Ｂ2Ｈ6などを用いた超高真空ＣＶＤによってＳ
ｉＧｅ選択エピタキシャル成長を行うと、開口部のシリ
コン基板６０が露出した部分には単結晶ＳｉＧｅ膜７０
が、ボロンドープ多結晶シリコン膜６５のひさしの下に
は多結晶ＳｉＧｅ膜７１が形成され、ＳｉＯ2膜６６の
上には膜が成長しない、いわゆる選択成長が実現され
る。この時、Ｃｌ2などのハロゲンガスを流しながら成
長を行うと、選択性はさらによくなる。また、使用する
ガスはＳｉＨ4、ＳｉＨ2Ｃｌ2、ＳｉＣｌ4及びＧｅ2Ｈ6
などでもよく、ハロゲンガスはＨＣｌ等でもよい。
【００４３】この選択成長を行った後に分光エリプソメ
ータによってパターン全体の光学定数を測定すると、図
７のようなスペクトルが得られ、そのスペクトルを図８
に示した方法で解析することで選択成長層の膜厚、組成
を求めることができる。
【００４４】図３５は、図１５から図１８に示した工程
で形成したヘテロバイポーラトランジスタである。単結
晶ＳｉＧｅ膜７０の選択成長層を形成した後に、所謂側
壁残しプロセスによってシリコン窒化膜からなる側壁７
２を形成する。その後、リンドープ多結晶シリコン膜７
３を堆積し、バイポーラトランジスタは完成する。
【００４５】図３６は、図３５に示したバイポーラトラ
ンジスタの真性部分を詳細に説明するものである。単結
晶ＳｉＧｅ膜７０の選択成長層は３層構造になってお
り、基板側からＮ型単結晶ＳｉＧｅ層９２、Ｐ型単結晶
ＳｉＧｅ層９１、Ｎ型単結晶Ｓｉ層９０を積層した形に
なっている。
【００４６】Ｎ型単結晶Ｓｉ層９０の領域は、リンドー
プ多結晶シリコン膜７３からリンを熱拡散することによ
ってＮ型にドーピングされる。Ｐ型単結晶ＳｉＧｅ層９
１は、選択成長中にＢ2Ｈ6ガスなどを用いてドーピング
を行う。Ｎ型単結晶ＳｉＧｅ層９２は、選択成長中にＰ
Ｈ3ガスなどを用いてドーピングを行ってもよいが、選
択成長後にイオン注入によってドーピングすることも可
能である。このような工程により、ＮＰＮ構造すなわち
バイポーラトランジスタが形成される。なお、ここでは
ＮＰＮ型について述べたが、各層の導電型を逆にするこ
とでＰＮＰ型トランジスタを形成できることは言うまで
もない。
【００４７】図１９は、図１６から図１８で述べた工程
を含む本発明の第６の実施例である半導体装置の生産方
式を示すフローチャートである。ヒドラジンを用いたウ
ェットエッチングにより、開口部に露出している多結晶
シリコン膜６３をエッチングし、次に希釈したフッ酸を
用いたウェットエッチングによりＳｉＯ2膜６２を除去
しシリコン基板６０の表面を露出する（４０１）。次
に、リン酸によって開口部の側壁に堆積したシリコン窒
化膜６８をエッチングし、さらに積層したシリコン窒化
膜６４も横方向にエッチングする。この処理によってボ
ロンドープ多結晶シリコン膜６５のひさし形状を持った
開口部６９が形成される（４０１）。
【００４８】次に、ＳｉＧｅ選択エピタキシャル成長を
行うと、開口部のシリコン基板６０が露出した部分には
単結晶ＳｉＧｅ膜７０が、多結晶シリコン膜６５のひさ
しの下には多結晶ＳｉＧｅ膜７１が形成され、ＳｉＯ2
６６膜の上には膜が成長しない、いわゆる選択成長が実
現される（４０２）。このあとに分光エリプソメトリ装
置を用いて、オンウエハパターンでＳｉＧｅ選択成長層
のＧｅ組成および膜厚を測定する（４０３）。この測定
結果が設計した組成、膜厚になっていれば（ＯＫ）、同
様の条件で次バッチの処理（ＳｉＧｅ成長）を行い（４
０４）、組成と膜厚が設計と異なる場合には（ＮＧ）、
次バッチの成長条件を再検討する（４０５）。このよう
なプロセス管理を行うことで、選択成長に起因する不良
を未然に防ぎ、歩留まりを向上させることができる。
【００４９】図２０は、本発明の第７の実施例である。
第１のシリコン酸化膜３０、シリコン窒化膜３１、外部
ベース多結晶シリコン３２、および第２のシリコン酸化
膜３３からなる積層膜をパターニングし、ＳｉＧｅ選択
エピタキシャル成長層３４を開口部に形成した測定用パ
ターンに、エリプソメータの入射光７５を７０°の角度
で入射した際の模式図である。図中、７６は反射光を示
す。
【００５０】ここで、各積層膜の膜厚は、第１のシリコ
ン酸化膜３０が１０ｎｍ、シリコン窒化膜３１が５０ｎ
ｍ、外部ベース多結晶シリコン３２が２００ｎｍ、およ
び第２のシリコン酸化膜３３が４００ｎｍ、ＳｉＧｅ選
択エピタキシャル成長層３４が７０ｎｍである。また、
開口部の幅は例えば０.３μｍである。
【００５１】図２０より明らかなように、入射光７５
は、入射角７０°では選択エピタキシャル成長層３４に
は直接入射せず、外部ベース多結晶シリコン３２、およ
びシリコン酸化膜３３あるいは開口部７７を経由して入
射する。このような場合でも、図８に示したように、レ
イヤー毎に解析を行うことで正確な膜厚や組成を求める
ことができる。
【００５２】図２１は、本発明の第７の実施例である。
これは、スリット状の測定用パターンに平行にエリプソ
メータからの入射光を７０°で入射した場合を示してい
る。スリットの大きさはたとえば０.２μｍ×２μｍで
ある。この場合は、選択エピタキシャル成長層３４に直
接入射する入射光７８が存在する。このような場合で
も、図８に示した方法で膜厚や組成を求めることができ
る。
【００５３】図２２は、本発明の第８の実施例である。
本図は、図２０、２１に示したように入射光の経路に伴
う誤差を低減する方法である。このように選択成長領域
１のパターンの方向を９０°変えて配置することで、入
射光の経路にともなう誤差を低減することができるの
で、精度をさらに向上することができる。この時、成長
パターンの角度をランダムに配置しても同様の効果が得
られる。
【００５４】図２３は、本発明の第９の実施例であり、
多結晶シリコンからなる抵抗素子形成工程図である。絶
縁膜１００上に多結晶シリコンからなる抵抗素子１０１
をパターニングし、さらに抵抗素子１０１上に形成した
シリコン酸化膜１０２をパターニングする。
【００５５】このあと、図２４に示すように、チタン等
の金属膜を形成し、アニールを行うことによって多結晶
シリコンが露出した面にのみ選択的に金属シリサイド膜
１０３、例えばＴｉＳｉ2等を形成する。
【００５６】次に、図２５に示すように、層間絶縁膜１
０４を形成し、電極を形成する部分のみドライエッチン
グによって取り除き、コンタクト形成部１０５を露出す
る。
【００５７】次に、図２６に示すように、例えば、ＷＦ
6ガスとＳｉＨ2Ｆ2等を用いた選択成長法によりタング
ステン電極１０６を形成する。この時、タングステン電
極１０６は、タングステンの全面成長後に化学的機械的
研磨によって平坦化する方法で形成してもよい。このよ
うな構造に対しても、パターン全体の光学定数を求め、
図８に示したような方法を用いて解析することで埋め込
まれたタングステン電極の膜厚を求めることができる。
【００５８】なお、ここでは多結晶シリコンからなる抵
抗素子に形成するタングステン電極を例に挙げたが、ト
ランジスタやダイオード、さらには容量素子やインダク
ターでもよい。さらに、電極材料はタングステンやアル
ミニウムなどの金属のみならず、高濃度に不純物を添加
した多結晶シリコンなどでもよい。
【００５９】図２７から図３３は、本発明の第１０の実
施例であり、単結晶ＳｉＧｅと多結晶ＳｉＧｅの非選択
同時成長を用いたヘテロバイポーラトランジスタの工程
図である。
【００６０】まず、図２７に示すように、シリコン基板
６０に素子分離酸化膜６１を形成する。なお、サブコレ
クタ、コレクタ領域は既に形成されていることは言うま
でもない。
【００６１】次に、図２８に示すように、ＣＶＤあるい
はＭＢＥなどの方法によって、シリコン基板６０上には
単結晶ＳｉＧｅ膜８１を、素子分離酸化膜上には多結晶
ＳｉＧｅ膜８０を同時に成長させる。この、単結晶、多
結晶同時成長は、固体ソースＭＢＥでは容易であり、ま
たＣＶＤにおいてもＳｉＨ4やＧｅＨ4といった水素化物
ガスのみを用いた場合には容易なプロセスである。
【００６２】単結晶、多結晶同時成長を行った後に、同
時にオンウエハで形成した測定用パターンやゲートアレ
イなどのトランジスタ密集パターンの光学定数をエリプ
ソメトリ等の方法で測定する。その結果を、図２９に示
したように各レイヤーに分けて解析することで、単結晶
ＳｉＧｅ膜８１と多結晶ＳｉＧｅ膜８０の組成と膜厚を
求めることができる。すなわち、レイヤー１は素子分離
酸化膜６１と基板６０を含んだレイヤー、レイヤー２は
多結晶ＳｉＧｅ膜８０と単結晶ＳｉＧｅ膜８１が含まれ
たレイヤーとして解析を行えばよい。
【００６３】この方法でＳｉＧｅ膜の組成と膜厚を確認
した後に、図３０のようにパッド酸化膜８２を単結晶Ｓ
ｉＧｅ上に残す。このパッド酸化膜は、例えば、１０ｎ
ｍ程度である。
【００６４】次に、図３１に示すように、ベース多結晶
シリコン膜８３とシリコン酸化膜８４を積層した後に、
フォトリソグラフィとドライエッチングによってパッド
酸化膜８２を部分的に露出させる。これによりバイポー
ラトランジスタのエミッタ領域を決定される。
【００６５】次に、図３２に示すように、いわゆる側壁
残しプロセスによってシリコン窒化膜８５からなる側壁
をエミッタ領域内に形成し、フッ酸を用いたウェットエ
ッチングによりエミッタ領域内のパッド酸化膜８２を除
去し、単結晶ＳｉＧｅ膜８１を露出させる。
【００６６】次に、リンドープエミッタ多結晶シリコン
膜８６を単結晶ＳｉＧｅ膜８１上に形成し、パターニン
グすることで、図３３に示すようにバイポーラトランジ
スタの真性領域が形成される。このような非選択成長あ
るいは全面成長を用いるプロセスでも本発明による膜質
管理方法は有効である。
【００６７】図３４は、本発明の第１１の実施例であ
り、半導体ウエハ上のオンウエハ測定用パターンの配置
図である。半導体ウエハ１１０には、通常集積回路パタ
ーン１１１が図に示すように多数配置されている。その
中にオンウエハ測定用パターン１１２を複数個配置し、
各々の光学定数を測定する事で、形成した薄膜の膜厚な
どの面内分布を薄膜形成直後に知ることができる。面内
分布の情報を次バッチにフィードバックし、面内分布を
低減することで集積回路の歩留まりを向上することがで
きる。
【００６８】なお、以上の実施例では、薄膜の膜厚測定
にエリプソメトリ法による場合を例にして説明したが、
本発明では、このような方法に限らず、例えば反射率法
によっても基本的には適用可能である。また、本実施例
に適用される半導体は、シリコン、またはシリコンとゲ
ルマニウムを含む混晶の他に、シリコンとゲルマニウム
とカーボンを含む混晶であってもよい。
【００６９】
【発明の効果】以上のように、本発明は、選択成長膜の
非破壊検査方法を提供し、簡便なプロセス管理とスルー
プットの向上を可能にする半導体装置の製造方法を実現
することができる。
【００７０】また、微細パターン上に成長した薄膜の膜
厚、組成をインラインでモニタすることができるので、
ＬＳＩの歩留まりの向上を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例になる半導体装置の製造
方法を説明する図。
【図２】本発明の第２の実施例になる半導体装置の製造
方法をＳｉＧｅヘテロバイポーラトランジスタ製造に適
用した例を示す図。
【図３】本発明の第３の実施例における半導体ウエハ上
の測定用パターンを示す図。
【図４】図３に示す測定用パターンの断面図。
【図５】本発明の第３の実施例を示すＳｉＧｅ選択エピ
タキシャル成長前の分光エリプソメトリ測定結果を示す
図。
【図６】本発明の第３の実施例を示すＳｉＧｅ選択エピ
タキシャル成長後の断面図。
【図７】図６に示すＳｉＧｅ選択エピタキシャル成長後
の分光エリプソメータによるスペクトルを示す図。
【図８】図７に示すスペクトルを解析し、ＳｉＧｅ膜厚
と組成を求める方法を説明する図。
【図９】本発明の第３の実施例における光学定数解析結
果を説明する図。
【図１０】本発明の第４の実施例を示すバイポーラＥＣ
Ｌゲートアレイを示す図。
【図１１】従来例を示す分光エリプソメトリ法の原理
図。
【図１２】従来例を示す反射率法の原理図。
【図１３】ＳｉＧｅヘテロバイポーラトランジスタ断面
図。
【図１４】従来例における選択成長の問題点を説明する
図。
【図１５】本発明の第５の実施例におけるＳｉＧｅヘテ
ロバイポーラトランジスタ工程（１）を示す断面図。
【図１６】本発明の第５の実施例におけるＳｉＧｅヘテ
ロバイポーラトランジスタ工程（２）を示す断面図。
【図１７】本発明の第５の実施例におけるＳｉＧｅヘテ
ロバイポーラトランジスタ工程(３)を示す断面図。
【図１８】本発明の第５の実施例におけるＳｉＧｅヘテ
ロバイポーラトランジスタ工程(４)を示す断面図。
【図１９】本発明の第６の実施例になるＳｉＧｅヘテロ
バイポーラトランジスタへの適用例を説明するフロー
図。
【図２０】本発明の第７の実施例における選択成長層測
定（１）の原理図。
【図２１】本発明の第７の実施例における選択成長層測
定（２）の原理図。
【図２２】本発明の第８の実施例における測定用パター
ンを示す図。
【図２３】本発明の第９の実施例における多結晶シリコ
ン抵抗工程（１）を説明する断面図。
【図２４】本発明の第９の実施例における多結晶シリコ
ン抵抗工程（２）を説明する断面図。
【図２５】本発明の第９の実施例における多結晶シリコ
ン抵抗工程（３）を説明する断面図。
【図２６】本発明の第９の実施例における多結晶シリコ
ン抵抗工程（４）を説明する断面図。
【図２７】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（１）を説明する断面図。
【図２８】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（２）を説明する断面図。
【図２９】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（３）を説明する断面図。
【図３０】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（４）を説明する断面図。
【図３１】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（５）を説明する断面図。
【図３２】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
（６）を説明する断面図。
【図３３】本発明の第１０の実施例における非選択成長
を用いたＳｉＧｅヘテロバイポーラトランジスタ工程
(７)を説明する断面図。
【図３４】本発明の第１１の実施例におけるオンウエハ
測定用パターン配置を示す図。
【図３５】図１５〜図１８に示した工程で形成されるヘ
テロバイポーラトランジスタの断面図。
【図３６】図３５に示したヘテロバイポーラトランジス
タの真性部分を説明する断面図。
【符号の説明】
１・・選択成長領域、２・・選択成長領域以外の領域、
３・・ 半導体基板、４・・第１の絶縁膜、５・・第２
の絶縁膜、６・・多結晶シリコン、７・・第３の絶縁
膜、２０・・光源、２１・・変調器、２２・・偏光子、
２３・・試料、２４・・検光子、２５・・分光器、２６
・・受光器、３０・・第１のシリコン酸化膜、３１・・
シリコン窒化膜、３２・・外部ベース多結晶シリコン、
３３・・第２のシリコン酸化膜、３４・・ＳｉＧｅ選択
エピタキシャル成長層、５０・・ＥＣＬゲート、５１・
・ベース選択エピタキシャル成長領域、５２・・ＥＣＬ
ゲートアレイ、６０・・シリコン基板、６１・・浅溝ア
イソレーション領域、６２・・第１のＳｉＯ2膜、６３
・・多結晶シリコン膜、６４・・第１のシリコン窒化
膜、６５・・ボロンドープ多結晶シリコン膜、６６・・
第２のＳｉＯ2膜、６７・・第３のＳｉＯ2膜、６８・・
第２のシリコン窒化膜、６９・・多結晶シリコン膜のひ
さし形状を持った開口部、７０・・単結晶ＳｉＧｅ膜、
７１・・多結晶ＳｉＧｅ膜、７２・・シリコン窒化膜か
らなる側壁、７３・・リンドープ多結晶Ｓｉ膜、７５・
・入射光、７６・・反射光、７７・・開口部、７８・・
直接選択エピタキシャル成長層に入射する入射光、８０
・・多結晶ＳｉＧｅ膜、８１・・単結晶ＳｉＧｅ膜、８
２・・パッド酸化膜、８３・・ボロンドープ多結晶シリ
コン、８４・・シリコン窒化膜、８５・・リンドープエ
ミッタ多結晶シリコン膜、９０・・Ｎ型単結晶Ｓｉ層、
９１・・Ｐ型単結晶ＳｉＧｅ層、９２・・Ｎ型単結晶Ｓ
ｉＧｅ層、１００・・絶縁膜、１０１・・多結晶シリコ
ンからなる抵抗素子、１０２・・シリコン酸化膜、１０
３・・金属シリサイド膜、１０４・・層間絶縁膜、１０
５・・コンタクト形成部、１０６・・タングステン電
極、１１０・・半導体ウエハ、１１１・・集積回路チッ
プ、１１２・・オンウエハ測定用パターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/737 21/331 Ｆターム(参考） 4M106 AA01 AB16 AB17 BA04 CA48 CB21 DB07 DH31 DH60 DJ18 DJ20 DJ38 5F003 AZ09 BB04 BB05 BF03 BF06 BJ20 BM01 BP31 BP33 BP34 BP94 BP96 BS04 5F038 CA05 CA18 EZ14 EZ20 5F082 AA38 BA26 BC03 BC18 EA12 EA17 EA22 EA24 EA25 FA06

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】表面に複数の物質が露出している半導体ウ
    エハ上に成長した薄膜の膜厚またはおよび組成を、前記
    ウエハ上に形成された測定用パターンを用いて求め、そ
    の結果に基づいて前記薄膜の次バッチの成長条件を決定
    するよう構成したことを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】前記薄膜の膜厚や組成を、前記測定用パタ
    ーンを用いたエリプソメトリ法によって測定するよう構
    成したことを特徴とする請求項１記載の半導体装置の製
    造方法。
  3. 【請求項３】前記測定用パターンは、エリプソメータの
    入射光径よりも大きい領域を有し、かつ、前記領域全体
    の光学定数をエリプソメトリ法によって求め、その求め
    た結果に基づいて前記薄膜の膜厚を測定し、その測定結
    果によって前記薄膜の次バッチの成長条件を決定するよ
    う構成したことを特徴とする請求項２記載の半導体装置
    の製造方法。
  4. 【請求項４】表面に複数の物質が露出している半導体基
    板上に薄膜が形成される半導体装置製造用ウエハ上に設
    けられ、該ウエハ表面に露出している複数の物質を含む
    領域とそれ以外の他の領域との面積比が既知である測定
    用パターンを用いて、前記薄膜の成長前後における前記
    パターン全体の光学定数をエリプソメトリ法により測定
    し、その測定結果に基づいて前記複数の物質上の各々に
    成長した薄膜の膜厚や組成を求めるよう構成したことを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】前記薄膜の成長前後の光学定数の差スペク
    トルを、前記薄膜の形成前に前記ウエハ表面に露出して
    いた前記複数の物質の占有する面積比を基に解析し、そ
    の結果に基づいて前記薄膜の膜厚や組成を求めるよう構
    成したことを特徴とする請求項４記載の半導体装置の製
    造方法。
  6. 【請求項６】前記測定用パターンが、ゲートアレイから
    なる半導体集積回路であることを特徴とする請求項１又
    は４記載の半導体装置の製造方法。
  7. 【請求項７】前記表面に露出している複数の物質のうち
    少なくとも一つの物質上には、前記薄膜が形成されない
    選択成長プロセスを用いることを特徴とする請求項１又
    は４記載の半導体装置の製造方法。
  8. 【請求項８】前記表面に露出している一つの物質が半導
    体であり、それ以外の露出した物質のうち少なくとも一
    つの物質がシリコン酸化膜もしくはシリコン窒化膜から
    なる絶縁膜であり、かつ、前記半導体上に同種の半導体
    を形成する選択成長プロセスを用いることを特徴とする
    請求項７記載の半導体装置の製造方法。
  9. 【請求項９】前記表面に露出している複数の物質上のす
    べてに薄膜が形成される非選択成長プロセスを用いるこ
    とを特徴とする請求項１又は４記載の半導体装置の製造
    方法。
  10. 【請求項１０】前記測定用パターンが、半導体集積回路
    そのものからなり、かつ、ウエハ上の半導体集積回路パ
    ターン内に、もしくは該パターンと近接して少なくとも
    １個配置されてなることを特徴とする請求項１又は４記
    載の半導体装置の製造方法。
  11. 【請求項１１】半導体基板主面に絶縁膜を形成する工程
    と、前記絶縁膜に前記半導体基板主面の一部が露出する
    開口部を形成する工程と、前記開口部内に半導体を成長
    させる工程とを有し、前記半導体を測定用パターンとし
    て前記半導体の膜厚を求め、その結果に基づいて前記半
    導体の膜厚の次バッチの成長条件を決定するよう構成し
    たことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】前記半導体は、シリコン、またはシリコ
    ンとゲルマニウムを含む混晶、またはシリコンとゲルマ
    ニウムとカーボンを含む混晶の何れかであることを特徴
    とする請求項１１記載の半導体装置の製造方法。
JP2001044910A 2001-02-21 2001-02-21 半導体装置の製造方法 Pending JP2002246430A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001044910A JP2002246430A (ja) 2001-02-21 2001-02-21 半導体装置の製造方法
US10/026,841 US6605512B2 (en) 2001-02-21 2001-12-27 Manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001044910A JP2002246430A (ja) 2001-02-21 2001-02-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002246430A true JP2002246430A (ja) 2002-08-30

Family

ID=18906817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001044910A Pending JP2002246430A (ja) 2001-02-21 2001-02-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6605512B2 (ja)
JP (1) JP2002246430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311229A (ja) * 2004-04-26 2005-11-04 Dainippon Screen Mfg Co Ltd 比誘電率測定方法および比誘電率測定装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2826178B1 (fr) * 2001-06-13 2004-11-05 St Microelectronics Sa Procede de dopage d'un element actif de circuit integre a auto-alignement et circuit integre
JP2003209166A (ja) * 2002-01-17 2003-07-25 Seiko Epson Corp 半導体装置及びその製造方法
US7483148B1 (en) 2003-01-31 2009-01-27 J. A. Woollam Co., Inc. Ellipsometric investigation of very thin films
US7193709B1 (en) * 2003-01-31 2007-03-20 J.A. Woollam Co., Inc. Ellipsometric investigation of thin films
DE10324551A1 (de) * 2003-05-30 2004-12-30 Infineon Technologies Ag Verfahren zum Bestimmen der Schichtdicke einer optisch kontrastlos epitaktisch auf ein Halbleitersubstrat aufgewachsenen Schicht
US7118995B2 (en) * 2004-05-19 2006-10-10 International Business Machines Corporation Yield improvement in silicon-germanium epitaxial growth
US7172933B2 (en) * 2004-06-10 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed polysilicon gate structure for a strained silicon MOSFET device
US20070155138A1 (en) * 2005-05-24 2007-07-05 Pierre Tomasini Apparatus and method for depositing silicon germanium films
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
KR102140789B1 (ko) * 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
WO2018008068A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 半導体装置の製造方法
WO2021035562A1 (en) 2019-08-28 2021-03-04 Yangtze Memory Technologies Co., Ltd. Method of programming in flash memory devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396010A3 (en) * 1989-05-05 1991-03-27 Applied Materials, Inc. Method and apparatus for monitoring growth and etch rates of materials
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
IL145608A0 (en) * 1999-04-02 2002-06-30 Silicon Valley Group Thermal Improved trench isolation process to deposit a trench fill oxide prior to sidewall liner oxidation growth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311229A (ja) * 2004-04-26 2005-11-04 Dainippon Screen Mfg Co Ltd 比誘電率測定方法および比誘電率測定装置

Also Published As

Publication number Publication date
US6605512B2 (en) 2003-08-12
US20020115228A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
US10043691B2 (en) Control wafer making device
JP2002246430A (ja) 半導体装置の製造方法
US20030128809A1 (en) Method for evaluating an SOI substrate, evaluation processor, and method for manufacturing a semiconductor device
US6010914A (en) Method for manufacturing a semiconductor device
JP2956833B2 (ja) 多結晶シリコン膜の評価方法
US6858454B1 (en) Method for measuring semiconductor constituent element content and method for manufacturing a semiconductor device
US7129168B2 (en) Method of estimating substrate temperature
JP4353121B2 (ja) 半導体ウエーハのドーパント汚染の評価方法
US9543219B2 (en) Void monitoring device for measurement of wafer temperature variations
US6794299B1 (en) Various methods of controlling conformal film deposition processes, and a system for accomplishing same
US8674357B2 (en) Method for measuring impurity concentration profile, wafer used for same, and method for manufacturing semiconductor device using same
JP3783851B2 (ja) 半導体ウエハーの選別方法
JP2616412B2 (ja) Ｘ線測定用試料
JPH09246341A (ja) 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JPH05175496A (ja) トランジスタの製法
Petrik et al. Ellipsometric study of the polysilicon/thin oxide/single-crystalline silicon structure and its change upon annealing
JPH11126810A (ja) 結晶欠陥の測定方法
Jaffré et al. Contactless Investigation of the p-Type Doping Concentration Level of Single Micrometric Size GaAs Crystals Grown on Silicon for Multijunction Solar Cells
Loo et al. In-line and nondestructive analysis of selectively grown epitaxial Si1-xGex and Si/Si1-xGex layers by spectroscopic ellipsometery and comparison with other established techniques
KR102060084B1 (ko) 웨이퍼의 결함 측정 방법
JPH0318744A (ja) 半導体装置の結晶歪み測定方法
JP2001118903A (ja) プロセス管理方法
Zhang et al. Manufacturing Control and Optimization of SiGe (C) HBT Epitaxial Growth
CN116884870A (zh) 一种图形偏移量的测量方法