JP2001118903A - プロセス管理方法 - Google Patents

プロセス管理方法

Info

Publication number
JP2001118903A
JP2001118903A JP30094799A JP30094799A JP2001118903A JP 2001118903 A JP2001118903 A JP 2001118903A JP 30094799 A JP30094799 A JP 30094799A JP 30094799 A JP30094799 A JP 30094799A JP 2001118903 A JP2001118903 A JP 2001118903A
Authority
JP
Japan
Prior art keywords
measurement
thin film
substrate
management method
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30094799A
Other languages
English (en)
Inventor
Katsuya Nozawa
克弥 能澤
Toru Saito
徹 齋藤
Minoru Kubo
実 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30094799A priority Critical patent/JP2001118903A/ja
Publication of JP2001118903A publication Critical patent/JP2001118903A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 枚葉式処理においてチップ面積の増大等を伴
わずに工程管理を行う方法を提供する。 【解決手段】 薄膜プロセスの後に微細加工された部分
を含む領域を分光エリプソメトリにより評価する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、微細加工された基
板に対する薄膜プロセスの工程管理に関するものであ
る。
【0002】
【従来の技術】半導体集積回路の作成には、酸化、窒化
やポリシリコン堆積等の薄膜を形成するプロセスやドラ
イエッチング等による薄膜除去プロセスを多数回行う必
要がある。これらの薄膜プロセスにおいては、所望の特
性を持つ薄膜が設定通りの厚みに正常に形成もしくは除
去されているかを検査し工程を管理することが非常に重
要である。
【0003】薄膜の検査方法としては、非破壊で高速に
評価でき、薄膜の膜厚・膜質に敏感な、光学的評価手法
の一種であるエリプソメトリが工程管理のための膜厚・
膜質測定手法として広く用いられている。
【0004】エリプソメトリは、サンプルに直線偏光し
た光を照射し、入射面に対し電場が垂直である成分をs
偏光成分とし、入射面に対し電場が平行な成分をp偏光
成分とした場合、s偏光とp偏光とでサンプルでの反射の
されかたが異なることを利用してサンプルに関する情報
を得る評価手法である。
【0005】s偏光に対する複素反射率をRs、p偏光に対
する複素反射率をRpとしたとき、RpとRsの比ρ=Rp/Rsは
複素数となる。
【0006】ここで、Ψ,Δを
【0007】
【数1】
【0008】つまり、
【0009】
【数2】
【0010】と定義すれば、この二つの実数Ψ,Δで複
素数であるρを表現することができる。
【0011】このΨ,Δの2量はエリプソメトリにおける
基本的量であり、tanΨを振幅反射率比、Δを位相差と
呼ぶ。分光エリプソメトリは、このエリプソメトリによ
る測定を複数の波長(ないしはエネルギー)の光で行うも
のである。
【0012】Ψ,Δは、サンプルの膜質(光学定数)と膜
厚の変化に応じて大きく変化する。この性質を利用し、
Ψ,Δから薄膜の膜厚や組成を求めることが場合により
可能である。
【0013】エリプソメトリでは、プローブとして透過
性の高い光を用いるために、光が通過していく経路の情
報がすべてΨ,Δに反映される。薄膜多層構造の場合、
それぞれの層の光学定数(n,k)および膜厚が影響し、ま
た各層の界面が平坦でない場合もΨ,Δが変化する。従
って、エリプソメトリによる測定結果(Ψ,Δ)だけか
ら、サンプルの各層の光学定数や膜厚・構造等を直接的
に算出することは不可能である。
【0014】そこで、エリプソメトリを薄膜工程管理に
用いる場合、図2に示すような手順が用いられている。
【0015】薄膜プロセスが完了したサンプルを分光エ
リプソメトリにより測定する。エリプソメトリによる実
サンプルのΨ,Δの測定と平行し、サンプルの成長条件
等から構造等を予測し、モデルを設定する。モデルをエ
リプソメトリで測定した場合の、Ψ,Δの理論値を計算
する。ΨΔの実測値と理論値を比較する。両者の差が大
きい場合、再度モデルの設定をする。十分小さくなるま
でモデルの設定をやり直しフィッティングをかける。十
分差が小さくなった時点で、モデルの設定構造を推定値
として採用する。工程管理用として市販されているエリ
プソメーターの場合、管理対象のモデルが既にコンピュ
ーターに入力されて有り、使用者はそのモデルを呼び出
すだけで、最終的な推定値を得られるようになってい
る。一般にはこの推定値がある一定の範囲に収まってい
るかどうかで工程を管理している。この手順により工程
管理を行う場合、十分な推測値を得るためには適切なモ
デルを構築できる必要がある。
【0016】モデルの構造が複雑であるほど、フィッテ
ィングを行わなければならない独立変数の数が増え、十
分な推測値を得ることが困難になり工程管理には用いる
ことができなくなる。また、サンプルの構造や、各構成
部分の光学定数が未知の場合もモデルの設定ができなく
なりフィッティングが不可能である。微細加工された基
板の場合、光学定数を算出するだけの精度の各構成部分
の構造や光学定数が未知であり、かつ構造の複雑さから
光学定数の計算が非常に困難であることから、モデルを
用いたフィッティングはほとんどの場合不可能である。
【0017】そこで、従来の方法では、微細加工された
基板に対する薄膜形成の工程管理をエリプソメトリによ
り行う場合、微細加工された領域ではなく、より簡単な
構造部分を測定している。つまり、モニター用の基板と
して、特に微細加工を行っていない基板に対して処理を
行い、その薄膜状態を評価するか、もしくは実際に微細
加工を行う基板の中に、図10に示すように集積回路形成
領域とは別にエリプソメトリによる評価のための平坦な
領域を設けることが行われている。例えば、後者の例と
しては、特開平10-135296号公報に、基板の中でも特に
チップを形成しにくい周辺部を検査領域とするか、基板
内に特定の平坦な検査領域を設ける場合が例示されてい
る。
【0018】
【発明が解決しようとする課題】実際の集積回路作成を
行う基板とは別にモニター基板を用いる方法では、実際
の集積回路を作成するのに用いた基板に発生した偶発的
異常の検出を行うことはできない。
【0019】また、実際の回路作成基板上の平坦領域を
用いた検査の場合、チップを作成しない周辺部を用いる
方法では、基板面内でプロセスのばらつきが発生した場
合、異常の検出が難しい。また、実際のチップ内に特定
の平坦な検査領域を設けた場合、この部分にはトランジ
スタ等の構造を形成しておけないためチップのサイズが
大きくなってしまい、基板一枚あたりのチップ数が減少
するため生産性が低下する。特にエリプソメトリの場
合、光を斜め方向から入射・反射させる必要があるため
に、入射経路で散乱を受けないためにも、比較的広い平
坦な領域が必要である。ビーム径を絞る機構を有するエ
リプソメーターでも、通常70μm×70μm程度の領域が必
要である。
【0020】また、このような平坦な領域を設けること
ができたとしても、従来の理論値フィッティングを用い
る方法では、評価対象の構成要素の光学定数が既知であ
る必要がある。この制限は新しい材料系を取り扱うとき
に重大な問題となる。
【0021】本発明は、上記問題点を解決し、枚葉式処
理においてチップ面積の増大等を伴わずに工程管理を行
う方法を提供するためになされたものである。
【0022】
【課題を解決するための手段】本発明では、上記目的を
達成するために、薄膜プロセスの後に微細加工された部
分を含む領域を分光エリプソメトリにより評価すること
を特徴とする(請求項1)。
【0023】また、エリプソメトリによる測定結果によ
り工程管理を行うに当たり、従来のようにモデルを用い
たフィッティングによる推定値の算出の工程を行わず、
それ以前に処理が行われたサンプルのエリプソメトリ測
定結果との照合をおこなうことによりサンプルを評価す
ることを特徴とする(請求項2, 3)。
【0024】微細加工された部分を含む領域を分光エリ
プソメトリにより評価するに際し、薄膜プロセスの前
に、評価する領域の最表面に薄膜プロセスにより光学定
数が変化する膜を形成しておくことを特徴とする(請求
項4, 5)。
【0025】また、微細加工された基板は、その構造の
立体性によって、光学定数の面内分布と異方性が生じ
る。この面内分布と異方性に伴う測定量の変化を抑制す
るために、本発明では、測定領域の位置および測定する
角度を制御する機構を有することを特徴とし、その制御
を基板表面パターン認識をすることにより行うを特徴と
する(請求項6)。また、測定位置の揺らぎにともなう測
定結果のばらつきを抑制するために、測定領域の大きさ
と測定領域内の微細加工寸法の比を100倍以上とする事
を特徴とする(請求項7)。
【0026】
【発明の実施の形態】(実施の形態)本発明の工程管理の
手順は図1のような流れになるが、これを実施の一形態
として、BiCMOS回路作成のために行われたSiおよびSiGe
混晶のエピタキシャル成長工程の管理の例をあげて以下
に説明する。
【0027】図3に模式的に示すように、このBiCMOS作
成プロセスの場合、エピタキシャル成長工程が行われる
前に、基板300上には素子分離用の酸化膜301や、酸化膜
302、 poly-Si 303等が既に形成されており、ドライ
エッチング等により面内での微細加工が既になされてい
る。なお、このpoly-Si303は実際のデバイスには使用
されず、エピタキシャル成長プロセス後に除去される。
この膜は、エピタキシャル成長中に表面に多結晶が堆積
しやすくし、光学定数が変化しやすくする役割を果た
す。
【0028】この微細加工された基板を、まずRCA法に
より洗浄し、希フッ酸にディップすることによりSi基
板300が露出している部分の表面の酸化膜を一旦すべて
除去した後、70℃のアンモニア過酸化水素に1分間浸
し、2nm程度の厚みのケミカルオキサイドを形成し、水
洗・乾燥の後UHV-CVD装置に導入した。UHV-CVD装置内
で、結晶成長開始前に基板を分光エリプソメーターで測
定した。その測定結果を図5に示す。この結晶成長前の
分光エリプソのスペクトルは、同一条件で作成した微細
加工基板においてはほぼ同じ形状となった。なお、測定
は、1.5〜3.5eVのエネルギー帯域で行った。測定領域は
直径数mm程度であり、この測定領域内には最小加工寸
法0.25μmの微細加工部分が含まれていた。
【0029】本発明の実施においては、この薄膜プロセ
ス処理前の分光エリプソ測定は必ずしも必須ではない。
ただし、薄膜プロセス前の光学特性が異なっている場合
は、薄膜プロセスが同一の条件で行われても、プロセス
後の分光エリプソのスペクトルが異なったものとなる。
従って、薄膜プロセスの工程管理をより正確に行うため
には、薄膜プロセス前に分光エリプソによる評価を測定
を行っておくことが好ましい。
【0030】つぎに、UHV-CVD装置内で、真空ポンプに
より結晶成長装置内の真空度が10-9Torr程度まで向上し
た後、基板を徐々に加熱し、最終的に850℃で10分間加
熱することによりケミカルオキサイドを完全に除去する
ことにより清浄Si表面を露出させ、基板温度をエピタ
キシャル成長温度である550℃まで冷却した。
【0031】基板がエピタキシャル成長温度で安定した
後、真空容器内に結晶成長のためのソースガスを導入し
た。シリコン層の成長時には、ジシラン(Si2H6)を導入
し、シリコンゲルマニウム層の成長時にはジシランと同
時にゲルマン(GeH4)を導入した。図6〜7に示すサンプル
の場合、40nmのSi0.85Ge0.15層、40nmのSiGe層(最下層
でGe組成15%、最上層でGe組成0%で単調にGe組成減少)、
50nmのSiキャップ層を連続的に順次成長させた。各層
の作りわけは、結晶成長装置内に導入する各ソースガス
の量をマスフローコントローラーにより時間制御するこ
とにより行った。成長時の結晶成長装置内の圧力は数mT
orr程度である。所定の薄膜成長が完了した後、結晶成
長装置内へのソースガスの供給を停止し、基板温度を室
温まで低下させた。
【0032】この工程により、図4に示すように、基板
のSi結晶面が露出している部分にSiおよびSiGe混晶
が成長した。このエピタキシャル成長した部分は、面積
にして基板全体の1%にもみたない。また、その個々の領
域の大きさも最大でも数μm角程度であり、従来の方法
ではこのSiおよびSiGe薄膜の膜厚等を非破壊で評価す
る事はできない。
【0033】図6は、このような処理を行った後に真空
容器内でサンプルを室温程度まで冷却した後、装置内に
サンプルを保持したままエリプソメトリにより測定した
結果である。測定は、1.5〜3.5eVのエネルギー帯域で行
った。測定領域は薄膜プロセス前に分光エリプソで測定
を行った部分と同一である。
【0034】なお、図7では、図6に示したΨ,Δを数3
を用いて見かけのn, kに換算した後、図示してある。こ
の数3は、基板が十分厚く、表面に薄膜等が形成されて
いない場合のΨ,Δとn, kの関係式である。ただし、n0
は測定雰囲気の屈折率、φ0はサンプルに対する光の入
射角である。
【0035】図5と図6を比較して明らかなように、薄膜
成長前後で、Ψ,Δは大きく変化している。この変化
は、主として結晶成長前にすでに形成して有ったpoly-S
i 403上に、結晶成長中にpoly-Siおよびpoly-SiGe(404)
が成長したことに起因する。
【0036】
【数3】
【0037】成長条件を変え、同様の基板に同様の手順
で構造の異なる薄膜を多数成長させ、エリプソメトリに
より微細加工された領域を測定したところ、成長させた
薄膜の構造と成長後のエリプソメトリの測定結果には強
い相関関係がある事が明らかに成った。つまり、同一の
構造の薄膜成長後のエリプソメトリの測定結果のスペク
トルは互いによく似た形状であり、成長させた構造の異
なる度合いが強いほどエリプソメトリのスペクトルの違
いが大きくなった。これは、エリプソメトリの信号変化
が、微細構造上に堆積したpoly-Siおよびpoly-SiGeによ
りもたらされており、poly-Si, poly-SiGeの構造が、成
長させた薄膜の構造と強い相関を持っているためであ
る。例として、図6とほぼ同様の構造であるが、Siキャ
ップ層の厚みのみを50nmから30nmに減らしたサンプルの
成長後の分光エリプソの測定結果を図8, 9に示す。図6,
7と図8, 9を比較して明らかなように、Ψ,Δもしくは
n, kのエネルギー依存性、特に3.1eV以下の形状が異な
っている。このことから、本発明の方法でSiのキャッ
プ層の20nm程度の厚みの違いが十分検出可能であること
が判る。
【0038】後述するように、本発明の場合、分光エリ
プソを使用するために、膜厚や膜質の差の検出感度は基
板(最表面を含む材質と構造)と薄膜の組み合わせに依存
するところが大きい。理想的な状態、つまり、分光エリ
プソで測定する領域の薄膜プロセスによる光学定数の変
化が、平坦な基板上での薄膜プロセスによる光学定数の
変化と同程度生じる場合には、平坦な基板を用いる従来
の分光エリプソを用いる方法と同程度の膜厚・膜質の差
の検出感度を得ることができる。平坦な単結晶Si基板
上へのSiGe単結晶の成長の場合、膜厚で1nm程度、組成
にして1%程度の違いを検出することは十分可能である。
本実施例の場合、薄膜プロセスで堆積したpoly-Si, S
iGeの厚みは、単結晶Si表面に成長した膜厚の数十%で
あった。従って、この場合、膜厚にして数nmの違いは検
出できるものと考えられる。
【0039】このように、薄膜プロセス後の分光エリプ
ソのスペクトルを、同一の基板に対して薄膜プロセスを
行った基板の測定値ないしはスペクトルと比較すれば、
薄膜プロセスが正常に行われたかを確認することができ
る。これは、単一波長(ないしはエネルギー)におけるエ
リプソメトリによる測定でも実施可能であるが、図6か
ら9を見ても明らかなように、微細加工された基板の光
学定数は、波長依存性が非常に大きい。従って、十分な
精度で薄膜プロセスの管理を行うためには、分光エリプ
ソを用いる事が好ましい。
【0040】なお、分光エリプソを用いた場合にはスペ
クトルの類似度の検証精度をあげられるため、予め、薄
膜プロセス後の分光エリプソのスペクトルと、トランジ
スタの電気特性、SEM、SIMS等の破壊式評価手法等によ
り得られたデータとをデータベース化しておけば、分光
エリプソのスペクトルからシミュレーターによるフィッ
ティング等を行わなくても、特性値や膜厚等を推定する
ことが可能になる。
【0041】この、データベースとの比較のしかたには
いくつかの方法が考えられる。もっとも単純な方法は、
リファレンスとなるスペクトルと、各測定波長における
データどうしの差の二乗の和を取ったものを比較する方
法である。例えば、さきのHBT構造を例に取ると、同じ5
0nmのキャップを成長させたサンプルどうしの場合、こ
の値は0.1から0.9程度であったが、キャップが30nmと50
nmのサンプルを比較した場合、この値は23と明らかに大
きくなった。
【0042】この分光エリプソスペクトルの比較は、単
純にΨ,Δの差分量の比較でもよいが、図7, 9のように
見かけのn,kに換算した後、差分量の比較や、ピーク位
置の比較を行ってもよい。図7のサンプルの場合約2.2eV
の位置にnのピーク(701)が存在し、2.1eVの位置にkの極
小点(702)が存在するのに対し、図9のサンプルではnの
ピーク(901)の位置が2.35eV程度に、kの極小点(902)が
2.2eV程度にそれぞれなっている。この図7と図9のピー
クおよび極小点の位置の違いは、図9のサンプルの方
が、図7のサンプルよりもSiキャップ層の膜厚が20nm
薄いために、干渉する波長が短く、つまり干渉する光の
エネルギーが高くなったことが原因である。このように
干渉によって現れるピーク位置は薄膜の膜厚および光学
定数に敏感である。従って、分光エリプソのスペクトル
のピーク位置を比較すれば、膜厚が正常であるかの確認
を行うことができる。
【0043】この方法の利点は、自然酸化膜の影響を受
けにくい事である。単結晶、多結晶を問わず、シリコン
表面は化学反応性が非常に高いため、結晶成長後表面を
大気に暴露させると表面に1から2nmの自然酸化膜が成長
する。この自然酸化膜が成長すると、分光エリプソメト
リのスペクトルが変化する。この自然酸化膜によるスペ
クトルの変化は、ピーク位置はあまり変わらず、主にピ
ークの高さが減じるように現れる。従って、単純にスペ
クトルの比較を行うと、自然酸化膜の形成の影響を受け
やすいが、ピーク位置を比較する方法を用いれば、自然
酸化膜の形成の影響をあまり受けずにサンプルの評価を
行うことが可能になる。
【0044】このように、微細加工された領域を含む部
分を分光エリプソメトリで測定し、工程管理を行う場
合、以下の点に注意すれば管理精度を向上させることが
できる。
【0045】(測定方法)上記実施例では、結晶成長を行
った後、サンプルを真空容器内に置いたままで、真空容
器にとりつけた分光エリプソ装置により測定を行った。
このように、薄膜プロセス後、サンプルを真空状態に置
いたままで測定をおこなうと、雰囲気中に酸素が存在し
ないために自然酸化膜形成によるΨ,Δの変化を防ぐこ
とができる。この真空中の測定は、必ずしも薄膜プロセ
スを行った真空容器で行う必要はない。薄膜プロセス用
の真空容器に、ゲートバルブ等を用いて別の真空容器を
接続しておき、この別の真空容器内でエリプソによる測
定を行うようにすれば、このエリプソによる測定中に別
の基板の薄膜プロセスを行うことができるので生産性が
向上する。
【0046】なお、本発明の実施には必ずしも薄膜プロ
セス後、サンプルを真空状態に保持したまま分光エリプ
ソによる測定を行わなくともよい。薄膜プロセス後、サ
ンプルを大気側に取り出し、薄膜プロセス装置外の分光
エリプソ装置により測定を行ってもよい。
【0047】なお、先述のようにサンプルを大気中に取
り出すと、最表面にシリコンが存在する場合、自然酸化
膜の成長がおこりΨ,Δの変化が避けられない。そこ
で、サンプル取り出しから測定までの時間を一定にす
る、十分長い時間をおき自然酸化膜厚の変化が十分小さ
くなった状態で測定する、測定直前に希フッ酸処理等を
行い自然酸化膜を除去するなどの手順を踏むことが好ま
しい。
【0048】(測定場所)本発明では、薄膜プロセスによ
り測定範囲内の光学定数が変化する現象を利用してい
る。また、測定する領域の構造、特に最表面の材質によ
り光学定数の変化のしかたが異なってくる。例えば、UH
V-CVD法による薄膜成長のプロセスの場合、最表面が酸
化膜等の絶縁膜の場合、最表面がpoly-Si等の場合に比
べて、薄膜の堆積が遅れ、薄膜プロセスによる光学定数
の変化が小さい。変化が小さいと、異常を検出する精度
が低下するために、工程管理にこのような領域での測定
を用いることは好ましくない。管理精度を向上させるた
めには、プロセス前後での光学定数の変化が大きく、そ
の変化が目的とする薄膜プロセスの管理対象との相関が
強いほどよい。例えば、CVDによるSiGe薄膜成長プロセ
スの場合、表面がpoly-Siであると、結晶成長開始直
後からpoly-SiGeが成長し始め、poly-SiGe層とエピ
タキシャル成長層の膜厚の相関が強いため好都合であ
る。このように、薄膜プロセスにより微細加工された基
板の光学定数が、平坦な基板に対して同様の薄膜プロセ
スをおこなった場合と同程度変化すれば、本発明の膜厚
・膜質の差の検出感度は、平坦な基板を用いる従来の分
光エリプソを用いる方法と同程度とすることができる。
【0049】そこで、もともとこのようなpoly-Siのよ
うに、プロセスにより光学定数が大きく変化するような
測定に適した領域が最表面の部分が存在する場合は、こ
の部分を測定に用いればよい。また、もともと測定に適
した領域が最表面に存在しない場合は、図11のように例
えば絶縁膜上に薄膜プロセス前にpoly-Si等の薄膜プロ
セスにより光学定数が大きく変化する膜を堆積しておけ
ば、本発明による工程管理精度を向上させることができ
る。この分光エリプソメトリによる工程管理のための測
定領域(1101)が、図10に示した従来の測定領域(1001)を
設ける方法と最も異なるのは、この測定領域が平坦であ
る必要が無い点である。従って、従来の方法とは異な
り、この測定領域の下層にトランジスタ等を形成してお
くことが可能になる。つまり、エリプソメトリ測定のた
めの領域を設定しても、チップの面積を広げる必要がな
いため、生産性は低下しない。なお、工程管理上十分な
Ψ,Δの変化さえ得られればよいので、この測定領域全
体にわたってpoly-Si等の測定用に形成する膜が最表
面となっている必要はない。
【0050】この工程管理用に形成したpoly-Si等の
測定用の膜は、分光エリプソメトリによる測定後、除去
してもよいし、デバイス作成に支障がなければそのまま
除去せずに残してもよい。
【0051】また、この測定のために堆積する膜はpoly
-Siでなくてもよく、薄膜プロセスにより光学定数が大
きく変化するようなものであれば、他の膜でも良く、単
層膜ではなく多層膜でも良い。例えば、分光エリプソに
よる測定後の除去が容易になるように、膜を多層構造に
しておき、下の層をドライエッチングのエッチストップ
層や、ウェットエッチ等のリフトオフ層としておいても
よい。従来のフィッティングを用いる方法の場合では、
膜の多層構造が複雑であるほど薄膜物性値の推定精度が
低下する問題が発生したが、本発明の方法の場合、変化
の差を中心に比較を行うために、複雑な多層膜構造を用
いても精度が低下しない特徴を有する。
【0052】測定のために堆積する膜に適した材質は、
薄膜プロセスにより当然異なる。CVD等の薄膜堆積プロ
セスの場合、薄膜が堆積しやすい膜質が好ましいし、酸
化等もともとの基板のある部分と化合させるプロセスの
場合は、化合しやすい膜が好ましい。また、エッチング
等の薄膜除去過程では、除去されやすい膜質が好ましい
ことは当然である。なお、化合や除去過程の場合、プロ
セスの途中で、すべての膜が反応したり、除去されるな
どして光学定数の変化が途中で停止してしまうと好まし
くないので、このような場合十分な厚みの膜を形成して
おくことが必要である。
【0053】(測定位置および角度の制御)微細加工され
た基板においては、測定する位置の微細加工形状や材質
によって、分光エリプソのスペクトルが変化する。従っ
て、他のサンプルの測定結果と比較するためには、同じ
微細加工された部分を測定しなければならない。また、
微細加工は、必ずしも回転対称性を持たない。このよう
に構造が回転対称性を持たない場合には、光学定数も回
転対称性をもたないために、測定する方向を同一としな
ければ構造が同じでもエリプソの測定結果が異なったも
のとなる危険性がある。そこで、本発明の実施には、微
細加工に対し同一の方向(角度)から測定することが好ま
しい。
【0054】この測定位置および角度の制御は、基板の
例えばノッチやオリエンテーションフラットを基準にし
て行ってもよいが、より高精度に制御を行うためには、
基板上の微細加工パターンを基準にした方が好ましい。
これは、測定する部分のパターンを認識し、位置角度制
御を行ってもよいし、微細加工の基準となるマスク合わ
せパターンを基準としてもよい。
【0055】(測定範囲)分光エリプソの場合、測定に白
色光を用いるために、測定範囲は一般に50μm〜1mm程度
の広がりを持つ。また、この測定範囲は、スリット等に
より調整することができる。この測定範囲が狭いと、測
定位置の揺らぎにより、測定する範囲に含まれる微細構
造部分が大きく変化し、測定した分光エリプソのスペク
トルの揺らぎが大きくなる。逆に、測定範囲は微細加工
されている構造にくらべて十分大きい(具体的には加工
寸法の100倍程度)と、測定位置の揺らぎをあまり測定結
果に現れなくすることができる。なお、測定位置合わせ
精度が高い場合、必ずしも、これだけの大きさの測定範
囲を設定せず、より狭い領域を測定してもよい。
【0056】以上、UHV-CVD法による薄膜形成プロセス
の工程管理を例に取り、本発明の実施例を説明したが、
本発明はUHV-CVD法を利用する場合に限定される物では
ない。ドライエッチングや、LP-CVD法を用いたエピタキ
シャル成長、poly-Si膜やTEOS等の絶縁膜の堆積や、熱
酸化、窒化等ほとんどの薄膜プロセスにおいて実施する
事が可能である。
【0057】
【発明の効果】これまで述べたように本発明を用いれ
ば、実際に集積回路を作成する基板に対し所望の薄膜プ
ロセスが行われたか否かを、チップ面積の拡大等をせず
に行うことができる。
【図面の簡単な説明】
【図1】本発明における分光エリプソを用いた工程管理
の流れ図
【図2】従来の分光エリプソを用いた工程管理の流れ図
【図3】結晶成長前の微細加工された基板構造図
【図4】結晶成長後の微細加工された基板構造図
【図5】結晶成長前の微細加工された基板を分光エリプ
ソで測定した結果を示す図
【図6】結晶成長後の微細加工された基板を分光エリプ
ソで測定した結果(Siキャップ層の厚みが50nmのも
の)を示す図
【図7】結晶成長後の微細加工された基板を分光エリプ
ソで測定した結果を見かけのn,kに換算したもの(Si
キャップ層の厚みが50nmのもの)を示す図
【図8】結晶成長後の微細加工された基板を分光エリプ
ソで測定した結果(Siキャップ層の厚みが30nmのも
の)を示す図
【図9】結晶成長後の微細加工された基板を分光エリプ
ソで測定した結果を見かけのn,kに換算したもの(Si
キャップ層の厚みが30nmのもの)を示す図
【図10】従来の薄膜評価用領域を集積回路形成領域と
別個に設ける方法の模式図
【図11】本発明の薄膜評価用領域を集積回路形成領域
上に設ける方法の模式図
【符号の説明】
300 Si基板 301 素子分離領域 302 酸化膜 303 poly-Si 400 Si基板 401 素子分離領域 402 酸化膜 403 poly-Si 404 薄膜プロセス中に堆積したpoly-Si SiGe層 405 薄膜プロセスにより堆積したSi/SiGe層 701 nのピーク 702 kの極小点 901 nのピーク 902 kの極小点 1000 Si基板 1001 薄膜評価のための平坦領域 1002 集積回路形成領域 1100 Si基板 1101 薄膜評価のための領域 1102 集積回路形成領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G059 AA02 AA05 BB10 BB16 DD03 EE05 EE12 FF06 GG04 JJ19 MM01 MM05 MM10 4M106 AA01 CA48 DH03 DJ18 DJ20 DJ21

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】微細加工された基板に対し、薄膜を形成も
    しくは除去する工程の後に、基板中の微細加工された部
    分を含む領域をエリプソメトリにより測定し、その値を
    それ以前の測定による値を比較することを特徴とするプ
    ロセス管理方法。
  2. 【請求項2】複数の波長におけるΨ、Δもしくは、n,k
    等それから換算される量の測定波長もしくは測定エネル
    ギー依存性を、それまでの測定により蓄積された情報と
    比較することを特徴とする請求項1に記載のプロセス管
    理方法。
  3. 【請求項3】特にΨ、Δもしくはn,k等それから算出さ
    れる量を、測定波長もしくは測定エネルギーに対する極
    大点もしくは極小点もしくはその両方を基準として、そ
    れまでの測定により蓄積された情報と比較することを特
    徴とする請求項2に記載のプロセス管理方法。
  4. 【請求項4】工程管理をおこないたい薄膜プロセスの前
    に、基板上に薄膜プロセスにより光学定数がより大きく
    変化する膜を形成しておくことを特徴とする請求項1か
    ら3のいずれかに記載のプロセス管理方法。
  5. 【請求項5】請求項4に記載の薄膜プロセスにより光学
    定数が大きく変化する膜を、集積回路を形成してある部
    分の上に形成することを特徴とするプロセス管理方法。
  6. 【請求項6】基板上に形成されているパターンを認識
    し、分光エリプソメータによる測定位置および測定方向
    を制御することを特徴とする請求項1から5のいずれか
    に記載のプロセス管理方法。
  7. 【請求項7】微細加工された基板を分光エリプソメータ
    で測定するに際し、分光エリプソメータの測定領域の大
    きさを微細加工寸法の100倍以上とすることを特徴とす
    る請求項1から6のいずれかに記載のプロセス管理方
    法。
  8. 【請求項8】微細加工された基板に対して部分的に単結
    晶をエピタキシャル成長を行うプロセス後に、微細加工
    がエピタキシャル成長前に行われていた部分を分光エリ
    プソメータにより測定し、得られた測定量Ψ,Δもしく
    はそれから換算されるn, k等の物理量の測定波長もしく
    は測定エネルギー依存性を、同様の基板に対して行われ
    たエピタキシャル成長後の分光エリプソメータによる測
    定結果の測定波長もしくは測定エネルギー依存性と比較
    することを特徴とする工程管理方法。
  9. 【請求項9】請求項8に記載の単結晶が、Siもしくは
    SiGeもしくはSiGeCを含むことを特徴とする工程管理方
    法。
  10. 【請求項10】薄膜プロセスが、多結晶堆積過程である
    ことを特徴とする請求項1から7のいずれかに記載のプ
    ロセス管理方法。
  11. 【請求項11】薄膜プロセスが、酸化もしくは窒化過程
    であることを特徴とする請求項1から7のいずれかに記
    載のプロセス管理方法。
  12. 【請求項12】薄膜プロセスが、絶縁膜堆積過程である
    ことを特徴とする請求項1から7のいずれかに記載のプ
    ロセス管理方法。
  13. 【請求項13】薄膜プロセスが、エッチング過程である
    ことを特徴とする請求項1から7のいずれかに記載のプ
    ロセス管理方法。
JP30094799A 1999-10-22 1999-10-22 プロセス管理方法 Pending JP2001118903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30094799A JP2001118903A (ja) 1999-10-22 1999-10-22 プロセス管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30094799A JP2001118903A (ja) 1999-10-22 1999-10-22 プロセス管理方法

Publications (1)

Publication Number Publication Date
JP2001118903A true JP2001118903A (ja) 2001-04-27

Family

ID=17891015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30094799A Pending JP2001118903A (ja) 1999-10-22 1999-10-22 プロセス管理方法

Country Status (1)

Country Link
JP (1) JP2001118903A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095372A1 (en) * 2001-05-22 2002-11-28 Horiba, Ltd. Thin-film characteristic measuring method using spectroellipsometer
JP2007510312A (ja) 2003-10-28 2007-04-19 ティンバー テクノロジーズ,インコーポレイティド 半導体ウェハ上に形成された構造の方位角走査

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095372A1 (en) * 2001-05-22 2002-11-28 Horiba, Ltd. Thin-film characteristic measuring method using spectroellipsometer
US7271901B2 (en) 2001-05-22 2007-09-18 Horiba, Ltd. Thin-film characteristic measuring method using spectroellipsometer
JP2007510312A (ja) 2003-10-28 2007-04-19 ティンバー テクノロジーズ,インコーポレイティド 半導体ウェハ上に形成された構造の方位角走査

Similar Documents

Publication Publication Date Title
JPH09283585A (ja) デバイス製造方法
US20020045282A1 (en) Analysis of interface layer characteristics
JP3773355B2 (ja) 半導体装置の製造装置
JP2007040930A (ja) 膜厚測定方法及び基板処理装置
US6277657B1 (en) Apparatus for fabricating semiconductor device and fabrication method therefor
US6720587B2 (en) Structure evaluation method, method for manufacturing semiconductor devices, and recording medium
US6605512B2 (en) Manufacturing method of a semiconductor device
CN101958242B (zh) 制作栅氧化层和栅极多晶硅层的方法
US6010914A (en) Method for manufacturing a semiconductor device
TW202205359A (zh) 半導體基板之熱氧化膜形成方法
JP2001118903A (ja) プロセス管理方法
JP2004281479A (ja) 薄膜形成方法
US7129168B2 (en) Method of estimating substrate temperature
Katzer et al. Ultra-high vacuum deposition and characterization of silicon nitride thin films
JP3037922B2 (ja) シリコン含有層の評価方法及びシリサイド層の形成工程の管理方法
US20230207399A1 (en) Method for dry-etching semiconductor substrate and method for dry-etching silicon oxide film
JP2002076083A (ja) 構造評価方法,半導体装置の製造方法及び記録媒体
TW202213484A (zh) 半導體基板的熱氧化膜形成方法
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
Petrik et al. Ellipsometric study of the polysilicon/thin oxide/single-crystalline silicon structure and its change upon annealing
Pickering Spectroscopic ellipsometry for monitoring and control of surfaces, thin layers and interfaces
CN108180879A (zh) 超薄二氧化硅薄膜样片的定值方法及制备方法
EP4358118A1 (en) Method for forming thermally oxidized film of semiconductor substrate and method for manufacturing semiconductor device
Ibok et al. Optical characterization of amorphous and polycrystalline silicon films
JP3799361B2 (ja) 半導体装置の製造方法