JPH0318744A - 半導体装置の結晶歪み測定方法 - Google Patents

半導体装置の結晶歪み測定方法

Info

Publication number
JPH0318744A
JPH0318744A JP15411489A JP15411489A JPH0318744A JP H0318744 A JPH0318744 A JP H0318744A JP 15411489 A JP15411489 A JP 15411489A JP 15411489 A JP15411489 A JP 15411489A JP H0318744 A JPH0318744 A JP H0318744A
Authority
JP
Japan
Prior art keywords
substrate
slit
crystal strain
exposed surface
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15411489A
Other languages
English (en)
Inventor
Sumio Ono
純夫 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15411489A priority Critical patent/JPH0318744A/ja
Publication of JPH0318744A publication Critical patent/JPH0318744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、半導体製造工程において基板上に、絶縁膜、
金属あるいは金属−シリコン化合物等の薄膜を形成した
際に発生する結晶歪みを測定する方法に関する。
く従来の技術〉 従来、半導体装置製造の薄膜形戒工程において生じる歪
みについては、基板と薄膜との密着性確保の観点におい
て問題になっていた程度であり、半導体装置の電気的特
性を左右する基板の結晶構造についてまでの評価はなさ
れていない。しかしながら、半導体装置の集積度が向上
し、その構造が三次元的に微細化されるに従って、結晶
レベルでの緻密な考察が必要となっている。
半導体装置製造工程おいて、薄膜は、一般に数百゜C以
上の高温で形成され、主にその薄膜材料と基板との間に
おける熱膨張率の差等により歪みが生じる.この歪みに
よって生じる応力は、条件によっては基板の降伏応力以
上になると推測され、この応力により直接あるいは間接
的に誘起される結晶欠陥が半導体装置の特性に及ぼす影
響が懸念される。このため、半導体装置の結晶歪みを測
定してそれを評価する必要がある。
この結晶歪みを測定する方法としては、X線による結晶
格子定数測定法、また測定系が簡単なレーザラマン分光
法等がある。
例えば、レーザラマン分光法による歪み測定は、第4図
(a)に示すように、MOS }ランジスタが形成され
たS,ウエハWを裁断し、その裁断面に同図(b)に示
すように、ブローブ光としてのレーザ光をゲート2下方
のシリコン基板1表面近傍に照射し、その反射光の分光
スペクトルから基板1中の結晶歪みを測定している。
く発明が解決しようとする課題〉 ところで、上記の二つの方法によれば、いずれも、■測
定のために半導体装置を裁断しなければならず、非破壊
での測定が不可能である■裁断により歪みが解放されて
しまい、実素子での正確な測定ができない、等の問題が
残されている。
本発明の目的は、半導体装置の歪みを、可能な限り非破
壊の状態で、かつ、半導体製造工程のインラインで測定
できる、方法を提供することにある。
く課題を解決するための手段〉 本発明は、実施例に対応する第1図に示すように、半導
体基板1上の薄膜(ゲート2および酸化膜3)に小孔も
しくはスリット4を形成して半導体基板1の一部を露呈
させ、この露呈面1aに、レーザ光を照射してレーザラ
マン分光法により結晶歪みを測定し、実素子での歪みを
推定することを特徴としている。
〈作用〉 一般に、レー・ザラマン分光法においては、そのブロー
ブ光をザブξクロンオーダに収束できることが知られて
いる。従って、基板1上の薄膜に形戒する小孔もしくは
スリットの形状寸法は大きくてもミクロンオーダでよく
、非破壊の状態で基板の結晶歪みを推定することが可能
になる。
く実施例〉 第1図は、本発明方法の実施例を説明する図で、(a)
は半導体装置のMOSI−ランジスタの要部斜視図、(
b)はその平面図である。
まず、St基vi1上の、メタルシリサイド等のゲート
2、およびその下方のゲート酸化膜3にスリット4を形
或して、基板1の一部1aを露呈させる。なお,このス
リット4は、半導体製造工程においてホトリソグラフィ
等より形或する。
このように形成したスリット4に、公知のレーザラマン
分光法におけるプローブ光としてのレーザ光を導いて、
基板1の露呈面1aに照射し、この露呈面1aによって
反射される反射光の分光スペクトルを検出することによ
り、基板1表面層の結晶歪み量の測定値を得る。
ここで、ラマンレーザ分光法においては、そのプロープ
光をサブミクロンオーダに収束できるこことから、スリ
ット4の幅Sはミクロンオーダ程度あれば充分に測定可
能となる。従って、半導体装置の結晶歪み測定を、非破
壊の状態で測定することが可能になる。
さらに、スリット4の幅Sを僅かづつ変更したテストパ
ターンを各種用意し、その各テストパターンについて上
述の歪み測定を行えば、その各測定値から、スリット4
を形成したことにより解放される歪みによる影響をも較
正することが可能になる。すなわち、スリット4により
解放される歪み量はその幅Sに相関するので、例えば、
第2図に示すように、各歪み測定値を、グラフ上にスリ
ット4の幅Sの大きさに対応してプロットし、その各測
定点を線で結ぶことによって、スリッ1・幅Sを零とし
たとき、つまり実素子の状態での結晶歪み量を推定する
ことができる。なお、第2図には、ゲート2の膜厚が異
なる三種のテストパターンの測定値をプロットしている
以上の本発明実施例では、ゲート2にスリットを形成し
た場合について説明したが、本発明はこれに限られるこ
となく、第3図に示すように、ゲート2およびその下方
の酸化膜に小孔34を形成して基板1の一部を露呈させ
、この小孔34にレーザ光を導いて基板の露呈面1aに
照射してもよい。この場合も先の実施例と同様に、小孔
34の大きさSを僅かづつ変更したテストパターンを各
種用意し、その各テストパターンについて上述の歪み測
定を行うことにより、実素子の状態での結晶歪みを推定
することができる。
以上は、MOS}ランジスタが形成された半導体装置の
結晶歪み測定に本発明を適用した例について説明したが
、本発明は、基板上に、絶縁膜、金属あるいは金属一シ
リコン化合物等の薄膜が形成された、他の半導体装置の
結晶歪み測定にも適用可能であることは勿論である。
〈発明の効果〉 本発明よれば、半導体基板上の薄膜にスリット等を形或
してその基板の一部を露呈させ、この露呈面にレーザ光
を照射してレーザラマン分光法により結晶歪みを測定す
るので、結晶欠陥発生の原因となる薄膜下の歪みを、半
導体装置を裁断することなく、非破壊の状態で測定する
ことができる。
これによって、半導体装置製造工程において、結晶歪み
評価や品質管理をインラインで行うことが可能になる。
しかも、スリット等の形状寸法を変更した複数種のテス
トパターンを用意しておくことにより、スリット等の形
戒前における実素子の状態での結晶歪みを推定すること
も可能になる。
【図面の簡単な説明】
第1図は本発明方法の実施例を説明する図、第2図はそ
の本発明実施例のスリット幅Wと歪み量との関係を示す
グラフである。 第3図は本発明方法の他の実施例を説明する図である。 第4図は、MOS}ランジスタが形成された半導体装置
の結晶歪みをレーザラマン分析方法により測定する方法
の従来例を説明する図である。 1 ・ ・ ・ S.基{反 1a・・・基板1の露呈面 2・ ・・ゲート 3・・・ゲート酸化膜 4・・・スリット

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に薄膜が形成された半導体装置の結晶歪み
    を測定する方法であって、上記薄膜に小孔もしくはスリ
    ットを形成して上記半導体基板の一部を露呈させ、この
    露呈面に、レーザ光を照射してレーザラマン分光法によ
    り上記結晶歪みを測定し、実素子での歪みを推定するこ
    とを特徴とする、半導体装置の結晶歪み測定方法。
JP15411489A 1989-06-16 1989-06-16 半導体装置の結晶歪み測定方法 Pending JPH0318744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15411489A JPH0318744A (ja) 1989-06-16 1989-06-16 半導体装置の結晶歪み測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15411489A JPH0318744A (ja) 1989-06-16 1989-06-16 半導体装置の結晶歪み測定方法

Publications (1)

Publication Number Publication Date
JPH0318744A true JPH0318744A (ja) 1991-01-28

Family

ID=15577232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15411489A Pending JPH0318744A (ja) 1989-06-16 1989-06-16 半導体装置の結晶歪み測定方法

Country Status (1)

Country Link
JP (1) JPH0318744A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144443A (en) * 1998-08-25 2000-11-07 Nec Corporation Apparatus and method for measuring crystal lattice strain
JP2007003354A (ja) * 2005-06-23 2007-01-11 Institute Of Physical & Chemical Research 結晶表面の歪み測定方法およびその装置
WO2015181971A1 (ja) * 2014-05-30 2015-12-03 新日鉄住金マテリアルズ株式会社 バルク状炭化珪素単結晶の評価方法、及びその方法に用いられる参照用炭化珪素単結晶

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144443A (en) * 1998-08-25 2000-11-07 Nec Corporation Apparatus and method for measuring crystal lattice strain
JP2007003354A (ja) * 2005-06-23 2007-01-11 Institute Of Physical & Chemical Research 結晶表面の歪み測定方法およびその装置
WO2015181971A1 (ja) * 2014-05-30 2015-12-03 新日鉄住金マテリアルズ株式会社 バルク状炭化珪素単結晶の評価方法、及びその方法に用いられる参照用炭化珪素単結晶
JPWO2015181971A1 (ja) * 2014-05-30 2017-04-20 新日鉄住金マテリアルズ株式会社 バルク状炭化珪素単結晶の評価方法、及びその方法に用いられる参照用炭化珪素単結晶
US10048142B2 (en) 2014-05-30 2018-08-14 Showa Denko K.K. Evaluation method for bulk silicon carbide single crystals and reference silicon carbide single crystal used in said method

Similar Documents

Publication Publication Date Title
US7951672B2 (en) Measurement and control of strained devices
US7327475B1 (en) Measuring a process parameter of a semiconductor fabrication process using optical metrology
US7505148B2 (en) Matching optical metrology tools using spectra enhancement
WO2011148555A1 (ja) 薄膜付きウェーハの膜厚分布測定方法
US7879516B2 (en) Manufacturing method of semiconductor integrated circuit device
US7428044B2 (en) Drift compensation for an optical metrology tool
US7580129B2 (en) Method and system for improving accuracy of critical dimension metrology
US6806008B2 (en) Method for adjusting a temperature in a resist process
US7553678B2 (en) Method for detecting semiconductor manufacturing conditions
JP2009168562A (ja) ラマン分光を用いた応力評価方法及び半導体装置の製造方法
JP2003188223A (ja) 結晶欠陥の顕在化方法、評価用半導体装置の製造方法、結晶欠陥の評価方法及び、評価用半導体装置
JP2002246430A (ja) 半導体装置の製造方法
US20050134857A1 (en) Method to monitor silicide formation on product wafers
JPH0318744A (ja) 半導体装置の結晶歪み測定方法
JP3037922B2 (ja) シリコン含有層の評価方法及びシリサイド層の形成工程の管理方法
US6822260B1 (en) Linewidth measurement structure with embedded scatterometry structure
JPS6161697B2 (ja)
US7800824B2 (en) Method for designing gratings
JP3762784B2 (ja) 測定方法、測定装置および品質管理方法
KR100252749B1 (ko) 두께 측정 표준 웨이퍼 제조 방법
Hodges et al. Improved gate process control at the 130-nm node using spectroscopic-ellipsometry-based profile metrology
US5587590A (en) Test piece for X-ray inspection
US20090258445A1 (en) Multi-variable regression for metrology
Koshy et al. Enabling gate etch process development using scatterometry
KR100322878B1 (ko) 비정질 폴리실리콘층의 결정화 및 그레인 성장 모니터링 방법