JPH11317447A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11317447A JPH11317447A JP10124782A JP12478298A JPH11317447A JP H11317447 A JPH11317447 A JP H11317447A JP 10124782 A JP10124782 A JP 10124782A JP 12478298 A JP12478298 A JP 12478298A JP H11317447 A JPH11317447 A JP H11317447A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- width
- hole
- opening
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 162
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims abstract description 118
- 239000011229 interlayer Substances 0.000 claims abstract description 58
- 239000011248 coating agent Substances 0.000 claims abstract description 30
- 238000000576 coating method Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 3
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- 230000009977 dual effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910019912 CrN Inorganic materials 0.000 description 1
- 241001077419 Damas Species 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 十分な面積を有するコンタクトホールを備
え、高い信頼性を有する半導体装置を提供する。 【解決手段】 第１の幅Ｗ１を有する導電領域２上に層
間絶縁膜３を形成する。層間絶縁膜３には導電領域２を
露出させる貫通孔９を形成する。層間絶縁膜３上に被覆
膜４を形成する。被覆膜４には貫通孔９上に位置する領
域に第１の幅Ｗ１より大きな第２の幅Ｗ２を有する開口
部８を形成する。開口部８上に位置する領域に配線７ａ
を形成する。導電領域２と配線７ａとを電気的に接続す
る導電体膜を貫通孔９の内部に形成する。
え、高い信頼性を有する半導体装置を提供する。 【解決手段】 第１の幅Ｗ１を有する導電領域２上に層
間絶縁膜３を形成する。層間絶縁膜３には導電領域２を
露出させる貫通孔９を形成する。層間絶縁膜３上に被覆
膜４を形成する。被覆膜４には貫通孔９上に位置する領
域に第１の幅Ｗ１より大きな第２の幅Ｗ２を有する開口
部８を形成する。開口部８上に位置する領域に配線７ａ
を形成する。導電領域２と配線７ａとを電気的に接続す
る導電体膜を貫通孔９の内部に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、より特定的には、接続部を有する
多層配線構造を備える半導体装置およびその製造方法に
関する。
その製造方法に関し、より特定的には、接続部を有する
多層配線構造を備える半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩなどの半導体装置の高集積化に伴
って、この半導体装置において用いられる配線に対する
寸法精度の向上、多層配線構造における平坦性の確保、
さらにはプロセスコスト低減のための工程の簡略化とい
った要求はますます厳しくなってきている。そこで、最
近、配線を加工してから層間絶縁膜を堆積した後、平坦
化する従来の配線形成方法とは全く異なる概念として、
埋込型配線プロセス（以下ダマシン法と呼ぶ）が提案さ
れ、注目されている。このダマシン法では、まず絶縁膜
に配線を形成するための溝を形成する。この溝を配線と
なる銅などの金属で埋込み、さらに溝以外の部分に形成
された金属膜を化学機械研磨法（以下ＣＭＰ法と呼ぶ）
などの方法により除去する。
って、この半導体装置において用いられる配線に対する
寸法精度の向上、多層配線構造における平坦性の確保、
さらにはプロセスコスト低減のための工程の簡略化とい
った要求はますます厳しくなってきている。そこで、最
近、配線を加工してから層間絶縁膜を堆積した後、平坦
化する従来の配線形成方法とは全く異なる概念として、
埋込型配線プロセス（以下ダマシン法と呼ぶ）が提案さ
れ、注目されている。このダマシン法では、まず絶縁膜
に配線を形成するための溝を形成する。この溝を配線と
なる銅などの金属で埋込み、さらに溝以外の部分に形成
された金属膜を化学機械研磨法（以下ＣＭＰ法と呼ぶ）
などの方法により除去する。
【０００３】このダマシン法を用いることにより、従来
の配線形成工程において必要であったアルミニウムの高
アスペクト加工および高アスペクト比での絶縁膜埋込が
不要になる。この結果、多層配線構造において容易に層
間絶縁膜を平坦化できるというようなメリットが得られ
る。
の配線形成工程において必要であったアルミニウムの高
アスペクト加工および高アスペクト比での絶縁膜埋込が
不要になる。この結果、多層配線構造において容易に層
間絶縁膜を平坦化できるというようなメリットが得られ
る。
【０００４】さらに、デュアルダマシン法（dual damas
cene法）と呼ばれる方法が、Symposium on VLSI Techno
logy of Technical Papers, pp. ３１−３２(1997)に開
示されている。このデュアルダマシン法では、まず、上
記のように配線を形成するための溝と、他の配線層との
接続孔を１回のエッチング工程にて形成する。この溝お
よび接続孔を金属などの導電体膜で１回の成膜プロセス
により埋込む。その後、溝以外の領域に形成された導電
体膜をＣＭＰ法などを用いて除去する。このようなデュ
アルダマシン法を用いることにより、半導体装置の製造
工程数をさらに削減することができる。
cene法）と呼ばれる方法が、Symposium on VLSI Techno
logy of Technical Papers, pp. ３１−３２(1997)に開
示されている。このデュアルダマシン法では、まず、上
記のように配線を形成するための溝と、他の配線層との
接続孔を１回のエッチング工程にて形成する。この溝お
よび接続孔を金属などの導電体膜で１回の成膜プロセス
により埋込む。その後、溝以外の領域に形成された導電
体膜をＣＭＰ法などを用いて除去する。このようなデュ
アルダマシン法を用いることにより、半導体装置の製造
工程数をさらに削減することができる。
【０００５】まず、上記文献に基づき、デュアルダマシ
ン法を用いて形成された配線構造を有する従来の半導体
装置の製造方法について簡単に図２１〜２５を参照して
説明する。
ン法を用いて形成された配線構造を有する従来の半導体
装置の製造方法について簡単に図２１〜２５を参照して
説明する。
【０００６】まず、図２１に示すように、半導体基板
（図示せず）上に形成された酸化膜１０１に、配線用の
溝を形成し、この溝に銅などの金属を埋込むことによ
り、幅Ｗ１を有する下層配線１０２を形成する。第１の
層間絶縁膜１０１と下層配線１０２との上にシリコン酸
化膜からなる第２の層間絶縁膜１０３を形成する。第２
の層間絶縁膜１０３の膜厚は約0.8 μｍである。第2 の
層間絶縁膜１０３上にシリコン窒化膜からなるエッチン
グストッパ層１０４を形成する。エッチングストッパ層
１０４に、後述する貫通孔１０９（図２３参照）を形成
するための開口部１０８を形成する。エッチングストッ
パ層１０４の膜厚は約０．２μｍである。ここで、開口
部１０８の幅Ｗ２は、下層配線１０２の幅Ｗ１と同等と
なるよう設定される。
（図示せず）上に形成された酸化膜１０１に、配線用の
溝を形成し、この溝に銅などの金属を埋込むことによ
り、幅Ｗ１を有する下層配線１０２を形成する。第１の
層間絶縁膜１０１と下層配線１０２との上にシリコン酸
化膜からなる第２の層間絶縁膜１０３を形成する。第２
の層間絶縁膜１０３の膜厚は約0.8 μｍである。第2 の
層間絶縁膜１０３上にシリコン窒化膜からなるエッチン
グストッパ層１０４を形成する。エッチングストッパ層
１０４に、後述する貫通孔１０９（図２３参照）を形成
するための開口部１０８を形成する。エッチングストッ
パ層１０４の膜厚は約０．２μｍである。ここで、開口
部１０８の幅Ｗ２は、下層配線１０２の幅Ｗ１と同等と
なるよう設定される。
【０００７】次に、図２２に示すように、エッチングス
トッパ層１０４上にシリコン酸化膜からなる第３の層間
絶縁膜１０５を形成する。第３の層間絶縁膜１０５の膜
厚は約０．９μｍである。
トッパ層１０４上にシリコン酸化膜からなる第３の層間
絶縁膜１０５を形成する。第３の層間絶縁膜１０５の膜
厚は約０．９μｍである。
【０００８】次に、第３の層間絶縁膜１０５上にレジス
トパターン（図示せず）を形成する。このレジストパタ
ーンをマスクとして用いて、異方性エッチングにより第
３の層間絶縁膜１０５の一部を除去することにより、第
２の配線を埋込むための溝１０６ａ〜１０６ｄを図２３
に示すように形成する。この際、溝１０６ｂ〜１０６ｄ
を形成するためのエッチングは、エッチングストッパ層
１０４において停止する。しかし、溝１０６ａの下に位
置する領域には、エッチングストッパ層１０４の開口部
１０８が形成されているため、エッチングが停止するこ
となく、第２の層間絶縁膜１０３の一部も除去する。こ
のように、第２の層間絶縁膜１０３において、貫通孔１
０９が形成される。貫通孔１０９の底部においては、下
層配線１０２の上部表面が露出している。このようにし
て、配線１０７ａ〜１０７ｄ（図２５参照）を埋込むた
めの溝１０６ａ〜１０６ｄを形成するエッチングにおい
て、貫通孔１０９をも連続して形成することができる。
その後、レジストパターンを除去する。
トパターン（図示せず）を形成する。このレジストパタ
ーンをマスクとして用いて、異方性エッチングにより第
３の層間絶縁膜１０５の一部を除去することにより、第
２の配線を埋込むための溝１０６ａ〜１０６ｄを図２３
に示すように形成する。この際、溝１０６ｂ〜１０６ｄ
を形成するためのエッチングは、エッチングストッパ層
１０４において停止する。しかし、溝１０６ａの下に位
置する領域には、エッチングストッパ層１０４の開口部
１０８が形成されているため、エッチングが停止するこ
となく、第２の層間絶縁膜１０３の一部も除去する。こ
のように、第２の層間絶縁膜１０３において、貫通孔１
０９が形成される。貫通孔１０９の底部においては、下
層配線１０２の上部表面が露出している。このようにし
て、配線１０７ａ〜１０７ｄ（図２５参照）を埋込むた
めの溝１０６ａ〜１０６ｄを形成するエッチングにおい
て、貫通孔１０９をも連続して形成することができる。
その後、レジストパターンを除去する。
【０００９】次に、溝１０６ａ〜１０６ｄと貫通孔１０
９との内部に、Ｔｉ膜とＴｉＮ膜（図示せず）を形成す
る。そして、図２４に示すように、溝１０６ａ〜１０６
ｄと貫通孔１０９との内部および第３の層間絶縁膜１０
５ａ〜１０５ｃ上に銅などの金属膜１０７を堆積する。
９との内部に、Ｔｉ膜とＴｉＮ膜（図示せず）を形成す
る。そして、図２４に示すように、溝１０６ａ〜１０６
ｄと貫通孔１０９との内部および第３の層間絶縁膜１０
５ａ〜１０５ｃ上に銅などの金属膜１０７を堆積する。
【００１０】次に、第３の層間絶縁膜１０５ａ〜１０５
ｃ上に位置する金属膜１０７をＣＭＰ法により除去する
ことにより、図２５に示すように、配線１０７ａ〜１０
７ｄを形成する。
ｃ上に位置する金属膜１０７をＣＭＰ法により除去する
ことにより、図２５に示すように、配線１０７ａ〜１０
７ｄを形成する。
【００１１】このようにして、従来、デュアルダマシン
法を用いて形成された配線構造を有する半導体装置は製
造されていた。
法を用いて形成された配線構造を有する半導体装置は製
造されていた。
【００１２】
【発明が解決しようとする課題】図２１〜図２５に示し
た従来のデュアルダマシン法では、図２１を参照して、
エッチングストッパ層１０４に形成される開口部１０８
の幅Ｗ２は、下層配線１０２の幅Ｗ１、あるいは配線１
０７ａ（図２５参照）の幅と同等もしくはこれらの配線
の幅よりも小さくなるように設定されていた。このた
め、エッチングストッパ層１０４に形成される開口部１
０８の水平方向における位置が下層配線１０２もしくは
配線１０７ａの水平方向の位置とずれるような場合に、
図２６に示すように、貫通孔１０９の平面積が設計当初
予定していた面積よりも小さくなることがあった。そし
て、このようにエッチングストッパ層１０４の開口部１
０８の位置が下層配線１０２もしくは配線１０７ａの位
置とずれた場合には、図２３に示すエッチング工程にお
いて、貫通孔１０９が下層配線１０２の上部表面にまで
到達しない、あるいは到達してもその貫通孔１０９の底
部において露出する下層配線１０２の上部表面の面積が
小さくなるといった場合があった。この結果、下層配線
１０２と配線１０７ａとの良好なコンタクト抵抗が得ら
れないといった問題が発生していた。
た従来のデュアルダマシン法では、図２１を参照して、
エッチングストッパ層１０４に形成される開口部１０８
の幅Ｗ２は、下層配線１０２の幅Ｗ１、あるいは配線１
０７ａ（図２５参照）の幅と同等もしくはこれらの配線
の幅よりも小さくなるように設定されていた。このた
め、エッチングストッパ層１０４に形成される開口部１
０８の水平方向における位置が下層配線１０２もしくは
配線１０７ａの水平方向の位置とずれるような場合に、
図２６に示すように、貫通孔１０９の平面積が設計当初
予定していた面積よりも小さくなることがあった。そし
て、このようにエッチングストッパ層１０４の開口部１
０８の位置が下層配線１０２もしくは配線１０７ａの位
置とずれた場合には、図２３に示すエッチング工程にお
いて、貫通孔１０９が下層配線１０２の上部表面にまで
到達しない、あるいは到達してもその貫通孔１０９の底
部において露出する下層配線１０２の上部表面の面積が
小さくなるといった場合があった。この結果、下層配線
１０２と配線１０７ａとの良好なコンタクト抵抗が得ら
れないといった問題が発生していた。
【００１３】また、従来、エッチングストッパ層１０４
に形成される開口部１０８の位置がずれる場合には、図
２６に示すように、貫通孔１０９の平面形状が長方形と
なり、その開口部１０８の位置ずれ量に従って、貫通孔
１０９の平面形状も変化していた。ここで、図２６は、
図２５に示した半導体装置の平面図であり、図２６中の
線分９００−９００における断面図が図２５に対応す
る。通常、異方性エッチングにおいては、円形や正方形
の平面形状を有する開口部を形成する場合に比べて、長
方形の平面形状を有する開口部を形成する場合の方がエ
ッチングの制御は困難である。このため、図２３に示し
た、貫通孔１０９を形成するエッチングを精度よく制御
することができず、貫通孔１０９が下層配線１０２に到
達しない、あるいはオーバーエッチングによって下層配
線１０２もしくはその他の構造に損傷を与えるといった
問題が発生していた。
に形成される開口部１０８の位置がずれる場合には、図
２６に示すように、貫通孔１０９の平面形状が長方形と
なり、その開口部１０８の位置ずれ量に従って、貫通孔
１０９の平面形状も変化していた。ここで、図２６は、
図２５に示した半導体装置の平面図であり、図２６中の
線分９００−９００における断面図が図２５に対応す
る。通常、異方性エッチングにおいては、円形や正方形
の平面形状を有する開口部を形成する場合に比べて、長
方形の平面形状を有する開口部を形成する場合の方がエ
ッチングの制御は困難である。このため、図２３に示し
た、貫通孔１０９を形成するエッチングを精度よく制御
することができず、貫通孔１０９が下層配線１０２に到
達しない、あるいはオーバーエッチングによって下層配
線１０２もしくはその他の構造に損傷を与えるといった
問題が発生していた。
【００１４】また、半導体装置の微細化に伴い、図２７
に示すように、貫通孔１０９の平面積が小さくなってい
くと、エッチング速度の変化の割合が大きくなる。ここ
で、図２７は、貫通孔の平面積とエッチング速度との関
係を示すグラフである。このため、従来より小さい平面
積を有する貫通孔１０９を形成する際、貫通孔１０９の
平面積の変動によりエッチング速度が変動し、その結
果、エッチングの制御精度が悪化していた。これによ
り、貫通孔１０９の開口不良などが発生し、半導体装置
の動作不良などの原因となっていた。
に示すように、貫通孔１０９の平面積が小さくなってい
くと、エッチング速度の変化の割合が大きくなる。ここ
で、図２７は、貫通孔の平面積とエッチング速度との関
係を示すグラフである。このため、従来より小さい平面
積を有する貫通孔１０９を形成する際、貫通孔１０９の
平面積の変動によりエッチング速度が変動し、その結
果、エッチングの制御精度が悪化していた。これによ
り、貫通孔１０９の開口不良などが発生し、半導体装置
の動作不良などの原因となっていた。
【００１５】本発明は、このような課題を解決するため
になされたものであり、本発明の１つの目的は、十分な
面積を有するコンタクトホールを備え、高い信頼性を有
する半導体装置を提供することである。
になされたものであり、本発明の１つの目的は、十分な
面積を有するコンタクトホールを備え、高い信頼性を有
する半導体装置を提供することである。
【００１６】本発明のもう１つの目的は、十分な面積を
有するコンタクトホールを備え、高い信頼性を有する半
導体装置の製造方法を提供することである。
有するコンタクトホールを備え、高い信頼性を有する半
導体装置の製造方法を提供することである。
【００１７】
【課題を解決するための手段】請求項１における半導体
装置は、導電領域と、層間絶縁膜と、被覆膜と、配線層
と、導電体膜とを備える。導電領域は第１の幅を有す
る。層間絶縁膜は導電領域上に形成されている。層間絶
縁膜には、導電領域を露出させる貫通孔が形成されてい
る。被覆膜は層間絶縁膜上に形成されている。被覆膜に
は、貫通孔上に第１の幅より大きな第２の幅を有する開
口部が形成されている。配線層は、開口部上に位置する
領域に形成されている。導電体膜は、貫通孔の内部に形
成され、導電領域と配線層とを電気的に接続している。
装置は、導電領域と、層間絶縁膜と、被覆膜と、配線層
と、導電体膜とを備える。導電領域は第１の幅を有す
る。層間絶縁膜は導電領域上に形成されている。層間絶
縁膜には、導電領域を露出させる貫通孔が形成されてい
る。被覆膜は層間絶縁膜上に形成されている。被覆膜に
は、貫通孔上に第１の幅より大きな第２の幅を有する開
口部が形成されている。配線層は、開口部上に位置する
領域に形成されている。導電体膜は、貫通孔の内部に形
成され、導電領域と配線層とを電気的に接続している。
【００１８】このため、請求項１に記載の発明では、開
口部の第２の幅を導電領域の第１の幅より大きくするこ
とにより、半導体装置の製造工程において、被覆膜に形
成された開口部の位置がずれるような場合にも、被覆膜
が貫通孔を形成すべき領域に形成されることを防止でき
る。このため、貫通孔を形成するためのエッチング工程
などにおいて、被覆膜の存在に起因して、貫通孔の平面
形状が所定の形状にならず、貫通孔の平面積が小さくな
る、あるいは貫通孔が開口しないといった問題の発生を
防止できる。これにより、十分な平面積を有する貫通孔
を形成することができる。このため、貫通孔の平面積が
小さくなり、コンタクト抵抗が設定値からずれること
や、貫通孔が開口しないことに起因する配線間の接続不
良により、半導体装置が誤動作するといったことを防止
できる。この結果、高い信頼性を有する半導体装置を得
ることができる。
口部の第２の幅を導電領域の第１の幅より大きくするこ
とにより、半導体装置の製造工程において、被覆膜に形
成された開口部の位置がずれるような場合にも、被覆膜
が貫通孔を形成すべき領域に形成されることを防止でき
る。このため、貫通孔を形成するためのエッチング工程
などにおいて、被覆膜の存在に起因して、貫通孔の平面
形状が所定の形状にならず、貫通孔の平面積が小さくな
る、あるいは貫通孔が開口しないといった問題の発生を
防止できる。これにより、十分な平面積を有する貫通孔
を形成することができる。このため、貫通孔の平面積が
小さくなり、コンタクト抵抗が設定値からずれること
や、貫通孔が開口しないことに起因する配線間の接続不
良により、半導体装置が誤動作するといったことを防止
できる。この結果、高い信頼性を有する半導体装置を得
ることができる。
【００１９】また、このように開口部が第１の幅より大
きな第２の幅を有することにより、貫通孔の平面積およ
び平面形状に影響を与えないように、被覆膜に開口部を
形成する際の位置精度の余裕を従来より大きくすること
ができる。これにより、より容易に十分な大きさの貫通
孔を形成することができる。このため、貫通孔の平面積
が小さくなり、コンタクト抵抗が設定値からずれること
や、貫通孔が開口しないことに起因する配線間の接続不
良により、半導体装置が誤動作するといったことを防止
できる。この結果、高い信頼性を有する半導体装置を得
ることができる。
きな第２の幅を有することにより、貫通孔の平面積およ
び平面形状に影響を与えないように、被覆膜に開口部を
形成する際の位置精度の余裕を従来より大きくすること
ができる。これにより、より容易に十分な大きさの貫通
孔を形成することができる。このため、貫通孔の平面積
が小さくなり、コンタクト抵抗が設定値からずれること
や、貫通孔が開口しないことに起因する配線間の接続不
良により、半導体装置が誤動作するといったことを防止
できる。この結果、高い信頼性を有する半導体装置を得
ることができる。
【００２０】請求項２における半導体装置は、請求項１
の構成において、導電領域が配線層である。
の構成において、導電領域が配線層である。
【００２１】請求項3 における半導体装置は、請求項1
の構成において、導電領域が半導体基板の主表面に形成
されている。
の構成において、導電領域が半導体基板の主表面に形成
されている。
【００２２】請求項４における半導体装置は、請求項１
〜3 のいずれか1 項の構成において、配線層が被覆膜上
に形成された絶縁膜中に埋込まれており、絶縁膜の上部
表面と配線層の上部表面とがほぼ同一平面上にある。
〜3 のいずれか1 項の構成において、配線層が被覆膜上
に形成された絶縁膜中に埋込まれており、絶縁膜の上部
表面と配線層の上部表面とがほぼ同一平面上にある。
【００２３】このため、請求項４に記載の発明では、こ
の半導体装置の製造工程において、絶縁膜に配線層が埋
込まれる溝を形成する工程と、層間絶縁膜に貫通孔を形
成する工程とを同一のエッチング工程により連続して行
なう場合に、溝を形成するためのエッチング工程でのエ
ッチングストッパ層として、被覆膜を利用できる。ま
た、同時に、貫通孔を形成するためのエッチング工程に
おいては、被覆膜の存在に起因し、貫通孔の平面積が小
さくなることや貫通孔の平面形状が所定の形状とならな
いといった問題が発生することを防止できる。この結
果、製造工程を簡略化し、かつ、十分な平面積を有する
貫通孔を備える信頼性の高い半導体装置を容易に得るこ
とができる。
の半導体装置の製造工程において、絶縁膜に配線層が埋
込まれる溝を形成する工程と、層間絶縁膜に貫通孔を形
成する工程とを同一のエッチング工程により連続して行
なう場合に、溝を形成するためのエッチング工程でのエ
ッチングストッパ層として、被覆膜を利用できる。ま
た、同時に、貫通孔を形成するためのエッチング工程に
おいては、被覆膜の存在に起因し、貫通孔の平面積が小
さくなることや貫通孔の平面形状が所定の形状とならな
いといった問題が発生することを防止できる。この結
果、製造工程を簡略化し、かつ、十分な平面積を有する
貫通孔を備える信頼性の高い半導体装置を容易に得るこ
とができる。
【００２４】請求項５における半導体装置は、請求項１
〜４のいずれか１項の構成において、配線層の延びる方
向に対してほぼ垂直方向における開口部の幅は、配線層
の幅より大きい。
〜４のいずれか１項の構成において、配線層の延びる方
向に対してほぼ垂直方向における開口部の幅は、配線層
の幅より大きい。
【００２５】このため、請求項５に記載の発明では、開
口部の幅を配線層の幅より大きくすることにより、半導
体装置の製造工程において、被覆膜に形成される開口部
の位置がずれるような場合にも、被覆膜が貫通孔を形成
すべき領域に形成されることを防止できる。このため、
貫通孔を形成するためのエッチング工程において、被覆
膜の存在に起因して、貫通孔の平面形状が所定の形状に
ならず、貫通孔の平面積が小さくなる、あるいは貫通孔
が開口しないといった問題の発生を防止できる。これに
より、十分な平面積を有する貫通孔を確実に形成するこ
とができる。このため、貫通孔の平面積が小さくなり、
コンタクト抵抗が設定値からずれることや、貫通孔が開
口しないことに起因する配線間の接続不良により、半導
体装置が誤動作するといったことを防止できる。この結
果、高い信頼性を有する半導体装置を得ることができ
る。
口部の幅を配線層の幅より大きくすることにより、半導
体装置の製造工程において、被覆膜に形成される開口部
の位置がずれるような場合にも、被覆膜が貫通孔を形成
すべき領域に形成されることを防止できる。このため、
貫通孔を形成するためのエッチング工程において、被覆
膜の存在に起因して、貫通孔の平面形状が所定の形状に
ならず、貫通孔の平面積が小さくなる、あるいは貫通孔
が開口しないといった問題の発生を防止できる。これに
より、十分な平面積を有する貫通孔を確実に形成するこ
とができる。このため、貫通孔の平面積が小さくなり、
コンタクト抵抗が設定値からずれることや、貫通孔が開
口しないことに起因する配線間の接続不良により、半導
体装置が誤動作するといったことを防止できる。この結
果、高い信頼性を有する半導体装置を得ることができ
る。
【００２６】また、このように、開口部が配線層の幅よ
り大きな幅を有することにより、貫通孔の平面積および
平面形状に影響を与えないように被覆膜上に開口部を形
成する際に、従来と比べて開口部の位置精度の余裕を大
きくすることができる。これにより、より容易に十分な
大きさの貫通孔を形成することができる。この結果、貫
通孔の開口不良などに起因する半導体装置の動作不良を
防止でき、信頼性の高い半導体装置を得ることができ
る。
り大きな幅を有することにより、貫通孔の平面積および
平面形状に影響を与えないように被覆膜上に開口部を形
成する際に、従来と比べて開口部の位置精度の余裕を大
きくすることができる。これにより、より容易に十分な
大きさの貫通孔を形成することができる。この結果、貫
通孔の開口不良などに起因する半導体装置の動作不良を
防止でき、信頼性の高い半導体装置を得ることができ
る。
【００２７】請求項６における半導体装置は、請求項１
〜４のいずれか１項の構成において、配線層の幅が、配
線層の延びる方向に対してほぼ垂直方向における開口部
の幅より大きい。
〜４のいずれか１項の構成において、配線層の幅が、配
線層の延びる方向に対してほぼ垂直方向における開口部
の幅より大きい。
【００２８】このため、請求項６に記載の発明では、開
口部の全面を覆うように、配線層を形成できる。これに
より、半導体装置の製造工程において、被覆膜を貫通孔
形成のためのエッチングマスクとして用い、被覆膜にお
ける開口部の平面形状と同様の平面形状を有する貫通孔
を形成することが可能となる。この結果、第１の幅より
大きい第２の幅を有する貫通孔を形成することができ
る。このため、十分な平面積を有する貫通孔を容易に形
成することができる。その結果、高い信頼性を有する半
導体装置を得ることができる。
口部の全面を覆うように、配線層を形成できる。これに
より、半導体装置の製造工程において、被覆膜を貫通孔
形成のためのエッチングマスクとして用い、被覆膜にお
ける開口部の平面形状と同様の平面形状を有する貫通孔
を形成することが可能となる。この結果、第１の幅より
大きい第２の幅を有する貫通孔を形成することができ
る。このため、十分な平面積を有する貫通孔を容易に形
成することができる。その結果、高い信頼性を有する半
導体装置を得ることができる。
【００２９】請求項７における半導体装置は、請求項６
の構成において、開口部の平面形状がほぼ正方形状であ
る。
の構成において、開口部の平面形状がほぼ正方形状であ
る。
【００３０】このため、請求項７に記載の発明では、被
覆膜をエッチングマスクとして用いたエッチングにより
貫通孔を形成する場合に、貫通孔の平面形状をほぼ正方
形状とすることができる。このように、平面形状がほぼ
正方形状である貫通孔を形成するエッチングは、その平
面形状が長方形となるような従来のエッチングよりもよ
り精度よく制御することが可能となる。
覆膜をエッチングマスクとして用いたエッチングにより
貫通孔を形成する場合に、貫通孔の平面形状をほぼ正方
形状とすることができる。このように、平面形状がほぼ
正方形状である貫通孔を形成するエッチングは、その平
面形状が長方形となるような従来のエッチングよりもよ
り精度よく制御することが可能となる。
【００３１】また、貫通孔の平面形状がほぼ正方形状と
なり、開口部の平面形状と同様となるので、従来のよう
に半導体装置の製造工程における開口部の位置ずれに起
因して、貫通孔の平面形状がさまざまなサイズの長方形
となることを防止できる。このため、貫通孔を形成する
ためのエッチングの制御をより容易に行なうことが可能
となる。この結果、十分な大きさの平面積を有する貫通
孔を容易に形成することができる。これにより、貫通孔
の開口不良などに起因する半導体装置の動作不良などを
防止でき、より高い信頼性を有する半導体装置を容易に
得ることができる。また、貫通孔のサイズが微細になる
ほど、貫通孔のサイズの変化に対するエッチング速度の
変化の割合は大きくなる。このため、貫通孔のサイズが
微細になるほど、貫通孔の平面形状のサイズを所定の大
きさに揃えることにより、エッチング速度が変動するこ
とを防止し、エッチングを精度よく制御できるという本
発明の効果が顕著になる。
なり、開口部の平面形状と同様となるので、従来のよう
に半導体装置の製造工程における開口部の位置ずれに起
因して、貫通孔の平面形状がさまざまなサイズの長方形
となることを防止できる。このため、貫通孔を形成する
ためのエッチングの制御をより容易に行なうことが可能
となる。この結果、十分な大きさの平面積を有する貫通
孔を容易に形成することができる。これにより、貫通孔
の開口不良などに起因する半導体装置の動作不良などを
防止でき、より高い信頼性を有する半導体装置を容易に
得ることができる。また、貫通孔のサイズが微細になる
ほど、貫通孔のサイズの変化に対するエッチング速度の
変化の割合は大きくなる。このため、貫通孔のサイズが
微細になるほど、貫通孔の平面形状のサイズを所定の大
きさに揃えることにより、エッチング速度が変動するこ
とを防止し、エッチングを精度よく制御できるという本
発明の効果が顕著になる。
【００３２】請求項８における半導体装置は、請求項１
〜５のいずれか１項の構成において、配線層の幅と、配
線層の延びる方向に対してほぼ平行方向における開口部
の幅とがほぼ等しい。
〜５のいずれか１項の構成において、配線層の幅と、配
線層の延びる方向に対してほぼ平行方向における開口部
の幅とがほぼ等しい。
【００３３】このため、請求項８に記載の発明では、貫
通孔を形成するためのエッチング工程におけるエッチン
グマスクとして被覆膜を用いる場合、配線層の延びる方
向に対してほぼ平行方向における貫通孔の幅を、配線層
の幅とほぼ同一にすることができる。そして、配線層の
延びる方向に対して、ほぼ垂直方向における貫通孔の幅
を配線層の幅とほぼ同じにすれば、貫通孔の平面形状を
正方形状とすることが可能となる。この場合、貫通孔が
長方形である従来と比較して、貫通孔を形成するための
エッチングを精度よく制御することが可能となる。
通孔を形成するためのエッチング工程におけるエッチン
グマスクとして被覆膜を用いる場合、配線層の延びる方
向に対してほぼ平行方向における貫通孔の幅を、配線層
の幅とほぼ同一にすることができる。そして、配線層の
延びる方向に対して、ほぼ垂直方向における貫通孔の幅
を配線層の幅とほぼ同じにすれば、貫通孔の平面形状を
正方形状とすることが可能となる。この場合、貫通孔が
長方形である従来と比較して、貫通孔を形成するための
エッチングを精度よく制御することが可能となる。
【００３４】請求項９における半導体装置では、請求項
１〜８のいずれか１項の構成において、配線層の表面に
バリアメタル層が形成されている。
１〜８のいずれか１項の構成において、配線層の表面に
バリアメタル層が形成されている。
【００３５】請求項１０における半導体装置は、請求項
９の構成において、バリアメタル層が、高融点金属、高
融点金属の窒化物、高融点金属とシリコンの窒化物、２
種類以上の高融点金属を含む合金、２種類以上の高融点
金属を含む合金の窒化物からなる群から選択される少な
くとも１つを含む。
９の構成において、バリアメタル層が、高融点金属、高
融点金属の窒化物、高融点金属とシリコンの窒化物、２
種類以上の高融点金属を含む合金、２種類以上の高融点
金属を含む合金の窒化物からなる群から選択される少な
くとも１つを含む。
【００３６】請求項１１における半導体装置は、請求項
１〜１０のいずれか１項の構成において、配線層および
導電体膜が、Ｃｕ、 Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、
Ａｇ合金、Ａｕ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、Ｔａ、
ＴａＮ、ドープトポリシリコンからなる群から選択され
る少なくとも１つを含む。
１〜１０のいずれか１項の構成において、配線層および
導電体膜が、Ｃｕ、 Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、
Ａｇ合金、Ａｕ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、Ｔａ、
ＴａＮ、ドープトポリシリコンからなる群から選択され
る少なくとも１つを含む。
【００３７】請求項１２における半導体装置は、請求項
１〜１１のいずれか１項の構成において、被覆膜がＳｉ
Ｎ、ＳｉＯＮ、フッ素を含有するＳｉＮ、フッ素を含有
するＳｉＯＮ、Ａｌ2 Ｏ3 、フッ素を含有するＡｌ2 Ｏ
3 から選択される少なくとも１つを含む。
１〜１１のいずれか１項の構成において、被覆膜がＳｉ
Ｎ、ＳｉＯＮ、フッ素を含有するＳｉＮ、フッ素を含有
するＳｉＯＮ、Ａｌ2 Ｏ3 、フッ素を含有するＡｌ2 Ｏ
3 から選択される少なくとも１つを含む。
【００３８】請求項１３における半導体装置の製造方法
では、第１の幅を有する導電領域を形成する。導電領域
上に層間絶縁膜を形成する。層間絶縁膜上に、導電領域
上に位置する領域において第１の幅より大きい第２の幅
を有する開口部を備える被覆膜を形成する。導電領域上
に位置する領域において、層間絶縁膜をエッチングによ
り除去することにより、導電領域を露出させるように貫
通孔を形成する。貫通孔の内部に導電体膜を形成する。
導電体膜を介して導電領域と電気的に接続する配線層を
形成する。
では、第１の幅を有する導電領域を形成する。導電領域
上に層間絶縁膜を形成する。層間絶縁膜上に、導電領域
上に位置する領域において第１の幅より大きい第２の幅
を有する開口部を備える被覆膜を形成する。導電領域上
に位置する領域において、層間絶縁膜をエッチングによ
り除去することにより、導電領域を露出させるように貫
通孔を形成する。貫通孔の内部に導電体膜を形成する。
導電体膜を介して導電領域と電気的に接続する配線層を
形成する。
【００３９】このため、請求項１３に記載の発明では、
開口部の第２の幅を導電領域の第１の幅より大きくする
ことにより、被覆膜に形成される開口部の位置がずれる
ような場合にも、被覆膜が貫通孔を形成すべき領域に形
成されることを防止できる。このため、貫通孔を形成す
るためのエッチング工程において、被覆膜の存在に起因
して貫通孔の平面形状が所定の形状にならず、貫通孔の
平面積が小さくなる、あるいは貫通孔が開口しないとい
った問題の発生を防止できる。これにより、十分な平面
積を有する貫通孔を確実かつ容易に形成することができ
る。このため、貫通孔の開口不良などに起因して半導体
装置が誤動作するといった問題の発生を防止できる。こ
の結果、高い信頼性を有する半導体装置を容易に得るこ
とができる。
開口部の第２の幅を導電領域の第１の幅より大きくする
ことにより、被覆膜に形成される開口部の位置がずれる
ような場合にも、被覆膜が貫通孔を形成すべき領域に形
成されることを防止できる。このため、貫通孔を形成す
るためのエッチング工程において、被覆膜の存在に起因
して貫通孔の平面形状が所定の形状にならず、貫通孔の
平面積が小さくなる、あるいは貫通孔が開口しないとい
った問題の発生を防止できる。これにより、十分な平面
積を有する貫通孔を確実かつ容易に形成することができ
る。このため、貫通孔の開口不良などに起因して半導体
装置が誤動作するといった問題の発生を防止できる。こ
の結果、高い信頼性を有する半導体装置を容易に得るこ
とができる。
【００４０】また、このように開口部が第１の幅より大
きな第２の幅を有するので、貫通孔の平面積および平面
形状に影響を与えないように、被覆膜に開口部を形成す
る際の位置精度の余裕を従来より大きくすることができ
る。これにより、より容易に、十分な大きさの貫通孔を
形成することができる。この結果、貫通孔の開口不良な
どに起因して半導体装置の動作不良が発生することを容
易に防止できる。これにより、高い信頼性を有する半導
体装置を容易に得ることができる。
きな第２の幅を有するので、貫通孔の平面積および平面
形状に影響を与えないように、被覆膜に開口部を形成す
る際の位置精度の余裕を従来より大きくすることができ
る。これにより、より容易に、十分な大きさの貫通孔を
形成することができる。この結果、貫通孔の開口不良な
どに起因して半導体装置の動作不良が発生することを容
易に防止できる。これにより、高い信頼性を有する半導
体装置を容易に得ることができる。
【００４１】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。
施の形態について説明する。
【００４２】（実施の形態１）図１は、本発明の実施の
形態１による半導体装置を説明するための平面図であ
る。そして、図２は、図１に示した線分１００−１００
における断面を示した断面図である。図１および図２を
参照して、本発明の実施の形態１による半導体装置を説
明する。
形態１による半導体装置を説明するための平面図であ
る。そして、図２は、図１に示した線分１００−１００
における断面を示した断面図である。図１および図２を
参照して、本発明の実施の形態１による半導体装置を説
明する。
【００４３】図２を参照して、本発明の実施の形態１に
よる半導体装置は、第１〜第３の層間絶縁膜１、３、５
ａ〜５ｃと、下層配線２と、エッチングストッパ層４
と、配線７ａ〜７ｄとを備える。第１の層間絶縁膜１
は、半導体基板（図示せず）上に形成されている。下層
配線２は、第１の層間絶縁膜１に形成された配線用の溝
に銅などの金属を埋込むことにより形成されている。第
１の層間絶縁膜１と下層配線２との上に第２の層間絶縁
膜３が形成されている。第２の層間絶縁膜３上にはシリ
コン窒化膜からなるエッチングストッパ層４が形成され
ている。エッチングストッパ層４には開口部８が形成さ
れている。
よる半導体装置は、第１〜第３の層間絶縁膜１、３、５
ａ〜５ｃと、下層配線２と、エッチングストッパ層４
と、配線７ａ〜７ｄとを備える。第１の層間絶縁膜１
は、半導体基板（図示せず）上に形成されている。下層
配線２は、第１の層間絶縁膜１に形成された配線用の溝
に銅などの金属を埋込むことにより形成されている。第
１の層間絶縁膜１と下層配線２との上に第２の層間絶縁
膜３が形成されている。第２の層間絶縁膜３上にはシリ
コン窒化膜からなるエッチングストッパ層４が形成され
ている。エッチングストッパ層４には開口部８が形成さ
れている。
【００４４】この開口部８の平面形状は、図１に示すよ
うに、四角形状をしているが、円形状でもよい。開口部
８の平面形状を円形状にすることにより、開口部８を形
成するためのエッチングの制御をより精度よく行なうこ
とが可能となる。また、開口部８の平面形状を円形状に
することにより、開口部８の内部に形成するバリアメタ
ルのカバレッジを改善する、あるいは開口部８での金属
膜の埋め込みを容易にする、などの効果が得られる。
うに、四角形状をしているが、円形状でもよい。開口部
８の平面形状を円形状にすることにより、開口部８を形
成するためのエッチングの制御をより精度よく行なうこ
とが可能となる。また、開口部８の平面形状を円形状に
することにより、開口部８の内部に形成するバリアメタ
ルのカバレッジを改善する、あるいは開口部８での金属
膜の埋め込みを容易にする、などの効果が得られる。
【００４５】また、開口部８の幅Ｗ２は、下層配線２の
幅Ｗ１よりも大きい。エッチングストッパ層４上には第
３の層間絶縁膜５ａ〜５ｃが形成されている。第３の層
間絶縁膜５ａ〜５ｃに形成された配線用の溝６ａ〜６ｄ
に銅などの金属を埋込むことにより、配線７ａ〜７ｄが
形成されている。そして、配線７ａは、貫通孔９の内部
に形成された銅などの金属膜によって、下層配線２と電
気的に接続している。
幅Ｗ１よりも大きい。エッチングストッパ層４上には第
３の層間絶縁膜５ａ〜５ｃが形成されている。第３の層
間絶縁膜５ａ〜５ｃに形成された配線用の溝６ａ〜６ｄ
に銅などの金属を埋込むことにより、配線７ａ〜７ｄが
形成されている。そして、配線７ａは、貫通孔９の内部
に形成された銅などの金属膜によって、下層配線２と電
気的に接続している。
【００４６】ここで、エッチングストッパ層４の開口部
８の幅Ｗ２を、下層配線２の幅Ｗ１より大きくすること
により、貫通孔９の側壁とエッチングストッパ層４の開
口部８の側壁との間の距離を十分大きくすることができ
る。これにより、半導体装置の製造工程において、エッ
チングストッパ層４の開口部８の位置がずれるような場
合にも、エッチングストッパ層４が貫通孔９を形成する
領域に形成されることを防止できる。このため、貫通孔
９を形成するためのエッチング工程において、エッチン
グストッパ層４の存在に起因して、貫通孔９の平面形状
が所定の形状にならず、貫通孔９の平面積が小さくな
る、あるいは、貫通孔９が開口しないといった問題の発
生を防止できる。これにより、十分な平面積を有する貫
通孔９を形成することができる。このため、貫通孔９の
上記のような不良に起因して、下層配線２と配線７ａと
の間の接続ができず、その結果半導体装置が誤動作する
といったことを防止できる。この結果、高い信頼性を有
する半導体装置を得ることができる。
８の幅Ｗ２を、下層配線２の幅Ｗ１より大きくすること
により、貫通孔９の側壁とエッチングストッパ層４の開
口部８の側壁との間の距離を十分大きくすることができ
る。これにより、半導体装置の製造工程において、エッ
チングストッパ層４の開口部８の位置がずれるような場
合にも、エッチングストッパ層４が貫通孔９を形成する
領域に形成されることを防止できる。このため、貫通孔
９を形成するためのエッチング工程において、エッチン
グストッパ層４の存在に起因して、貫通孔９の平面形状
が所定の形状にならず、貫通孔９の平面積が小さくな
る、あるいは、貫通孔９が開口しないといった問題の発
生を防止できる。これにより、十分な平面積を有する貫
通孔９を形成することができる。このため、貫通孔９の
上記のような不良に起因して、下層配線２と配線７ａと
の間の接続ができず、その結果半導体装置が誤動作する
といったことを防止できる。この結果、高い信頼性を有
する半導体装置を得ることができる。
【００４７】また、このように開口部８が下層配線２の
幅Ｗ１より大きな幅Ｗ２を有することにより、ある程度
エッチングストッパ層４の開口部８の位置がずれるよう
な場合にも、貫通孔９とエッチングストッパ層４との間
の距離を十分大きくすることができる。これにより、貫
通孔９の平面積および平面形状に影響を与えないように
エッチングストッパ層４に開口部８を形成する際の位置
精度の余裕を従来より大きくすることができる。これに
より、より容易に十分な大きさの貫通孔９を形成するこ
とができる。この結果、貫通孔９が開口不良を起こすと
いったことに起因して、半導体装置が動作不良を起こす
という問題の発生をより容易に防止できる。これによ
り、信頼性の高い半導体装置を得ることができる。
幅Ｗ１より大きな幅Ｗ２を有することにより、ある程度
エッチングストッパ層４の開口部８の位置がずれるよう
な場合にも、貫通孔９とエッチングストッパ層４との間
の距離を十分大きくすることができる。これにより、貫
通孔９の平面積および平面形状に影響を与えないように
エッチングストッパ層４に開口部８を形成する際の位置
精度の余裕を従来より大きくすることができる。これに
より、より容易に十分な大きさの貫通孔９を形成するこ
とができる。この結果、貫通孔９が開口不良を起こすと
いったことに起因して、半導体装置が動作不良を起こす
という問題の発生をより容易に防止できる。これによ
り、信頼性の高い半導体装置を得ることができる。
【００４８】また、配線７ａ〜７ｄが埋込まれる溝６ａ
〜６ｄを形成する工程と、第２の層間絶縁膜３に貫通孔
９を形成する工程とを同一のエッチング工程により連続
して行なう場合に、溝６ａ〜６ｄを形成するためのエッ
チング工程でのエッチングストッパとしてエッチングス
トッパ層４を利用できる。また、同時に、貫通孔９を形
成するためのエッチング工程においては、エッチングス
トッパ層４の存在に起因し、貫通孔９の平面積が小さく
なることや貫通孔９の平面形状が所定の形状にならない
といった問題が発生することを防止できる。この結果、
製造工程を簡略化し、かつ、十分な平面積を有する貫通
孔を備える信頼性の高い半導体装置を容易に得ることが
できる。
〜６ｄを形成する工程と、第２の層間絶縁膜３に貫通孔
９を形成する工程とを同一のエッチング工程により連続
して行なう場合に、溝６ａ〜６ｄを形成するためのエッ
チング工程でのエッチングストッパとしてエッチングス
トッパ層４を利用できる。また、同時に、貫通孔９を形
成するためのエッチング工程においては、エッチングス
トッパ層４の存在に起因し、貫通孔９の平面積が小さく
なることや貫通孔９の平面形状が所定の形状にならない
といった問題が発生することを防止できる。この結果、
製造工程を簡略化し、かつ、十分な平面積を有する貫通
孔を備える信頼性の高い半導体装置を容易に得ることが
できる。
【００４９】図３〜６は、図２に示した本発明の実施の
形態１による半導体装置の製造工程を説明するための断
面図である。以下、図３〜６を参照して、本発明の実施
の形態１による半導体装置の製造工程を説明する。
形態１による半導体装置の製造工程を説明するための断
面図である。以下、図３〜６を参照して、本発明の実施
の形態１による半導体装置の製造工程を説明する。
【００５０】まず、図３に示すように、シリコン酸化膜
などからなる第１の層間絶縁膜１の表面に幅Ｗ１の溝を
形成する。この溝にドープトポリシリコンや銅などの金
属からなる導電体を埋込むことにより、下層配線２を形
成する。第１の層間絶縁膜１と下層配線２との上に第２
の層間絶縁膜３を形成する。第２の層間絶縁膜３は、
０．５〜１．５μｍ程度の膜厚を有する。第２の層間絶
縁膜３としては、一般にプラズマＴＥＯＳ膜、プラズマ
ＳｉＯ2 膜が用いられる。しかし最近では、ＳｉＯ2 に
比べて比誘電率の低いフッ素添加ＳｉＯ2 膜、ＳＯＧ
膜、ポリマーも用いられている。このような低誘電率の
材料を用いる場合、ＳｉＯ2 膜と積層されて用いられる
場合もある。このように、比誘電率の低い材料を用いる
ことで配線間の容量を低減することができ、配線のＲＣ
遅延の発生を抑制することができる。
などからなる第１の層間絶縁膜１の表面に幅Ｗ１の溝を
形成する。この溝にドープトポリシリコンや銅などの金
属からなる導電体を埋込むことにより、下層配線２を形
成する。第１の層間絶縁膜１と下層配線２との上に第２
の層間絶縁膜３を形成する。第２の層間絶縁膜３は、
０．５〜１．５μｍ程度の膜厚を有する。第２の層間絶
縁膜３としては、一般にプラズマＴＥＯＳ膜、プラズマ
ＳｉＯ2 膜が用いられる。しかし最近では、ＳｉＯ2 に
比べて比誘電率の低いフッ素添加ＳｉＯ2 膜、ＳＯＧ
膜、ポリマーも用いられている。このような低誘電率の
材料を用いる場合、ＳｉＯ2 膜と積層されて用いられる
場合もある。このように、比誘電率の低い材料を用いる
ことで配線間の容量を低減することができ、配線のＲＣ
遅延の発生を抑制することができる。
【００５１】またこのとき、下層配線２の材料が銅のよ
うに内部に酸化が進行するような材料である場合には、
この下層配線２上に酸化防止膜を形成する必要がある。
この酸化防止膜としてはＳｉＮ膜などの絶縁膜や金属膜
が用いられる。
うに内部に酸化が進行するような材料である場合には、
この下層配線２上に酸化防止膜を形成する必要がある。
この酸化防止膜としてはＳｉＮ膜などの絶縁膜や金属膜
が用いられる。
【００５２】次に、第２の層間絶縁膜３上にエッチング
ストッパ層４を形成する。エッチングストッパ層４とし
てはプラズマＣＶＤ法により形成されたＳｉＮ膜が用い
られる。また、ＳｉＮ以外にＳｉＯＮ、Ａｌ2 Ｏ3 を用
いることもできる。ここで、このようなエッチングスト
ッパ層４に用いられる材料の比誘電率はＳｉＯ2 の比誘
電率より高い値を示す。そこで、この比誘電率を低下さ
せるために、フッ素を含有するＳｉＮ、フッ素を含有す
るＳｉＯＮ、フッ素を含有するＡｌ2 Ｏ3 を用いても良
い。この結果、配線間の容量を低減することができる。
これらの材料の比誘電率を表１に示す。
ストッパ層４を形成する。エッチングストッパ層４とし
てはプラズマＣＶＤ法により形成されたＳｉＮ膜が用い
られる。また、ＳｉＮ以外にＳｉＯＮ、Ａｌ2 Ｏ3 を用
いることもできる。ここで、このようなエッチングスト
ッパ層４に用いられる材料の比誘電率はＳｉＯ2 の比誘
電率より高い値を示す。そこで、この比誘電率を低下さ
せるために、フッ素を含有するＳｉＮ、フッ素を含有す
るＳｉＯＮ、フッ素を含有するＡｌ2 Ｏ3 を用いても良
い。この結果、配線間の容量を低減することができる。
これらの材料の比誘電率を表１に示す。
【００５３】
【表１】
【００５４】エッチングストッパ層４の膜厚は、後述す
る溝６ａ〜６ｄ（図２参照）および貫通孔９（図２参
照）を形成する際のエッチング工程における、このエッ
チングストッパ層４の第２の層間絶縁膜２に対する選択
比によって決まる。たとえば、第２の層間絶縁膜３にプ
ラズマＴＥＯＳ、エッチングストッパ層４にプラズマＳ
ｉＮを用いた場合、エッチングストッパ層４の膜厚は５
０〜２０ｎｍ程度である。この場合のエッチング条件の
例を表２に示す。
る溝６ａ〜６ｄ（図２参照）および貫通孔９（図２参
照）を形成する際のエッチング工程における、このエッ
チングストッパ層４の第２の層間絶縁膜２に対する選択
比によって決まる。たとえば、第２の層間絶縁膜３にプ
ラズマＴＥＯＳ、エッチングストッパ層４にプラズマＳ
ｉＮを用いた場合、エッチングストッパ層４の膜厚は５
０〜２０ｎｍ程度である。この場合のエッチング条件の
例を表２に示す。
【００５５】
【表２】
【００５６】また、層間絶縁膜として用いる各種材料の
エッチング速度を表３に、エッチングストッパ層４に用
いる各種材料のエッチング速度およびプラズマＴＥＯＳ
に対する選択比を表４に示す。
エッチング速度を表３に、エッチングストッパ層４に用
いる各種材料のエッチング速度およびプラズマＴＥＯＳ
に対する選択比を表４に示す。
【００５７】
【表３】
【００５８】
【表４】
【００５９】また、第２の層間絶縁膜３としてポリマー
を用いた場合、エッチングストッパ層４にはプラズマＴ
ＥＯＳ、プラズマＳｉＯ2 、フッ素添加ＳｉＯ2 、ＳＯ
Ｇなどを用いることができる。この場合に、第２の層間
絶縁膜３を構成するポリマーのエッチングガスとしてＡ
ｒ／Ｏ2 を用いれば、エッチングストッパ層４に対する
ポリマーの選択比をほぼ無限大にすることができる。こ
のエッチング工程の条件の例を表５に示す。
を用いた場合、エッチングストッパ層４にはプラズマＴ
ＥＯＳ、プラズマＳｉＯ2 、フッ素添加ＳｉＯ2 、ＳＯ
Ｇなどを用いることができる。この場合に、第２の層間
絶縁膜３を構成するポリマーのエッチングガスとしてＡ
ｒ／Ｏ2 を用いれば、エッチングストッパ層４に対する
ポリマーの選択比をほぼ無限大にすることができる。こ
のエッチング工程の条件の例を表５に示す。
【００６０】
【表５】
【００６１】次に、エッチングストッパ層４に開口部８
を形成する。開口部８の幅Ｗ２は、下層配線２の幅Ｗ１
よりも大きく設定されている。
を形成する。開口部８の幅Ｗ２は、下層配線２の幅Ｗ１
よりも大きく設定されている。
【００６２】このため、貫通孔９とエッチングストッパ
層４との間の距離を十分大きくすることができる。これ
により、この開口部８の形成位置がずれたような場合に
も、エッチングストッパ層４が貫通孔９を形成する領域
に形成されることを防止できる。このため、貫通孔９を
形成するためのエッチング工程において、エッチングス
トッパ層４の存在に起因して貫通孔が所定の形状になら
ず、貫通孔９の平面積が小さくなる、あるいは下層配線
２とのコンタクト面積が小さくなる、あるいは貫通孔９
が開口しないなどの問題の発生を防止できる。
層４との間の距離を十分大きくすることができる。これ
により、この開口部８の形成位置がずれたような場合に
も、エッチングストッパ層４が貫通孔９を形成する領域
に形成されることを防止できる。このため、貫通孔９を
形成するためのエッチング工程において、エッチングス
トッパ層４の存在に起因して貫通孔が所定の形状になら
ず、貫通孔９の平面積が小さくなる、あるいは下層配線
２とのコンタクト面積が小さくなる、あるいは貫通孔９
が開口しないなどの問題の発生を防止できる。
【００６３】また、開口部８の幅Ｗ２を大きくすること
により、ある程度開口部８の形成位置がずれるような場
合にも貫通孔９とエッチングストッパ層４との間の距離
を十分大きくすることができる。このため、開口部８を
形成する際の位置精度の余裕を従来と比べて大きくする
ことができる。
により、ある程度開口部８の形成位置がずれるような場
合にも貫通孔９とエッチングストッパ層４との間の距離
を十分大きくすることができる。このため、開口部８を
形成する際の位置精度の余裕を従来と比べて大きくする
ことができる。
【００６４】ただし、開口部８の幅Ｗ２を大きくしすぎ
ると、隣接する配線７ｂ〜７ｄ（図２参照）のためのエ
ッチングストッパ層４がなくなることになるため、開口
部の８の幅Ｗ２をある程度の大きさ以下にする必要があ
る。たとえば、開口部８の幅Ｗ２は、（配線７ａ〜７ｄ
の間の距離）＋（配線７ａ〜７ｄの配線幅）−２×（マ
ージン）という値を超えて大きくしないようにすること
が必要である。このような考え方に基づいて、要求され
ているコンタクト面積を得るために必要な開口部８の幅
Ｗ２の設定範囲例を表６に示す。
ると、隣接する配線７ｂ〜７ｄ（図２参照）のためのエ
ッチングストッパ層４がなくなることになるため、開口
部の８の幅Ｗ２をある程度の大きさ以下にする必要があ
る。たとえば、開口部８の幅Ｗ２は、（配線７ａ〜７ｄ
の間の距離）＋（配線７ａ〜７ｄの配線幅）−２×（マ
ージン）という値を超えて大きくしないようにすること
が必要である。このような考え方に基づいて、要求され
ているコンタクト面積を得るために必要な開口部８の幅
Ｗ２の設定範囲例を表６に示す。
【００６５】
【表６】
【００６６】次に、図４に示すように、エッチングスト
ッパ層４と開口部８との上に第３の層間絶縁膜５を形成
する。この第３の層間絶縁膜５の膜厚は配線７ａ〜７ｄ
の高さに対応し、その膜厚は０．３〜２．０μｍ程度で
ある。
ッパ層４と開口部８との上に第３の層間絶縁膜５を形成
する。この第３の層間絶縁膜５の膜厚は配線７ａ〜７ｄ
の高さに対応し、その膜厚は０．３〜２．０μｍ程度で
ある。
【００６７】次に、第３の層間絶縁膜５上にレジストパ
ターン（図示せず）を形成する。このレジストパターン
をマスクとして用いて、第３および第２の層間絶縁膜
５、３の一部を除去することにより、図５に示すよう
に、溝６ａ〜６ｄと貫通孔９とを形成する。このよう
に、エッチングストッパ層４に開口部８が形成されてい
る領域では、エッチングが第２の層間絶縁膜３にまで進
行し、貫通孔９を形成する。貫通孔９の底部において
は、下層配線２の表面が露出している。このエッチング
工程においては、貫通孔９が形成されている間も、溝６
ｂ〜６ｄの底部ではエッチングストッパ層４がエッチン
グされ続けている。そして、この際溝６ａ〜６ｄの底部
においてエッチングストッパ層４が除去されてしまわな
いためには、第２および第３の層間絶縁膜３、５のエッ
チングストッパ層４に対する選択比を大きくする必要が
ある。
ターン（図示せず）を形成する。このレジストパターン
をマスクとして用いて、第３および第２の層間絶縁膜
５、３の一部を除去することにより、図５に示すよう
に、溝６ａ〜６ｄと貫通孔９とを形成する。このよう
に、エッチングストッパ層４に開口部８が形成されてい
る領域では、エッチングが第２の層間絶縁膜３にまで進
行し、貫通孔９を形成する。貫通孔９の底部において
は、下層配線２の表面が露出している。このエッチング
工程においては、貫通孔９が形成されている間も、溝６
ｂ〜６ｄの底部ではエッチングストッパ層４がエッチン
グされ続けている。そして、この際溝６ａ〜６ｄの底部
においてエッチングストッパ層４が除去されてしまわな
いためには、第２および第３の層間絶縁膜３、５のエッ
チングストッパ層４に対する選択比を大きくする必要が
ある。
【００６８】また、溝６ａ〜６ｄの幅は配線の用途によ
り異なり、多層配線構造を有する半導体装置において
は、各層毎あるいは同じ層内部においても配線によって
その幅が異なる値となる。通常、半導体装置の製造工程
を考える場合に、同一層の内部において形成される配線
については最も細い配線幅を有するものについて考える
のが現実的である。そして、この配線の最小幅として
は、０．１８〜１μｍ程度の値が用いられる。また、こ
のような配線を形成するための溝のアスペクト比は１〜
２程度である。以後、配線７ａ〜７ｄの幅は上記のよう
な０．１８〜１μｍ程度とした場合について説明する。
り異なり、多層配線構造を有する半導体装置において
は、各層毎あるいは同じ層内部においても配線によって
その幅が異なる値となる。通常、半導体装置の製造工程
を考える場合に、同一層の内部において形成される配線
については最も細い配線幅を有するものについて考える
のが現実的である。そして、この配線の最小幅として
は、０．１８〜１μｍ程度の値が用いられる。また、こ
のような配線を形成するための溝のアスペクト比は１〜
２程度である。以後、配線７ａ〜７ｄの幅は上記のよう
な０．１８〜１μｍ程度とした場合について説明する。
【００６９】次に、図６に示すように、溝６ａ〜６ｄお
よび貫通孔９の内部に配線材料である導電体膜７を形成
する。まず、溝６ａ〜６ｄおよび貫通孔９の内部にバリ
アメタル層としてＴｉＮ、ＷＮ、ＴａＮなど（図示せ
ず）を形成する。次に、このバリアメタル層上に配線材
料として銅を成膜する。
よび貫通孔９の内部に配線材料である導電体膜７を形成
する。まず、溝６ａ〜６ｄおよび貫通孔９の内部にバリ
アメタル層としてＴｉＮ、ＷＮ、ＴａＮなど（図示せ
ず）を形成する。次に、このバリアメタル層上に配線材
料として銅を成膜する。
【００７０】ここで、バリアメタル層の形成方法として
は、ＰＶＤ法（Physical Vapor Deposition 法）とＣＶ
Ｄ法（Chemical Vapor Deposition 法）とが挙げられ
る。ＰＶＤ法としては通常のスパッタ法以外に、基板に
入射する粒子の方向性を改善したコリメーションスパッ
タ、ロングスロースパッタ、ＩＭＰ法（Ionized MetalP
lasma法、たとえばPeijun Ding, et al, VMIC Conferen
ce pp. 87-92 (1997)に開示されている）などを用いて
も良い。また、銅の成膜方法としては、ＰＶＤ法、ＣＶ
Ｄ法およびめっき法が挙げられる。ＰＶＤ法を用いた場
合には、ＰＶＤ法により形成される膜のカバレッジがあ
まり良くないため、一般に溝の内部において空孔などを
形成することなく銅を成膜することは難しい。このた
め、銅の成膜時に基板温度を高くする、銅を成膜した後
高温で銅をリフローさせる、あるいはこれらの方法と方
向性を改善したスパッタとを併用するなどの手法によっ
て、アスペクト比１．５程度の溝まで銅を埋込むことが
できる。
は、ＰＶＤ法（Physical Vapor Deposition 法）とＣＶ
Ｄ法（Chemical Vapor Deposition 法）とが挙げられ
る。ＰＶＤ法としては通常のスパッタ法以外に、基板に
入射する粒子の方向性を改善したコリメーションスパッ
タ、ロングスロースパッタ、ＩＭＰ法（Ionized MetalP
lasma法、たとえばPeijun Ding, et al, VMIC Conferen
ce pp. 87-92 (1997)に開示されている）などを用いて
も良い。また、銅の成膜方法としては、ＰＶＤ法、ＣＶ
Ｄ法およびめっき法が挙げられる。ＰＶＤ法を用いた場
合には、ＰＶＤ法により形成される膜のカバレッジがあ
まり良くないため、一般に溝の内部において空孔などを
形成することなく銅を成膜することは難しい。このた
め、銅の成膜時に基板温度を高くする、銅を成膜した後
高温で銅をリフローさせる、あるいはこれらの方法と方
向性を改善したスパッタとを併用するなどの手法によっ
て、アスペクト比１．５程度の溝まで銅を埋込むことが
できる。
【００７１】一方、ＣＶＤ法およびめっき法を用いた場
合には、良好な埋込特性が得られる。
合には、良好な埋込特性が得られる。
【００７２】ここで、スパッタ法を用いた場合の各種材
料ごとの成膜条件を表７に示す。
料ごとの成膜条件を表７に示す。
【００７３】
【表７】
【００７４】また、ＣＶＤ法を用いた場合の各種材料ご
との成膜条件を表８に示す。
との成膜条件を表８に示す。
【００７５】
【表８】
【００７６】また、めっき法を用いて銅を成膜する際の
条件を表９に示す。
条件を表９に示す。
【００７７】
【表９】
【００７８】ここで、バリアメタル層に要求される性質
としては、良好な密着性および拡散防止能力が挙げられ
る。このような要請を満たす材料としては、上記した材
料以外に、Ｃｒ、Ｔａ、Ｗなどの高融点金属、ＣｒＮ、
ＭｏＮなどの高融点金属の窒化物、ＴｉＳｉＮ、ＷＳｉ
Ｎ、ＴａＳｉＮなどの高融点金属とシリコンの窒化物、
ＴｉＷなどの２種類以上の高融点金属からなる合金、Ｔ
ｉＷＮなどの２種類以上の高融点金属からなる合金の窒
化物を用いてもよい。
としては、良好な密着性および拡散防止能力が挙げられ
る。このような要請を満たす材料としては、上記した材
料以外に、Ｃｒ、Ｔａ、Ｗなどの高融点金属、ＣｒＮ、
ＭｏＮなどの高融点金属の窒化物、ＴｉＳｉＮ、ＷＳｉ
Ｎ、ＴａＳｉＮなどの高融点金属とシリコンの窒化物、
ＴｉＷなどの２種類以上の高融点金属からなる合金、Ｔ
ｉＷＮなどの２種類以上の高融点金属からなる合金の窒
化物を用いてもよい。
【００７９】また、配線７ａ〜７ｄの材料としては、電
気抵抗の低いＣｕ、Ａｇ、Ａｕ、Ａｌ合金（ＡｌＣｕ、
ＡｌＳｉＣｕなど）、耐熱性に優れたドープトポリシリ
コン、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、ＴａＮなどのよう
な高融点金属あるいはその化合物を用いてもよい。ここ
で、高融点金属あるいはその化合物を用いる場合には、
上記したバリアメタル層と同じ材料によって配線７ａ〜
７ｄを形成すると、製造工程数を削減することができ
る。
気抵抗の低いＣｕ、Ａｇ、Ａｕ、Ａｌ合金（ＡｌＣｕ、
ＡｌＳｉＣｕなど）、耐熱性に優れたドープトポリシリ
コン、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、ＴａＮなどのよう
な高融点金属あるいはその化合物を用いてもよい。ここ
で、高融点金属あるいはその化合物を用いる場合には、
上記したバリアメタル層と同じ材料によって配線７ａ〜
７ｄを形成すると、製造工程数を削減することができ
る。
【００８０】次に、導電体膜７のうち、第３の層間絶縁
膜５ａ〜５ｃの上部に形成された部分をＣＭＰ法により
除去する。このようにして、図２に示した構造を得るこ
とができる。ここで、ＣＭＰ法に用いるスラリーとして
は、たとえばロデール社のＱＣＴＴ１０１０とＨ２０２
の混合液を用いることができる。また、このＣＭＰ法に
おいて用いるパッドとしては、ロデール社のＩＣ１００
０／ＳＵＢＡ４００の積層パッドを用いることができ
る。
膜５ａ〜５ｃの上部に形成された部分をＣＭＰ法により
除去する。このようにして、図２に示した構造を得るこ
とができる。ここで、ＣＭＰ法に用いるスラリーとして
は、たとえばロデール社のＱＣＴＴ１０１０とＨ２０２
の混合液を用いることができる。また、このＣＭＰ法に
おいて用いるパッドとしては、ロデール社のＩＣ１００
０／ＳＵＢＡ４００の積層パッドを用いることができ
る。
【００８１】ここで、上記に説明したプロセスを繰返す
ことによってさらに多くの層を有す多層配線構造を形成
することができる。
ことによってさらに多くの層を有す多層配線構造を形成
することができる。
【００８２】このようにして形成した多層配線構造の貫
通孔９におけるビア抵抗の値を従来の半導体装置におけ
る多層配線構造の貫通孔におけるビア抵抗の値とともに
表１０に示す。
通孔９におけるビア抵抗の値を従来の半導体装置におけ
る多層配線構造の貫通孔におけるビア抵抗の値とともに
表１０に示す。
【００８３】
【表１０】
【００８４】図７は、本発明の実施の形態１による半導
体装置の第１の変形例を示す平面図である。図７を参照
して、本発明の実施の形態１による半導体装置の第１の
変形例は、基本的には図１に示した本発明の実施の形態
１による半導体装置と同様の構造を備える。ただし、こ
の図７に示した第１変形例では、配線７ａが下層配線２
の延びる方向に対してほぼ垂直方向に延びるように形成
されている。そのため、図７における線分２００−２０
０での断面は、図８に示すようになる。図８は、図７の
線分２００−２００における断面を示す断面図である。
図８を参照して、本発明の実施の形態１による半導体装
置の第１の変形例は、基本的には図２に示した本発明の
実施の形態１による半導体装置と同様の構造を備える
が、貫通孔９の幅とエッチングストッパ層４の開口部８
の幅Ｗ２とがほぼ同一となっている。これは、この第１
の変形例の製造工程において、貫通孔９を形成するため
のエッチングにおけるエッチングマスクとして、エッチ
ングストッパ層４の開口部８を利用しているためであ
る。このように、開口部８を貫通孔９を形成するための
エッチングにおけるエッチングマスクとして利用するの
で、十分な平面積を有する貫通孔９を容易に形成するこ
とができる。なお、図１および２に示した本発明の実施
の形態１による半導体装置においても、開口部８は貫通
孔９を形成するためのエッチングにおけるエッチングマ
スクとして利用されており、同様の効果を得ている。
体装置の第１の変形例を示す平面図である。図７を参照
して、本発明の実施の形態１による半導体装置の第１の
変形例は、基本的には図１に示した本発明の実施の形態
１による半導体装置と同様の構造を備える。ただし、こ
の図７に示した第１変形例では、配線７ａが下層配線２
の延びる方向に対してほぼ垂直方向に延びるように形成
されている。そのため、図７における線分２００−２０
０での断面は、図８に示すようになる。図８は、図７の
線分２００−２００における断面を示す断面図である。
図８を参照して、本発明の実施の形態１による半導体装
置の第１の変形例は、基本的には図２に示した本発明の
実施の形態１による半導体装置と同様の構造を備える
が、貫通孔９の幅とエッチングストッパ層４の開口部８
の幅Ｗ２とがほぼ同一となっている。これは、この第１
の変形例の製造工程において、貫通孔９を形成するため
のエッチングにおけるエッチングマスクとして、エッチ
ングストッパ層４の開口部８を利用しているためであ
る。このように、開口部８を貫通孔９を形成するための
エッチングにおけるエッチングマスクとして利用するの
で、十分な平面積を有する貫通孔９を容易に形成するこ
とができる。なお、図１および２に示した本発明の実施
の形態１による半導体装置においても、開口部８は貫通
孔９を形成するためのエッチングにおけるエッチングマ
スクとして利用されており、同様の効果を得ている。
【００８５】図９は、本発明の実施の形態１による半導
体装置の第２の変形例を示した断面図である。図９を参
照して、本発明の実施の形態１による半導体装置の第２
の変形例は、基本的には図２に示した本発明の実施の形
態１による半導体装置と同様の構造を備える。ただし、
この図９に示した第２の変形例では、貫通孔９は半導体
基板１０の主表面に形成された導電領域としての不純物
領域１１上に形成されている。そして、エッチングスト
ッパ層４の開口部８の幅Ｗ２が、不純物領域１１の幅Ｗ
６より大きく設定されているので、図２に示した本発明
の実施の形態１による半導体装置と同様の効果を得るこ
とができる。
体装置の第２の変形例を示した断面図である。図９を参
照して、本発明の実施の形態１による半導体装置の第２
の変形例は、基本的には図２に示した本発明の実施の形
態１による半導体装置と同様の構造を備える。ただし、
この図９に示した第２の変形例では、貫通孔９は半導体
基板１０の主表面に形成された導電領域としての不純物
領域１１上に形成されている。そして、エッチングスト
ッパ層４の開口部８の幅Ｗ２が、不純物領域１１の幅Ｗ
６より大きく設定されているので、図２に示した本発明
の実施の形態１による半導体装置と同様の効果を得るこ
とができる。
【００８６】また、図７〜図９に示した本発明の実施の
形態１による半導体装置の第１および第２の変形例は、
基本的に図３〜図６に示した本発明の実施の形態１によ
る半導体装置の製造工程と同様の工程により形成するこ
とができる。
形態１による半導体装置の第１および第２の変形例は、
基本的に図３〜図６に示した本発明の実施の形態１によ
る半導体装置の製造工程と同様の工程により形成するこ
とができる。
【００８７】（実施の形態２）図１０は、本発明の実施
の形態２による半導体装置を示す平面図であり、図１１
は、図１０の線分１００−１００における断面図であ
る。図１０および１１を参照して、本発明の実施の形態
２による半導体装置は、基本的には図１および２に示し
た本発明の実施の形態１による半導体装置と同様の構造
を備える。ただし、図１０および１１に示した本発明の
実施の形態２による半導体装置では、エッチングストッ
パ層４の開口部８の幅Ｗ４を、下層配線２の幅より大き
く、かつ配線７ａの幅Ｗ３よりも大きくしている。
の形態２による半導体装置を示す平面図であり、図１１
は、図１０の線分１００−１００における断面図であ
る。図１０および１１を参照して、本発明の実施の形態
２による半導体装置は、基本的には図１および２に示し
た本発明の実施の形態１による半導体装置と同様の構造
を備える。ただし、図１０および１１に示した本発明の
実施の形態２による半導体装置では、エッチングストッ
パ層４の開口部８の幅Ｗ４を、下層配線２の幅より大き
く、かつ配線７ａの幅Ｗ３よりも大きくしている。
【００８８】これにより、配線７ａを形成するための溝
６ａと貫通孔９とを同じエッチング工程において連続し
て形成する場合には、溝６ａの幅と貫通孔９の幅とがほ
ぼ同じになる。このため、貫通孔９の幅よりも開口部８
の幅Ｗ４は大きくなる。これにより、貫通孔９の側壁と
エッチングストッパ層４の開口部８の側壁との間の距離
を十分大きくすることができる。そのため、開口部８の
形成位置がずれるような場合にも、エッチングストッパ
層４が貫通孔９を形成すべき領域に形成されることを防
止できる。このため、貫通孔９を形成するためのエッチ
ング工程において、エッチングストッパ層４の存在に起
因して、貫通孔９が所定の形状にならず、貫通孔９の平
面積が小さくなる、あるいは貫通孔９が開口しないとい
った問題の発生を防止できる。これにより、十分な平面
積を有する貫通孔９を確実に形成することができる。こ
の結果、高い信頼性を有する半導体装置を得ることがで
きる。
６ａと貫通孔９とを同じエッチング工程において連続し
て形成する場合には、溝６ａの幅と貫通孔９の幅とがほ
ぼ同じになる。このため、貫通孔９の幅よりも開口部８
の幅Ｗ４は大きくなる。これにより、貫通孔９の側壁と
エッチングストッパ層４の開口部８の側壁との間の距離
を十分大きくすることができる。そのため、開口部８の
形成位置がずれるような場合にも、エッチングストッパ
層４が貫通孔９を形成すべき領域に形成されることを防
止できる。このため、貫通孔９を形成するためのエッチ
ング工程において、エッチングストッパ層４の存在に起
因して、貫通孔９が所定の形状にならず、貫通孔９の平
面積が小さくなる、あるいは貫通孔９が開口しないとい
った問題の発生を防止できる。これにより、十分な平面
積を有する貫通孔９を確実に形成することができる。こ
の結果、高い信頼性を有する半導体装置を得ることがで
きる。
【００８９】また、開口部８の幅Ｗ４が配線７ａの幅Ｗ
３よりも大きいので、本発明の実施の形態１と同様に開
口部８を形成する際の位置精度の余裕を従来と比べて大
きくすることができる。この結果、より容易に十分な大
きさの貫通孔９を備える半導体装置を得ることができ
る。
３よりも大きいので、本発明の実施の形態１と同様に開
口部８を形成する際の位置精度の余裕を従来と比べて大
きくすることができる。この結果、より容易に十分な大
きさの貫通孔９を備える半導体装置を得ることができ
る。
【００９０】図１２は、本発明の実施の形態２による半
導体装置の変形例を示した平面図である。また、図１３
は、図１２の線分３００−３００における断面を示した
断面図である。
導体装置の変形例を示した平面図である。また、図１３
は、図１２の線分３００−３００における断面を示した
断面図である。
【００９１】図１２および１３を参照して、本発明の実
施の形態２による半導体装置の変形例は、基本的には図
１０および１１に示した本発明の実施の形態２による半
導体装置と同様の構造を備える。ただし、この図１２お
よび１３に示した本発明の実施の形態２による半導体装
置の変形例では、配線７ａが下層配線２とほぼ直交する
方向に延びるように形成されている。そして、配線７ａ
の幅Ｗ３よりも、開口部８の幅Ｗ４が大きくなるように
設定されているので、図１０および１１に示した本発明
の実施の形態２と同様の効果を得ることができる。
施の形態２による半導体装置の変形例は、基本的には図
１０および１１に示した本発明の実施の形態２による半
導体装置と同様の構造を備える。ただし、この図１２お
よび１３に示した本発明の実施の形態２による半導体装
置の変形例では、配線７ａが下層配線２とほぼ直交する
方向に延びるように形成されている。そして、配線７ａ
の幅Ｗ３よりも、開口部８の幅Ｗ４が大きくなるように
設定されているので、図１０および１１に示した本発明
の実施の形態２と同様の効果を得ることができる。
【００９２】（実施の形態３）図１４は、本発明の実施
の形態３による半導体装置を示す平面図である。図１４
を参照して、本発明の実施の形態３による半導体装置
は、基本的には図７に示した本発明の実施の形態１によ
る半導体装置の第１の変形例と同様の構造を備える。た
だし、この本発明の実施の形態３による半導体装置で
は、下層配線２の幅Ｗ１よりも、エッチングストッパ層
（図示せず）の開口部８の下層配線２の延びる方向とほ
ぼ直交する方向における幅Ｗ２が大きくなるように設定
されているとともに、配線７ａの幅Ｗ３よりも、この配
線７ａの延びる方向とほぼ直交する方向における開口部
８の幅Ｗ４が大きくなるように設定されている。このた
め、この本発明の実施の形態３による半導体装置では、
本発明の実施の形態１による効果と本発明の実施の形態
２による効果との両方の効果を得ることができる。
の形態３による半導体装置を示す平面図である。図１４
を参照して、本発明の実施の形態３による半導体装置
は、基本的には図７に示した本発明の実施の形態１によ
る半導体装置の第１の変形例と同様の構造を備える。た
だし、この本発明の実施の形態３による半導体装置で
は、下層配線２の幅Ｗ１よりも、エッチングストッパ層
（図示せず）の開口部８の下層配線２の延びる方向とほ
ぼ直交する方向における幅Ｗ２が大きくなるように設定
されているとともに、配線７ａの幅Ｗ３よりも、この配
線７ａの延びる方向とほぼ直交する方向における開口部
８の幅Ｗ４が大きくなるように設定されている。このた
め、この本発明の実施の形態３による半導体装置では、
本発明の実施の形態１による効果と本発明の実施の形態
２による効果との両方の効果を得ることができる。
【００９３】ここで、図１４の線分２００−２００にお
ける断面は、図８に示した本発明の実施の形態１による
半導体装置の第１の変形例の断面図と実質的に同一とな
る。また、図１４の線分３００−３００における断面
は、図１３に示した本発明の実施の形態２による半導体
装置の変形例の断面図と実質的に同一となる。
ける断面は、図８に示した本発明の実施の形態１による
半導体装置の第１の変形例の断面図と実質的に同一とな
る。また、図１４の線分３００−３００における断面
は、図１３に示した本発明の実施の形態２による半導体
装置の変形例の断面図と実質的に同一となる。
【００９４】また、本発明の実施の形態３による半導体
装置は、本発明の実施の形態１による半導体装置とほぼ
同様の製造工程によって得ることができる。
装置は、本発明の実施の形態１による半導体装置とほぼ
同様の製造工程によって得ることができる。
【００９５】（実施の形態４）図１５は、本発明の実施
の形態４による半導体装置の平面図である。また、図１
６は、図１５の線分４００−４００における断面図であ
る。
の形態４による半導体装置の平面図である。また、図１
６は、図１５の線分４００−４００における断面図であ
る。
【００９６】図１５を参照して、本発明の実施の形態４
による半導体装置は、基本的には図１に示した本発明の
実施の形態１と同様の構造を備える。ただし、この本発
明の実施の形態４による半導体装置では、配線７ａの幅
Ｗ３が、配線７ａの延びる方向とほぼ垂直方向における
開口部８の幅Ｗ２よりも大きくなるとともに、配線７ａ
が延びる方向に対してほぼ垂直方向およびほぼ平行方向
における開口部８の幅Ｗ２およびＷ５が実質的に同一の
値に設定されている。この結果、開口部８の平面形状
は、ほぼ正方形状となっている。
による半導体装置は、基本的には図１に示した本発明の
実施の形態１と同様の構造を備える。ただし、この本発
明の実施の形態４による半導体装置では、配線７ａの幅
Ｗ３が、配線７ａの延びる方向とほぼ垂直方向における
開口部８の幅Ｗ２よりも大きくなるとともに、配線７ａ
が延びる方向に対してほぼ垂直方向およびほぼ平行方向
における開口部８の幅Ｗ２およびＷ５が実質的に同一の
値に設定されている。この結果、開口部８の平面形状
は、ほぼ正方形状となっている。
【００９７】このため、本発明の実施の形態４による半
導体装置では、配線７ａを、開口部８の全面を覆うよう
に形成できる。これにより、半導体装置の製造工程にお
いて、デュアルダマシン法を用いる場合に、エッチング
ストッパ層４（図１６参照）を貫通孔９（図１６参照）
の形成のためのエッチング工程においてエッチングマス
クとして用いることができる。これにより、開口部８の
平面形状と実質的に同じ平面形状を有する貫通孔９を形
成することが可能となる。この結果、下層配線２の幅Ｗ
１よりも大きい幅Ｗ２を有する貫通孔９を形成すること
ができる。このため、十分な平面積を有する貫通孔９を
容易に形成することができ、その結果、高い信頼性を有
する半導体装置を得ることができる。
導体装置では、配線７ａを、開口部８の全面を覆うよう
に形成できる。これにより、半導体装置の製造工程にお
いて、デュアルダマシン法を用いる場合に、エッチング
ストッパ層４（図１６参照）を貫通孔９（図１６参照）
の形成のためのエッチング工程においてエッチングマス
クとして用いることができる。これにより、開口部８の
平面形状と実質的に同じ平面形状を有する貫通孔９を形
成することが可能となる。この結果、下層配線２の幅Ｗ
１よりも大きい幅Ｗ２を有する貫通孔９を形成すること
ができる。このため、十分な平面積を有する貫通孔９を
容易に形成することができ、その結果、高い信頼性を有
する半導体装置を得ることができる。
【００９８】また、ほぼ正方形状を有する開口部８をエ
ッチングマスクとして用いて、貫通孔９を形成すること
ができるので、貫通孔９の平面形状が長方形状となるよ
うな従来のエッチング工程よりもよりエッチングの制御
精度を向上させることができる。
ッチングマスクとして用いて、貫通孔９を形成すること
ができるので、貫通孔９の平面形状が長方形状となるよ
うな従来のエッチング工程よりもよりエッチングの制御
精度を向上させることができる。
【００９９】また、貫通孔９の平面形状が開口部８の平
面形状と実質的に同一である正方形状となるので、従来
のように半導体装置の製造工程における開口部８の位置
ずれに起因して、貫通孔９の平面形状がさまざまなサイ
ズの長方形となることを防止できる。このため、貫通孔
９の形成のためのエッチング工程の制御をより容易に行
なうことができる。この結果、十分大きな平面積を有す
る貫通孔９を容易に形成することができる。
面形状と実質的に同一である正方形状となるので、従来
のように半導体装置の製造工程における開口部８の位置
ずれに起因して、貫通孔９の平面形状がさまざまなサイ
ズの長方形となることを防止できる。このため、貫通孔
９の形成のためのエッチング工程の制御をより容易に行
なうことができる。この結果、十分大きな平面積を有す
る貫通孔９を容易に形成することができる。
【０１００】図１７は、本発明の実施の形態４による半
導体装置の変形例を示した平面図である。また、図１８
は、図１７の線分５００−５００における断面を示した
断面図である。図１７および１８を参照して、本発明の
実施の形態４による半導体装置の変形例は、基本的には
図１５および１６に示した本発明の実施の形態４による
半導体装置と同様の構造を備える。ただし、この変形例
では、下層配線２の延びる方向に対してほぼ垂直方向に
延びるように配線７ａが形成されている。そして、本発
明の実施の形態４による半導体装置と同様に、配線７ａ
の幅Ｗ３は、配線７ａの延びる方向とほぼ垂直方向にお
ける開口部８の幅Ｗ５よりも大きくなるように設定され
ているので、図１５および１６に示した本発明の実施の
形態４による半導体装置と同様の効果を得ることができ
る。
導体装置の変形例を示した平面図である。また、図１８
は、図１７の線分５００−５００における断面を示した
断面図である。図１７および１８を参照して、本発明の
実施の形態４による半導体装置の変形例は、基本的には
図１５および１６に示した本発明の実施の形態４による
半導体装置と同様の構造を備える。ただし、この変形例
では、下層配線２の延びる方向に対してほぼ垂直方向に
延びるように配線７ａが形成されている。そして、本発
明の実施の形態４による半導体装置と同様に、配線７ａ
の幅Ｗ３は、配線７ａの延びる方向とほぼ垂直方向にお
ける開口部８の幅Ｗ５よりも大きくなるように設定され
ているので、図１５および１６に示した本発明の実施の
形態４による半導体装置と同様の効果を得ることができ
る。
【０１０１】（実施の形態５）図１９は、本発明の実施
の形態５による半導体装置の平面図である。図１９を参
照して、本発明の実施の形態５による半導体装置は、基
本的には図１に示した本発明の実施の形態１による半導
体装置と同様の構造を備える。また、図１９の線分６０
０−６００における断面は、基本的には図２に示した本
発明の実施の形態１による半導体装置の断面と同様であ
る。ただし、この実施の形態５による半導体装置では、
配線７ａの幅Ｗ３よりも、配線７ａが延びる方向とほぼ
垂直方向における開口部８の幅Ｗ２が大きくなるように
設定されるとともに、配線７ａの延びる方向とほぼ平行
方向における開口部８の幅Ｗ５が、配線７ａの幅Ｗ３と
実質的に同一になるように設定されている。このため、
貫通孔９の平面形状はほぼ正方形状となる。
の形態５による半導体装置の平面図である。図１９を参
照して、本発明の実施の形態５による半導体装置は、基
本的には図１に示した本発明の実施の形態１による半導
体装置と同様の構造を備える。また、図１９の線分６０
０−６００における断面は、基本的には図２に示した本
発明の実施の形態１による半導体装置の断面と同様であ
る。ただし、この実施の形態５による半導体装置では、
配線７ａの幅Ｗ３よりも、配線７ａが延びる方向とほぼ
垂直方向における開口部８の幅Ｗ２が大きくなるように
設定されるとともに、配線７ａの延びる方向とほぼ平行
方向における開口部８の幅Ｗ５が、配線７ａの幅Ｗ３と
実質的に同一になるように設定されている。このため、
貫通孔９の平面形状はほぼ正方形状となる。
【０１０２】このため、貫通孔９を形成するためのエッ
チング工程におけるエッチングマスクとしてエッチング
ストッパ層（図示せず）を用いる場合に、図１９に示す
ように貫通孔９の平面形状をほぼ正方形状とすることが
できるので、この貫通孔９を形成するためのエッチング
を、貫通孔９が長方形であるような従来よりも精度よく
制御することが可能となる。
チング工程におけるエッチングマスクとしてエッチング
ストッパ層（図示せず）を用いる場合に、図１９に示す
ように貫通孔９の平面形状をほぼ正方形状とすることが
できるので、この貫通孔９を形成するためのエッチング
を、貫通孔９が長方形であるような従来よりも精度よく
制御することが可能となる。
【０１０３】図２０は、図１９に示した本発明の実施の
形態５による半導体装置の変形例を示した平面図であ
る。図２０を参照して、本発明の実施の形態５による半
導体装置の変形例は、基本的には図１９に示した半導体
装置と同様の構造を備える。また、図２０の線分７００
−７００における断面は、基本的には図８に示した本発
明の実施の形態１による半導体装置の第１の変形例の断
面と同様である。ただし、この変形例では、配線７ａ
が、下層配線２の延びる方向とほぼ垂直方向に延びるよ
うに形成されている。そして、この本発明の実施の形態
５による半導体装置の変形例においても、配線７ａの幅
Ｗ３よりも、配線７ａの延びる方向とほぼ垂直方向にお
ける開口部８の幅Ｗ５が大きくなるように設定されると
ともに、配線７ａが延びる方向とほぼ平行方向における
開口部８の幅Ｗ２が配線７ａの幅Ｗ３とほぼ同一となる
ように設定されているので、貫通孔９の平面形状はほぼ
正方形状となっている。そして、この場合にも、図１９
に示した本発明の実施の形態５による半導体装置と同様
の効果が得られる。
形態５による半導体装置の変形例を示した平面図であ
る。図２０を参照して、本発明の実施の形態５による半
導体装置の変形例は、基本的には図１９に示した半導体
装置と同様の構造を備える。また、図２０の線分７００
−７００における断面は、基本的には図８に示した本発
明の実施の形態１による半導体装置の第１の変形例の断
面と同様である。ただし、この変形例では、配線７ａ
が、下層配線２の延びる方向とほぼ垂直方向に延びるよ
うに形成されている。そして、この本発明の実施の形態
５による半導体装置の変形例においても、配線７ａの幅
Ｗ３よりも、配線７ａの延びる方向とほぼ垂直方向にお
ける開口部８の幅Ｗ５が大きくなるように設定されると
ともに、配線７ａが延びる方向とほぼ平行方向における
開口部８の幅Ｗ２が配線７ａの幅Ｗ３とほぼ同一となる
ように設定されているので、貫通孔９の平面形状はほぼ
正方形状となっている。そして、この場合にも、図１９
に示した本発明の実施の形態５による半導体装置と同様
の効果が得られる。
【０１０４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１０５】
【発明の効果】以上のように、請求項１〜１３に記載の
発明によれば、エッチングストッパ層に形成される開口
部の幅を、エッチングストッパ層より下に形成されてい
る配線などの導電領域の幅よりも大きく形成するので、
多層配線構造を備える半導体装置において、十分な面積
を有するコンタクトホールを備えかつ高い信頼性を有す
る半導体装置を提供することができる。
発明によれば、エッチングストッパ層に形成される開口
部の幅を、エッチングストッパ層より下に形成されてい
る配線などの導電領域の幅よりも大きく形成するので、
多層配線構造を備える半導体装置において、十分な面積
を有するコンタクトホールを備えかつ高い信頼性を有す
る半導体装置を提供することができる。
【図１】 本発明の実施の形態１による半導体装置の平
面図である。
面図である。
【図２】 図１の線分１００−１００における断面図で
ある。
ある。
【図３】 図２に示した本発明の実施の形態１による半
導体装置の製造工程の第１工程を説明するための断面図
である。
導体装置の製造工程の第１工程を説明するための断面図
である。
【図４】 図２に示した本発明の実施の形態１による半
導体装置の製造工程の第２工程を説明するための断面図
である。
導体装置の製造工程の第２工程を説明するための断面図
である。
【図５】 図２に示した本発明の実施の形態１による半
導体装置の製造工程の第３工程を説明するための断面図
である。
導体装置の製造工程の第３工程を説明するための断面図
である。
【図６】 図２に示した本発明の実施の形態１による半
導体装置の製造工程の第４工程を説明するための断面図
である。
導体装置の製造工程の第４工程を説明するための断面図
である。
【図７】 本発明の実施の形態１による半導体装置の第
１の変形例を示した平面図である。
１の変形例を示した平面図である。
【図８】 図７の線分２００−２００における断面図で
ある。
ある。
【図９】 本発明の実施の形態１による半導体装置の第
２の変形例を示した断面図である。
２の変形例を示した断面図である。
【図１０】 本発明の実施の形態２による半導体装置の
平面図である。
平面図である。
【図１１】 図１０の線分１００−１００における断面
図である。
図である。
【図１２】 本発明の実施の形態２による半導体装置の
変形例を示した平面図である。
変形例を示した平面図である。
【図１３】 図１２の線分３００−３００における断面
図である。
図である。
【図１４】 本発明の実施の形態３による半導体装置の
平面図である。
平面図である。
【図１５】 本発明の実施の形態４による半導体装置の
平面図である。
平面図である。
【図１６】 図１５の線分４００−４００における断面
図である。
図である。
【図１７】 本発明の実施の形態４による半導体装置の
変形例を示した平面図である。
変形例を示した平面図である。
【図１８】 図１７の線分５００−５００における断面
図である。
図である。
【図１９】 本発明の実施の形態５による半導体装置の
平面図である。
平面図である。
【図２０】 本発明の実施の形態５による半導体装置の
変形例を示した平面図である。
変形例を示した平面図である。
【図２１】 従来の半導体装置の製造工程の第１工程を
説明するための断面図である。
説明するための断面図である。
【図２２】 従来の半導体装置の製造工程の第２工程を
説明するための断面図である。
説明するための断面図である。
【図２３】 従来の半導体装置の製造工程の第３工程を
説明するための断面図である。
説明するための断面図である。
【図２４】 従来の半導体装置の製造工程の第４工程を
説明するための断面図である。
説明するための断面図である。
【図２５】 従来の半導体装置の製造工程の第５工程を
説明するための断面図である。
説明するための断面図である。
【図２６】 従来の半導体装置の平面図である。
【図２７】 半導体装置の貫通孔の平面積とエッチング
速度との関係を示すグラフである。
速度との関係を示すグラフである。
【符号の説明】 １，３，５ 層間絶縁膜、２ 下層配線、４ エッチン
グストッパ層、６ａ〜６ｄ 溝、７ 導電体膜、７ａ〜
７ｄ 配線、８ エッチングストッパ層の開口部、９
貫通孔、１０ 半導体基板、１１ 不純物領域。
グストッパ層、６ａ〜６ｄ 溝、７ 導電体膜、７ａ〜
７ｄ 配線、８ エッチングストッパ層の開口部、９
貫通孔、１０ 半導体基板、１１ 不純物領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北沢 良幸 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (13)
- 【請求項１】 第１の幅を有する導電領域と、 前記導電領域を露出させる貫通孔が形成され、前記導電
領域上に形成された層間絶縁膜と、 前記貫通孔上に位置する領域に前記第１の幅より大きな
第２の幅を有する開口部が形成され、前記層間絶縁膜上
に形成された被覆膜と、 前記開口部上に位置する領域に形成された配線層と、 前記導電領域と前記配線層とを電気的に接続し、前記貫
通孔の内部に形成された導電体膜とを備える半導体装
置。 - 【請求項２】 前記導電領域が配線層である、請求項１
に記載の半導体装置。 - 【請求項３】 前記導電領域が半導体基板の主表面に形
成されている、請求項１に記載の半導体装置。 - 【請求項４】 前記配線層が、被覆膜上に形成された絶
縁膜中に埋込まれており、前記絶縁膜の上部表面と前記
配線層の上部表面とがほぼ同一平面上にある、請求項１
〜３のいずれか１項に記載の半導体装置。 - 【請求項５】 前記配線層の延びる方向に対してほぼ垂
直方向における前記開口部の幅は、前記配線層の幅より
大きい、請求項１〜４のいずれか１項に記載の半導体装
置。 - 【請求項６】 前記配線層の幅は、前記配線層の延びる
方向に対してほぼ垂直方向における前記開口部の幅より
大きい、請求項１〜４のいずれか１項に記載の半導体装
置。 - 【請求項７】 前記開口部の平面形状がほぼ正方形状で
ある、請求項６に記載の半導体装置。 - 【請求項８】 前記配線層の幅と、前記配線層の延びる
方向に対してほぼ平行方向における前記開口部の幅とが
ほぼ等しい、請求項１〜５のいずれか１項に記載の半導
体装置。 - 【請求項９】 前記配線層の表面には、バリアメタル層
が形成されている、請求項１〜８のいずれか１項に記載
の半導体装置。 - 【請求項１０】 前記バリアメタル層は、高融点金属、
高融点金属の窒化物、高融点金属とシリコンの窒化物、
２種類以上の高融点金属を含む合金、２種類以上の高融
点金属を含む合金の窒化物からなる群から選択される少
なくとも１つを含む、請求項９に記載の半導体装置。 - 【請求項１１】 前記配線層および導電体膜は、Ｃｕ、
Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ａｕ、
Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、Ｔａ、ＴａＮ、ドープト
ポリシリコンからなる群から選択される少なくとも１つ
を含む、請求項１〜１０のいずれか１項に記載の半導体
装置。 - 【請求項１２】 前記被覆膜はＳｉＮ、ＳｉＯＮ、フッ
素を含有するＳｉＮ、フッ素を含有するＳｉＯＮ、Ａｌ
2 Ｏ3 、フッ素を含有するＡｌ2 Ｏ3 から選択される少
なくとも１つを含む、請求項１〜１１のいずれか１項に
記載の半導体装置。 - 【請求項１３】 第１の幅を有する導電領域を形成する
工程と、 前記導電領域上に層間絶縁膜を形成する工程と、 前記層間絶縁膜上に、前記導電領域上に位置する領域に
おいて前記第１の幅より大きい第２の幅を有する開口部
を備える被覆膜を形成する工程と、 前記導電領域上に位置する領域において、前記層間絶縁
膜をエッチングにより除去することにより、前記導電領
域を露出させるように貫通孔を形成する工程と、 前記貫通孔の内部に導電体膜を形成する工程と、 前記導電体膜を介して、前記導電領域と電気的に接続す
る配線層を形成する工程とを備える、半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12478298A JP3798908B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置およびその製造方法 |
| US09/302,290 US6215189B1 (en) | 1998-05-07 | 1999-04-30 | Semiconductor device having interconnect layer and method of manufacturing therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12478298A JP3798908B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317447A true JPH11317447A (ja) | 1999-11-16 |
| JP3798908B2 JP3798908B2 (ja) | 2006-07-19 |
Family
ID=14893993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12478298A Expired - Fee Related JP3798908B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6215189B1 (ja) |
| JP (1) | JP3798908B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063676A3 (en) * | 2001-02-06 | 2003-03-13 | Advanced Micro Devices Inc | A slot via filled dual damascene structure without middle stop layer and method for making the same |
| US6603206B2 (en) | 2001-02-06 | 2003-08-05 | Advanced Micro Devices, Inc. | Slot via filled dual damascene interconnect structure without middle etch stop layer |
| JP2007019493A (ja) * | 2005-06-20 | 2007-01-25 | Qimonda Ag | フラッシュメモリデバイスにおける接点形成方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124201A (en) * | 1998-06-12 | 2000-09-26 | Advanced Micro Devices, Inc. | Method for manufacturing semiconductors with self-aligning vias |
| JP2001196380A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3917355B2 (ja) * | 2000-09-21 | 2007-05-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6576555B2 (en) * | 2001-01-05 | 2003-06-10 | Vanguard International Semiconductor Corp. | Method of making upper conductive line in dual damascene having lower copper lines |
| JP2002252281A (ja) * | 2001-02-27 | 2002-09-06 | Sony Corp | 半導体装置およびその製造方法 |
| US6989603B2 (en) * | 2001-10-02 | 2006-01-24 | Guobiao Zhang | nF-Opening Aiv Structures |
| US6753260B1 (en) * | 2001-10-05 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Composite etching stop in semiconductor process integration |
| KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
| FR2847593A1 (fr) * | 2002-11-26 | 2004-05-28 | St Microelectronics Sa | Procede et dispositif de realisation d'une couche de pentoxyde de tantale sur un materiau porteur, en particulier du niture de titane, et circuit integre incorporant une couche de pentoxyde de tantale |
| US7071097B2 (en) * | 2004-07-09 | 2006-07-04 | International Business Machines Corporation | Method for improved process latitude by elongated via integration |
| US20080304627A1 (en) * | 2007-06-07 | 2008-12-11 | Samsung Electronics Co., Ltd | Communication terminal apparatus and signal processing method thereof |
| US9245792B2 (en) * | 2008-07-25 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming interconnect structures |
| US8759234B2 (en) | 2011-10-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deposited material and method of formation |
| US9230854B2 (en) | 2013-04-08 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US8962479B2 (en) | 2013-05-10 | 2015-02-24 | International Business Machines Corporation | Interconnect structures containing nitrided metallic residues |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| JPH09172067A (ja) | 1995-10-16 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6008117A (en) * | 1996-03-29 | 1999-12-28 | Texas Instruments Incorporated | Method of forming diffusion barriers encapsulating copper |
| US5783485A (en) * | 1996-07-19 | 1998-07-21 | Motorola, Inc. | Process for fabricating a metallized interconnect |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| US6017817A (en) * | 1999-05-10 | 2000-01-25 | United Microelectronics Corp. | Method of fabricating dual damascene |
| US6040243A (en) * | 1999-09-20 | 2000-03-21 | Chartered Semiconductor Manufacturing Ltd. | Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion |
-
1998
- 1998-05-07 JP JP12478298A patent/JP3798908B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-30 US US09/302,290 patent/US6215189B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063676A3 (en) * | 2001-02-06 | 2003-03-13 | Advanced Micro Devices Inc | A slot via filled dual damascene structure without middle stop layer and method for making the same |
| US6603206B2 (en) | 2001-02-06 | 2003-08-05 | Advanced Micro Devices, Inc. | Slot via filled dual damascene interconnect structure without middle etch stop layer |
| JP2007019493A (ja) * | 2005-06-20 | 2007-01-25 | Qimonda Ag | フラッシュメモリデバイスにおける接点形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3798908B2 (ja) | 2006-07-19 |
| US6215189B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8034707B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US7598616B2 (en) | Interconnect structure | |
| US8765604B2 (en) | Interconnection structure for an integrated circuit | |
| JPH11317447A (ja) | 半導体装置およびその製造方法 | |
| US7224063B2 (en) | Dual-damascene metallization interconnection | |
| JPH09306988A (ja) | 多層配線の形成方法 | |
| US6893961B2 (en) | Methods for making metallization structures for semiconductor device interconnects | |
| KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US8026606B2 (en) | Interconnect layers without electromigration | |
| JP2000208616A (ja) | 半導体装置の製造方法 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| US20080296772A1 (en) | Semicondutor device | |
| US7154181B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20010035584A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20040248400A1 (en) | Composite low-k dielectric structure | |
| JP5334434B2 (ja) | 半導体装置の製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH11317451A (ja) | 半導体装置およびその製造方法 | |
| US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| JP2001118923A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| US7517799B2 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
| KR20050073890A (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
| JP2003209166A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |