JP5334434B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5334434B2 JP5334434B2 JP2008072707A JP2008072707A JP5334434B2 JP 5334434 B2 JP5334434 B2 JP 5334434B2 JP 2008072707 A JP2008072707 A JP 2008072707A JP 2008072707 A JP2008072707 A JP 2008072707A JP 5334434 B2 JP5334434 B2 JP 5334434B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cap
- wiring
- air gap
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
まず、図16(a)に示すように、半導体基板1の表面に層間絶縁膜2および配線間絶縁膜3を堆積した後、フォトリソグラフィーおよびドライエッチングにより、層間絶縁膜2および配線間絶縁膜3積層膜の上部に配線溝4を形成する。
次に、図16(d)に示すように、配線間絶縁膜3およびキャップ膜8の表面における所定の位置にレジストパターン9を形成する。レジストパターン9を形成する目的については後に詳しく説明する。
次に、図17(b)に示すように、配線間絶縁膜3およびキャップ膜8の表面に、段差被覆性の低い条件で層間絶縁膜11を堆積する。これにより、ギャップ10の上部が層間絶縁膜11により閉じられ、下層配線7の間にエアギャップ12が形成される。
第1の理由は、「凹凸の発生の防止」である。下層配線7の間隔が狭い場合には、層間絶縁膜11によりギャップ10の上部が完全にふさがれ、良好な形状のエアギャップ12を形成することができる。ところが、下層配線7の間隔が広い場合には、層間絶縁膜11を堆積してもギャップ10の上部が閉じずに、大きな凹凸が発生してしまう。このような凹凸が半導体装置内に形成されると、フォトリソグラフィーにおける寸法制御性が低下し、例えば、配線の幅が設計よりも広くなったり細くなったりする。この現象は、半導体装置の歩留まりや信頼性を低下させるため、下層配線7の間隔が広い場合には、その領域にレジストパターン9を形成して、ギャップ10が形成されるのを防止することが必要である。
従来の技術では、ギャップ10を形成するために、キャップ膜8およびレジストパターン9をマスクとして層間絶縁膜2および配線間絶縁膜3の一部をエッチングしている。しかしながら、キャップ膜8と層間絶縁膜2および配線間絶縁膜3の選択比は有限であるので、このエッチングの際に、キャップ膜8の薄膜化もしくは消失を避けることができない。
(1)Cu膜6との密着性
(2)Cu膜6中のCu原子に対するバリア性
(3)層間絶縁膜11中のSi原子やO原子に対するバリア性
が損なわれ、半導体装置の歩留りや信頼性が低下するという課題がある。
また、前記第1のキャップ膜および前記第2のキャップ膜の材料が異なることを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
また、前記ライナー膜がSiC膜、SiCO膜、SiCN膜、SiC膜、SiN膜、SiON膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
また、前記配線が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記第1のキャップ膜および第2のキャップ膜がそれぞれCo膜、Co合金膜、Ni膜、Ni合金膜、W膜、W合金膜、Cu合金膜のいずれかであることを特徴とする。
さらに、本発明の半導体装置は、1または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第1の絶縁膜と、前記第1の絶縁膜の上部に形成される配線と、前記配線の表面に選択的に形成されるキャップ層と、前記第1の絶縁膜および前記配線ならびに前記キャップ層の上部に形成される第2の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有し、前記エアギャップを含むエアギャップ形成領域の前記キャップ層は少なくとも第2のキャップ膜を含み、エアギャップ形成領域外のエアギャップ非形成領域の前記キャップ層は第1のキャップ膜を少なくとも含むことを特徴とする。
また、前記エアギャップ非形成領域の前記キャップ層の前記第1のキャップ膜上に前記第2のキャップ膜が積層されることを特徴とする。
また、前記第1のキャップ膜と前記第2のキャップ膜とが同一の材料であることを特徴とする。
また、前記エアギャップ非形成領域にライナー膜が形成されていることを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
また、前記ライナー膜がSiC膜、SiCO膜、SiCN膜、SiC膜、SiN膜、SiON膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
また、前記第1のキャップ膜および第2のキャップ膜がそれぞれCo膜、Co合金膜、Ni膜、Ni合金膜、W膜、W合金膜、Cu合金膜のいずれかであることを特徴とする。
以上により、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高くすることができる。
以下、本発明の第1の実施例について、図1,図2,図3を参照しながら説明する。図1は第1の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図2は第1の実施例における半導体装置の製造方法を説明する工程断面図、図3は第1の実施例における第2のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図である。
最後に、図2(d)に示すように、配線間絶縁膜114の表面、ビアホール115の内部および配線溝116の内部にバリア膜117およびCu膜118を堆積後、配線溝116からはみ出したバリア膜117およびCu膜118をCMPにより除去し、ビア119および上層配線120を形成する。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)配線の表面にはキャップ膜が選択的に堆積されている。
このように、ギャップ形成後に配線上に第2のキャップ膜を堆積することにより、エアギャップに隣接する配線において第1のキャップ膜が薄くなっても、第2のキャップ膜により第1のキャップ膜と第2のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
(1)Cu膜106との密着性
(2)Cu膜106中のCu原子に対するバリア性
(3)層間絶縁膜112中のSi原子やO原子に対するバリア性
を確保することができ、良好な歩留りや信頼性を有する半導体装置を製造することが可能となる。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)配線の表面にはキャップ膜が選択的に堆積されている。
(3)エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
このように、ギャップ形成後に配線上に第2のキャップ膜を堆積することにより、エアギャップに隣接する配線において第1のキャップ膜が薄くなっても、第2のキャップ膜により第1のキャップ膜と第2のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
(第2の実施例)
以下、本発明の第2の実施例について、図4,図5,図6を参照しながら説明する。なお、説明は、本実施例が第1の実施例と異なっている部分のみとし、第1の実施例と同様の部分の説明は省略する。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)配線の表面にはキャップ膜が選択的に堆積されている。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)配線の表面にはキャップ膜が選択的に堆積されている。
のような構造的特徴を有している。さらに、本実施例では、
(4)エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
以上のように、エアギャップに隣接する配線において、ギャップ形成の際に第1のエアキャップが除去されたとしても、露出した銅膜上に第2のキャップ膜を形成してキャップ膜の厚さを適切に保つことができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
(第3の実施例)
以下、本発明の第3の実施例について、図7,図8,図9を参照しながら説明する。なお、説明は、本実施例が第1の実施例と異なっている部分のみとし、第1の実施例と同様の部分の詳細な説明は省略する。
まず、図7(a)に示すように、半導体基板101の表面に層間絶縁膜102および配線間絶縁膜103を堆積した後、層間絶縁膜102および配線間絶縁膜103の積層層の内部に配線溝104を形成する。次に、図7(b)に示すように、配線間絶縁膜103の表面および配線溝104の内部にバリア膜105およびCu膜106を堆積後、配線溝104からはみ出したバリア膜105およびCu膜106をCMPにより除去すると、下層配線107が形成される。次に、図7(c)に示すように、Cu膜106の表面に第1のキャップ膜108を選択的に成長させる。本実施例では、第1のキャップ膜108として、厚さ15nmのCoWP膜を使用している。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)配線の表面にはキャップ膜が選択的に堆積されている。
(4)エアギャップの近くのエアギャップ形成領域のキャップ膜は積層膜であり、ライナー膜で被覆されていない。
のような構造的特徴を有している。さらに、本実施例では、
(5)エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
とすることもできる。
(第4の実施例)
以下、本発明の第4の実施例について、図10,図11を参照しながら説明する。なお、説明は、本実施例が第3の実施例と異なっている部分のみとし、第3の実施例と同様の部分の詳細な説明は省略する。
(1)配線と配線の間の一部にエアギャップが形成されている。
(2)エアギャップから離れたエアギャップ非形成領域の下層配線は、キャップ膜でなくライナー膜で被覆されている。
のような構造的特徴を有している。
(第5の実施例)
以下、本発明の第5の実施例について、図12、図13を参照しながら説明する。図12は第5の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図13は第5の実施例における半導体装置の製造方法を説明する工程断面図である。
以下、本発明の第6の実施例について、図14、図15を参照しながら説明する。図14は第6の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図15は第6の実施例における半導体装置の製造方法を説明する工程断面図である。なお、説明は、本実施例が第2の実施例と異なっている部分のみとし、第2の実施例と同様の部分の説明は省略する。
次に、図14(d)に示すように、リソグラフィーにより、配線間絶縁膜103および第1のキャップ膜108の表面にレジストパターン109を形成する。
2 層間絶縁膜
3 配線間絶縁膜
4 配線溝
5 バリア膜
6 Cu膜
7 下層配線
8 キャップ膜
9 レジストパターン
10 ギャップ
11 層間絶縁膜
12 エアギャップ
13 配線間絶縁膜
14 ビアホール
15 配線溝
16 バリア膜
17 Cu膜
18 ビア
19 上層配線
101 半導体基板
102 層間絶縁膜
103 配線間絶縁膜
104 配線溝
105 バリア膜
106 Cu膜
107 下層配線
108 第1のキャップ膜
109 レジストパターン
110 ギャップ
111 第2のキャップ膜
112 層間絶縁膜
113 エアギャップ
114 配線間絶縁膜
115 ビアホール
116 配線溝
117 バリア膜
118 Cu膜
119 ビア
120 上層配線
121 ライナー膜
122 キャップ膜
123 ウェッティング膜
Claims (5)
- 1または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第1のキャップ膜を形成する工程と、
前記第1の絶縁膜および前記第1のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第1のキャップ膜の一部および前記第1の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記第1のキャップ膜上に第2のキャップ膜を形成する工程と、
前記ギャップおよび前記第1のキャップ膜ならびに前記第2のキャップ膜の上に第2の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有し、
前記第1のキャップ膜および前記第2のキャップ膜の材料は同一であり、かつCo膜、Co合金膜、Ni膜、Ni合金膜、W膜、W合金膜、Cu合金膜のいずれかであり、
前記配線が銅膜もしくは銅合金膜を含む
ことを特徴とする半導体装置の製造方法。 - 前記第1の絶縁膜がSiO2膜、SiOC膜、SiOF膜、BCB膜、SiLK膜のいずれかであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1のキャップ膜を形成する工程において、前記第1のキャップ膜は前記配線上に選択的に形成され、
前記第2のキャップ膜を形成する工程において、前記第2のキャップ膜は前記エアギャップ形成領域の前記第1のキャップ膜上に選択的に形成されることを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記エアギャップ形成領域における前記第1のキャップ膜と前記第2のキャップ膜の合計膜厚は、前記エアギャップ非形成領域における前記第1のキャップ膜の膜厚よりも厚いことを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。
- 前記エアギャップを形成する工程の後に、
前記第2の絶縁膜の上に第3の絶縁膜を形成する工程と、
前記第2の絶縁膜および前記第3の絶縁膜に前記配線に接続するビアと上層配線を形成する工程をさらに備えたことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072707A JP5334434B2 (ja) | 2007-06-04 | 2008-03-21 | 半導体装置の製造方法 |
US12/131,968 US8084352B2 (en) | 2007-06-04 | 2008-06-03 | Method of manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148401 | 2007-06-04 | ||
JP2007148401 | 2007-06-04 | ||
JP2008072707A JP5334434B2 (ja) | 2007-06-04 | 2008-03-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009016790A JP2009016790A (ja) | 2009-01-22 |
JP5334434B2 true JP5334434B2 (ja) | 2013-11-06 |
Family
ID=40357280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072707A Active JP5334434B2 (ja) | 2007-06-04 | 2008-03-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5334434B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101926610B1 (ko) | 2012-09-06 | 2018-12-07 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
JP6329199B2 (ja) | 2016-03-30 | 2018-05-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6318188B2 (ja) | 2016-03-30 | 2018-04-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP2017220642A (ja) | 2016-06-10 | 2017-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163266A (ja) * | 2001-11-28 | 2003-06-06 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2004193431A (ja) * | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4068868B2 (ja) * | 2002-03-29 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4106048B2 (ja) * | 2004-10-25 | 2008-06-25 | 松下電器産業株式会社 | 半導体装置の製造方法及び半導体装置 |
JP4956919B2 (ja) * | 2005-06-08 | 2012-06-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2008294335A (ja) * | 2007-05-28 | 2008-12-04 | Panasonic Corp | 半導体装置の製造方法 |
-
2008
- 2008-03-21 JP JP2008072707A patent/JP5334434B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009016790A (ja) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8084352B2 (en) | Method of manufacturing semiconductor device | |
US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
JP5385610B2 (ja) | 相互接続構造体の形成方法 | |
US8765604B2 (en) | Interconnection structure for an integrated circuit | |
US7268434B2 (en) | Semiconductor device and method of manufacturing the same | |
US20080299763A1 (en) | Method for fabricating semiconductor device | |
KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2004064046A (ja) | 半導体装置及びその製造方法 | |
JP2011511469A (ja) | 高い漏れ抵抗を有する相互接続構造体 | |
JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
KR102539779B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
JP2009135139A (ja) | 半導体装置及びその製造方法 | |
JPH11317447A (ja) | 半導体装置およびその製造方法 | |
JP5334434B2 (ja) | 半導体装置の製造方法 | |
KR100752971B1 (ko) | 배선 구조 및 그 형성 방법 | |
JP4558272B2 (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004014901A (ja) | 半導体装置とその製造方法 | |
JP4646591B2 (ja) | 半導体装置及びその製造方法 | |
JP2004247337A (ja) | 半導体装置及びその製造方法 | |
KR100889555B1 (ko) | 반도체 소자의 인덕터 제조방법 | |
JP2009146958A (ja) | 半導体装置及びその製造方法 | |
JP2006294941A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5334434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |