JP2004014901A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2004014901A
JP2004014901A JP2002168187A JP2002168187A JP2004014901A JP 2004014901 A JP2004014901 A JP 2004014901A JP 2002168187 A JP2002168187 A JP 2002168187A JP 2002168187 A JP2002168187 A JP 2002168187A JP 2004014901 A JP2004014901 A JP 2004014901A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002168187A
Other languages
English (en)
Other versions
JP4340729B2 (ja
Inventor
Toshiyuki Otsuka
大塚　敏志
Shunichi Fukuyama
福山　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002168187A priority Critical patent/JP4340729B2/ja
Priority to TW092101388A priority patent/TWI223430B/zh
Priority to US10/350,219 priority patent/US8188602B2/en
Priority to KR1020030009611A priority patent/KR100887118B1/ko
Priority to CNB031063381A priority patent/CN100452387C/zh
Publication of JP2004014901A publication Critical patent/JP2004014901A/ja
Application granted granted Critical
Publication of JP4340729B2 publication Critical patent/JP4340729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅配線と有機絶縁樹脂層とを用い、かつ剥離の生じ難い半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、多数の半導体素子を形成した半導体基板と、前記半導体基板の上方に形成され、第１配線用凹部を有する第１層間絶縁膜と、前記第１配線用凹部に埋め込まれた第１銅配線と、前記第１銅配線、第１層間絶縁膜上に形成された銅拡散防止層、その上に形成された酸化膜、その上に形成された有機絶縁樹脂層を含み、第２配線用凹部を有する絶縁膜と、前記第２配線用凹部に埋め込まれた第２銅配線と、を有する。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】本発明は、半導体装置とその製造方法に関し、特に多層配線を有する半導体装置とその製造方法に関する。
【０００２】
【関連技術】
大規模集積回路は、ますます集積度、動作速度が向上している。集積度の向上と共に、集積回路を構成するトランジスタ等の半導体素子は小型化されている。小型化により、半導体素子の動作速度は向上する。配線の遅延時間が大規模集積回路の動作速度を律速するようになっている。配線の遅延時間は、配線抵抗と配線容量に依存する。配線抵抗と配線容量の低減が求められている。
【０００３】
配線抵抗の低抵抗化は、配線の主材料をＡｌから、さらに低抵抗率のＣｕへ変更することで達成されており、これ以上の低抵抗化は現実的には困難である。
微細化の進行により、半導体の１チップに搭載される半導体素子の数は増加している。これら多数の半導体素子を結線するために、配線は増加している。電源を供給するための電源配線や、信号を伝達するための信号配線の増加により、配線層数も増加している。配線の高密度化により配線容量は増加してしまうことになる。
【０００４】
配線の遅延時間を短縮するためには、配線容量を低減することが要求される。従来のＣｕ配線では、層間絶縁膜として酸化シリコンもしくはＦを添加したシリケートガラス（ＦＳＧ）等を使用していた。配線容量を低減するために、より比誘電率の低い材料を用いて層間絶縁膜を形成することが望まれる。
【０００５】
配線容量を低減するための層間絶縁膜の材料として、低比誘電率の有機絶縁材料が提案されている。有機絶縁材料の１例であるＳｉＬＫ（登録商標）は、２．６５の比誘電率を有し、比誘電率４．２のＳｉＯ２と比べると、約４０％程度の容量低減が可能となる。
【０００６】
有機絶縁材料は、液体状態で塗布した後、例えば４００℃程度の温度で加熱処理することが要求される。ところで、有機絶縁材料は一般的に大きな熱膨張率を有する。ＳｉＯ２の熱膨張率が０．６ｐｐｍ程度であるのに対し、ＳｉＬＫの熱膨張率は約６９ｐｐｍである。膜形成のために加熱処理をし、室温に戻すと大きな引張り応力が発生することになる。
【０００７】
図５は、有機絶縁材料で形成された層間絶縁膜を有する大規模集積回路の構成例を示す。シリコン基板１０の表面には、素子分離用のトレンチが形成され、酸化シリコン等の絶縁物が埋め込まれてシャロートレンチアイソレーション（ＳＴＩ）１１が形成されている。ＳＴＩで画定された活性領域表面上に、ＭＯＳトランジスタのゲートＧが形成され、トランジスタを構成する。なお、シリコン基板１０には必要なイオン注入等がされる。
【０００８】
半導体基板１０の表面上に、例えばホスホシリケートガラス（ＰＳＧ）等の酸化シリコン系絶縁層１８が形成され、コンタクトホールが形成されて導電材が詰め込まれ、導電性プラグ１９が形成される。表面を平坦化した後、例えば厚さ約５０ｎｍのＳＩＣ層２０、厚さ約４５０ｎｍのＳｉＬＫ層２２、厚さ約５０ｎｍのＳｉＣ層２３が積層され、第１層間絶縁膜を構成する。この層間絶縁膜に配線用トレンチ、下層配線との接続用ビア孔が形成され、銅を主材料とする第１配線層２９が埋め込まれる。
【０００９】
表面を平坦化した後、前述と同様のＳｉＣ層３０、ＳｉＬＫ層３２、ＳｉＣ層３３が形成され、第２層間絶縁膜が形成される。第２層間絶縁膜内に配線用トレンチ、接続用ビア孔が形成され、銅を主材料とする第２配線層３９が埋め込まれる。同様、ＳｉＣ層４０、ＳｉＬＫ層４２、ＳｉＣ層４３の積層により第３層間絶縁膜が形成され、第３配線層４９が埋め込まれる。さらに、ＳｉＣ層５０、ＳｉＬＫ層５２、ＳｉＣ層５３の積層により第４層間絶縁膜が形成され、第４配線層５９が埋め込まれる。配線層の表面には銅拡散防止層としてＳｉＣ層６０が形成される。
【００１０】
このような構成とした場合、層間絶縁膜の下層である銅拡散防止用ＳｉＣ層２０、３０、４０、５０とその上の有機絶縁樹脂層２２、３２、４２、５２との間に剥離が生じ易くなる。配線層の数を増加すると、剥離もさらに生じ易くなる。
【００１１】
なお、ハードマスク層として用いたＳｉＣ層とその下の有機絶縁樹脂層との間には剥離は生じない。ＳｉＣ層をプラズマＣＶＤで形成する際、有機絶縁樹脂層表面がプラズマに曝されるため、表面が改質されるものと考えられる。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、銅配線と有機絶縁樹脂層とを用い、かつ剥離の生じ難い半導体装置およびその製造方法を提供することである。
【００１３】
本発明の他の目的は、多層配線を有し、かつ高速動作を実現することのできる信頼性の高い半導体装置及びその製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の１観点によれば、多数の半導体素子を形成した半導体基板と、前記半導体基板の上方に形成され、第１配線用凹部を有する第１層間絶縁膜と、前記第１配線用凹部に埋め込まれた第１銅配線と、前記第１銅配線、第１層間絶縁膜上に形成された銅拡散防止層、その上に形成された酸化膜、その上に形成された有機絶縁樹脂層を含み、第２配線用凹部を有する絶縁膜と、前記第２配線用凹部に埋め込まれた第２銅配線と、を有する半導体装置が提供される。
【００１５】
本発明の他の観点によれば、（Ａ）多数の半導体素子を形成した半導体基板上方に第１層間絶縁膜を形成する工程と、（Ｂ）前記第１層間絶縁膜に第１配線用凹部を形成する工程と、（Ｃ）前記第１配線用凹部に第１銅配線を埋め込む工程と、（Ｄ）前記第１銅配線を覆って、前記第１層間絶縁膜上に、銅拡散防止層、第１の酸化膜、有機絶縁樹脂層をこの順序で含む第２層間絶縁膜を形成する工程と、（Ｅ）前記第２層間絶縁膜に第２配線用凹部を形成する工程と、（Ｆ）前記第２配線用凹部に第２銅配線を埋め込む工程と、を含む半導体装置の製造方法が提供される。
【００１６】
酸化膜は、銅拡散防止層と有機絶縁樹脂層との間で密着層の機能を果たす。酸化膜の存在により、剥離が生じ難くなる。酸化膜は、比誘電率が高いので厚くすると配線容量の増大を招く。酸化膜の厚さは、５〜２００ｎｍとすることが好ましい。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１（Ａ）に示すように、シリコン基板１０の表面に素子分離用トレンチを形成し、酸化シリコン等の絶縁物を生め込んでシャロートレンチアイソレーション（ＳＴＩ）１１を形成する。なお、必要に応じてＳＴＩ形成の前又は後にイオン注入を行ない、シリコン基板１０表面に所望のウエル領域を形成する。
【００１８】
シリコン基板１０表面にゲート酸化膜１４、多結晶ゲート電極１５、シリサイド電極１６の積層からなる絶縁ゲート電極を作成する。絶縁ゲート電極の両側壁には、酸化シリコン等のサイドウォールスペーサ１７が形成される。ゲート電極Ｇの両側には、サイドウォールスペーサ１７の作成前後に所望のイオン注入が行われ、エクステンション付のソース／ドレイン領域が形成される。ｎチャネルトランジスタとｐチャネルトランジスタとを作り分けることによりＣＭＯＳトランジスタ構造が形成される。
【００１９】
トランジスタ構造を形成した後、シリコン基板１０表面にホスホシリケートガラス（ＰＳＧ）１８がＣＶＤにより形成され、表面が平坦化される。ＰＳＧ層１８を貫通してコンタクトホールが形成され、ＴｉＮのバリア層とＣＶＤによるＷ層からなる導電性プラグ１９が埋め込まれる。ＰＳＧ層１８表面上の不要な導電層は化学機械研磨（ＣＭＰ）等により除去される。
【００２０】
なお、半導体素子、引出電極の形成は、公知の方法のいずれを用いてもよい。たとえば、ＳＴＩに代え局所酸化（ＬＯＣＯＳ）により素子分離領域を形成してもよい。トランジスタにポケット領域を形成してもよい。ＰＳＧの代りに、他の酸化膜等を用いてもよい。バリアメタル層は、Ｔｉ層とＴｉＮ層、ＴａＮ層等の積層等としてもよい。導電性プラグは、シリコン等で作成してもよい。
【００２１】
導電性プラグ１９を形成した後、導電性プラグ１９を覆うように、ＰＳＧ層１８表面上に厚さ約３０ｎｍのＳｉＣ層２０を形成する。ＳｉＣ層２０の形成は、ソースガスとしてＳｉ（ＣＨ３）４５００ｓｃｃｍ、ＣＯ２２５００ｓｃｃｍを流し、圧力１．８ｔｏｒｒ、基板温度４００℃の条件でプラズマＣＶＤにより行う。
【００２２】
ＳｉＣ層２０を形成した後、その上に密着層として厚さ約２０ｎｍのＳｉＯ２層２１を形成する。
ＳｉＯ２層２１は、例えばソースガスとしてＳｉＨ４３２ｓｃｃｍ、Ｎ２Ｏ４８０ｓｃｃｍ、Ｎ２４５００ｓｃｃｍを流し、ＲＦ電極３２０Ｗ、圧力４．５ｔｏｒｒの元、基板温度４００℃のプラズマＣＶＤを行うことにより成長する。酸化膜をスパッタリング等他の方法で形成してもよい。酸化膜をＳｉＣ層と有機絶縁樹脂層との間に挿入することにより密着性が向上する。
【００２３】
ＳｉＣ層の表面は、疎水性であるが、酸化膜の表面は親水性となる。表面にＯＨボンドが形成されることなどにより親水性となり、密着性が増加するものと考えられる。ＳｉＣ層２０、ＳｉＯ２層２１は、半導体素子の保護層、エッチストッパ層等の機能を果たす。
【００２４】
ＳｉＯ２層２１を形成した後、その上に有機絶縁樹脂層２２を形成する。例えば、ＳｉＬＫ（登録商標）を用い、厚さ約４５０ｎｍの有機絶縁樹脂層２２を形成する。有機絶縁樹脂層は、例えばスピンコートにより有機絶縁樹脂液を塗布し、３２０℃、９０秒間のベーキングを行なって溶剤を蒸発させて安定化し、その後４００℃、３０分間の硬化処理をＮ２雰囲気中で行なうことにより形成する。硬化処理により、Ｃの３重結合がベンゼン環に変化し、化学的に安定化する。
【００２５】
有機絶縁樹脂層として、ＳｉＬＫ以外の材料、たとえばフレア（登録商標）を用いることもできる。膜形成方法は、上述同様スピン塗布とその後の加熱処理による。
【００２６】
有機絶縁樹脂層２２の上に、プラズマＣＶＤにより厚さ約５０ｎｍのＳｉＣ層２３、厚さ約１００ｎｍのＳｉＯ２層２４をデュアルハードマスク層として形成する。ＳｉＣ層２３の成長条件は、ＳｉＣ層２０の成長条件と同様である。ＳｉＯ２層２４の成長条件は、ＳｉＯ２層２１の成長条件より堆積速度を上げて、例えばソースガスとしてＳｉＨ４１３０ｓｃｃｍ、Ｎ２Ｏ６３６ｓｃｃｍ、Ｎ２２０００ｓｃｃｍを流し、ＲＦ電力４５５Ｗ、圧力５ｔｏｒｒ、基板温度４００℃で行う。
【００２７】
図１（Ｂ）に示すように、ＳｉＯ２層２４の上にホトレジスト層を塗布し、露光現像してホトレジストパターンＰＲ１を形成する。このホトレジストパターンＰＲ１は、配線パターンに対応する開口を有している。ホトレジストパターンＰＲ１をマスクとし、ＳｉＯ２層２４をエッチングする。例えば、ＣＦ４／Ｏ２／Ａｒをエッチャントガスとしたドライエッチングにより、厚さ約１００ｎｍのＳｉＯ２層２４をエッチングする。その後、ホトレジストパターンは、除去する。
【００２８】
図１（Ｃ）は、エッチング後の基板構成を概略的に示す。ＳｉＯ２層２４が選択的にエッチングされ、配線パターンの平面形状を画定するトレンチ用の開口部２５が形成されている。
【００２９】
図２（Ｄ）に示すように、ＳｉＯ２層２４のパターンが形成された後、全面に次のホトレジスト層を塗布し、露光現像することによりホトレジストパターンＰＲ２を作成する。ホトレジストパターンＰＲ２は、ビア孔に対応する開口を有する。このホトレジストパターンＰＲ２をマスクとし、ＳｉＣ層２３、有機絶縁樹脂層２２のエッチングを行なう。
【００３０】
まず、ＳｉＣ層２３を、例えばエッチングガスとしてＣＨ２Ｆ２／Ｏ２／Ｎ２を用い、ドライエッチングする。なお、マスクずれなどがあって、開口内にＳｉＯ２層２４が露出する場合には、ＳｉＯ２層２４と、ＳｉＣ層２３をエッチングする。
【００３１】
次に、有機絶縁樹脂層２２を、たとえばエッチングガスとしてＮＨ３／Ａｒ／Ｎ２を用いてドライエッチングする。有機絶縁樹脂層２２のエッチングは同時にホトレジストパターンも除去する。その後は、パターニングされたＳｉＣ層２３がマスクとなる。
【００３２】
図２（Ｅ）は、エッチング終了後の基板構成を概略的に示す。ビア孔２６ｘが、下方のＳｉＯ２層２１表面にまで達している。有機絶縁樹脂のエッチングは、ＳｉＣ層、酸化膜等の無機絶縁層と高い選択比を維持して行なうことが出来る。
【００３３】
図２（Ｆ）に示すように、ＳｉＯ２層２４をマスクとし、厚さ約５０ｎｍのＳｉＣ層２３のエッチングを行なう。エッチング条件は、たとえば前述のＳｉＣ層のエッチングと同様である。配線用トレンチの形状で、ＳｉＣ層２３がエッチングされる。この時、マスク用ＳｉＯ２層２４、ビア孔底面に露出したＳｉＯ２層２１も若干エッチされる。
【００３４】
次に、ＳｉＯ２層２４、ＳｉＣ層２３をマスクとし、有機絶縁樹脂層２２のエッチングをたとえば深さ約２００ｎｍまで行なう。有機絶縁層２２のエッチング条件は、たとえば前述の有機絶縁層２２のエッチングと同様である。
【００３５】
その後、有機絶縁樹脂層２２をマスクとし、ビア孔底面に露出しているＳｉＯ２層２１、ＳｉＣ層２０のエッチングを行なう。このエッチングにおいて、最表面のＳｉＯ２層２４も一部エッチングされる。
【００３６】
図３（Ｇ）は、エッチング終了後の基板構成を概略的に示す。有機絶縁樹脂層２２の深さ２００ｎｍまで配線用トレンチ２７が形成され、さらに下方にビア孔２６が形成され、導電性プラグ１９の表面を露出している。この配線用凹部をバリアメタル層と銅層で埋め込めばデュアルダマシンの銅配線が形成される。
【００３７】
図３（Ｈ）に示すように、基板全面上にスパッタリングにより厚さ約２５ｎｍのＴａ層をバリアメタル層として堆積し、その上に厚さ約１００ｎｍのＣｕ層を堆積する。Ｔａ層はバリアメタルとして機能し、その上のＣｕ層はＣｕメッキのためのシード層として機能する。シード層を形成した後、電解メッキによりＣｕ層を堆積し、配線層２９ｘを作成する。
【００３８】
図３（Ｉ）に示すように、ＣＭＰにより層間絶縁膜上面上の不要な導電層を除去する。なお、ＳｉＣ層は、ＣＭＰにおいて高い選択性を示せるので、ＳｉＣ層２３をストッパとしてＣＭＰを行う。このＣＭＰにより、ＳｉＯ２層２４は除去される。ＣＭＰ終了後の基板表面は、銅配線層２９及びＳｉＣ層２３が露出するものとなる。
【００３９】
図４（Ｊ）に示すように、銅配線層２９を覆うようにＳｉＣ層２３の上に銅拡散防止用のＳｉＣ層３０をプラズマＣＶＤにより厚さ約５０ｎｍ堆積する。このプラズマＣＶＤは、例えばソースガスとしてＳｉ（ＣＨ３）４５００ｓｃｃｍ、ＣＯ２２５００ｓｃｃｍを流し、圧力約１．８ｔｏｒｒ、基板温度４００℃で行う。
【００４０】
続いて、ＳｉＣ層３０の上に、密着層としてＳｉＯ２層３１をプラズマＣＶＤにより厚さ約２０ｎｍ堆積する。酸化シリコン層３１は、銅拡散防止層３０の表面状態を改質して密着性を向上するものである。銅拡散防止用のＳｉＣ層の疎水性表面になじみ良く形成され、親水性表面を形成する。その上に塗布型有機絶縁樹脂層がなじみ良く、改善された密着力で形成できるようになる。
【００４１】
密着層としての酸化シリコン層は、純粋な酸化シリコン層でなくてもよい。添加物を加えた酸化シリコン層を密着層として利用することもできる。密着用酸化シリコン層は、銅拡散防止の機能は有さず、比誘電率は約４．２以上と高いので密着層としての機能を果たせば、薄く形成することが好ましい。密着層としては、５ｎｍ〜２００ｎｍの酸化シリコン層を形成することが好ましい。
【００４２】
酸化シリコン層３１のプラズマＣＶＤの条件は、堆積速度を下げて、例えばソースガスとしてＳｉＨ４３２ｓｃｃｍ、Ｎ２Ｏ４８０ｓｃｃｍ、キャリアガスＮ２４５００ｓｃｃｍを流し、ＲＦ電力３２０Ｗ、圧力４．５ｔｏｒｒ、基板温度４００℃で行う。
【００４３】
ＳｉＯ２層３１を堆積した後、有機絶縁樹脂層３２を形成する。さらにハードマスク層として、ＳｉＣ層３３、ＳｉＯ２層３４を堆積する。このようにして、第２層間絶縁膜が形成される。なお、既に有機絶縁樹脂層が存在する場合には、酸化膜、ＳｉＣ層の形成は５００℃以下の温度で行うことが好ましい。前述のプラズマＣＶＤ等はこの条件を満たす。
【００４４】
図４（Ｊ）は、図１（Ａ）に対応する状態である。その後、図１（Ｂ）から図３（Ｉ）に示した工程と同様の工程を行うことにより、第２配線層を形成することができる。さらに同様の工程を繰り返すことにより任意層数の配線層を形成できる。
【００４５】
図４（Ｋ）は、４層配線層を形成した状態を示す。
第２層間絶縁膜が、ＳｉＣ層３０、ＳｉＯ２層３１、有機絶縁樹脂層３２、ＳｉＣ層３３、ＳｉＯ２層３４の積層で構成され、配線用凹部を形成し、第２配線層３９を埋め込む。不要の配線層をＣＭＰで除去すると共に酸化膜３４を除去する。このようにして第２配線層が形成される。
【００４６】
第３層間絶縁膜がＳｉＣ層４０、ＳｉＯ２層４１、有機絶縁樹脂層４２、ＳｉＣ層４３、ＳｉＯ２層４４（図示せず）を用いて形成され、第３配線層４９が埋め込まれる。ＣＭＰを行うことにより、ＳｉＣ層４３の表面が露出する。同様にして、ＳｉＣ層５０、ＳｉＯ２層５１、有機絶縁樹脂層５２、ＳｉＣ層５３、ＳｉＯ２層５４（図示せず）を用いて形成され、銅配線層５９で第４配線層が形成される。なお、第４配線層が最上配線層の場合、その上面には銅拡散防止層としてＳｉＣ層６０が形成される。
【００４７】
以上説明したように、ＳｉＬＫ等の低比誘電率を有する有機絶縁樹脂層を用いて多層配線が形成される。有機絶縁樹脂層と下の銅拡散防止層との間には密着層として酸化膜が挿入され、剥離防止層として機能する。
【００４８】
スクラッチ試験を行なった。酸化膜を挿入しない時のスクラッチ試験の結果が１３．０７ｇＦであったのに対し、有機絶縁樹脂層とその下方のＳｉＣ層との間にＳｉＯ２層を挿入した構造においてはスクラッチ試験の結果は１４．１２ｇＦと改善された。このように、密着性が向上し、層間絶縁膜の剥離を低減することが可能となる。
【００４９】
なお、銅拡散防止層としてＳｉＣ層を用いる場合を説明したが、ＳｉＮ層、ＳｉＣＮ層を銅拡散防止層としてもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組合わせが可能なことは当業者に自明であろう。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、有機絶縁樹脂層を層間絶縁膜に用いても、剥離が生じるのを低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の製造工程を説明するための概略断面図である。
【図２】本発明の実施例による半導体装置の製造工程を説明するための概略断面図である。
【図３】本発明の実施例による半導体装置の製造工程を説明するための概略断面図である。
【図４】本発明の実施例による半導体装置の製造工程を説明するための概略断面図である。
【図５】関連技術による半導体装置の構成を概略的に示す断面図である。
【符号の説明】
１０　シリコン基板
１１　ＳＴＩ（シャロートレンチアイソレーション）
Ｇ　ゲート電極
１８　ＰＳＧ層
２０、３０、４０、５０　ＳｉＣ層
２１、３１、４１、５１　ＳｉＯ２層
２２、３２、４２、５２　有機絶縁樹脂層
２３、３３、４３、５３　ＳｉＣ層
２４　ＳｉＯ２層

Claims (10)

  1. 多数の半導体素子を形成した半導体基板と、
    前記半導体基板の上方に形成され、第１配線用凹部を有する第１層間絶縁膜と、
    前記第１配線用凹部に埋め込まれた第１銅配線と、
    前記第１銅配線、第１層間絶縁膜上に形成された銅拡散防止層、その上に形成された酸化膜、その上に形成された有機絶縁樹脂層を含み、第２配線用凹部を有する第２層間絶縁膜と、
    前記第２配線用凹部に埋め込まれた第２銅配線と、
    を有する半導体装置。
  2. 前記銅拡散防止層が第１のＳｉＣ層であり、前記有機絶縁樹脂層が３以下の比誘電率を有する請求項１記載の半導体装置。
  3. 前記酸化膜の厚さが５〜２００ｎｍである請求項１または２記載の半導体装置。
  4. 前記第２層間絶縁膜が、さらに、前記有機絶縁樹脂層の上に形成されたハードマスク層を含む請求項１〜３のいずれか１項記載の半導体装置。
  5. 前記ハードマスク層が第２のＳｉＣ層である請求項４記載の半導体装置。
  6. （Ａ）多数の半導体素子を形成した半導体基板上方に第１層間絶縁膜を形成する工程と、
    （Ｂ）前記第１層間絶縁膜に第１配線用凹部を形成する工程と、
    （Ｃ）前記第１配線用凹部に第１銅配線を埋め込む工程と、
    （Ｄ）前記第１銅配線を覆って、前記第１層間絶縁膜上に、銅拡散防止層、第１の酸化膜、有機絶縁樹脂層をこの順序で含む第２層間絶縁膜を形成する工程と、
    （Ｅ）前記第２層間絶縁膜に第２配線用凹部を形成する工程と、
    （Ｆ）前記第２配線用凹部に第２銅配線を埋め込む工程と、
    を含む半導体装置の製造方法。
  7. 前記銅拡散防止層が第１のＳｉＣ層であり、前記有機絶縁樹脂層が比誘電率３以下の有機樹脂層である請求項６記載の半導体装置の製造方法。
  8. 前記第２層間絶縁膜が、さらに、前記有機絶縁樹脂層上にハードマスク層を含む請求項６または７記載の半導体装置の製造方法。
  9. 前記ハードマスク層が第２のＳｉＣ層とその上に形成された第２の酸化膜の積層を含む請求項８記載の半導体装置の製造方法。
  10. 前記工程（Ｆ）が、第２銅配線の層を堆積する工程と、前記第２層間絶縁膜上の余分の第２銅配線の層を研磨して除去すると共に、前記第２の酸化膜も除去する請求項９記載の半導体装置の製造方法。
JP2002168187A 2002-06-10 2002-06-10 半導体装置とその製造方法 Expired - Fee Related JP4340729B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002168187A JP4340729B2 (ja) 2002-06-10 2002-06-10 半導体装置とその製造方法
TW092101388A TWI223430B (en) 2002-06-10 2003-01-22 Semiconductor device having multilevel copper wiring layers and its manufacture method
US10/350,219 US8188602B2 (en) 2002-06-10 2003-01-24 Semiconductor device having multilevel copper wiring layers and its manufacture method
KR1020030009611A KR100887118B1 (ko) 2002-06-10 2003-02-15 반도체 장치와 그 제조 방법
CNB031063381A CN100452387C (zh) 2002-06-10 2003-02-25 具有多层铜线路层的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168187A JP4340729B2 (ja) 2002-06-10 2002-06-10 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2004014901A true JP2004014901A (ja) 2004-01-15
JP4340729B2 JP4340729B2 (ja) 2009-10-07

Family

ID=29706801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002168187A Expired - Fee Related JP4340729B2 (ja) 2002-06-10 2002-06-10 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US8188602B2 (ja)
JP (1) JP4340729B2 (ja)
KR (1) KR100887118B1 (ja)
CN (1) CN100452387C (ja)
TW (1) TWI223430B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
JP2015167179A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体
JP2015167180A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体
JP2019153818A (ja) * 2019-06-20 2019-09-12 大日本印刷株式会社 多層配線構造体
JP2020038982A (ja) * 2012-11-05 2020-03-12 大日本印刷株式会社 配線構造体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107450A1 (ja) * 2003-05-30 2004-12-09 Fujitsu Limited 半導体装置と半導体装置の製造方法
KR100593737B1 (ko) * 2004-01-28 2006-06-28 삼성전자주식회사 반도체 소자의 배선 방법 및 배선 구조체
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
US20090081864A1 (en) * 2007-09-21 2009-03-26 Texas Instruments Incorporated SiC Film for Semiconductor Processing
CN105633010B (zh) * 2014-11-27 2018-11-16 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
JP6110029B2 (ja) * 2015-03-27 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9576894B2 (en) * 2015-06-03 2017-02-21 GlobalFoundries, Inc. Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333501B2 (ja) * 1992-12-09 2002-10-15 株式会社半導体エネルギー研究所 半導体装置
US5705232A (en) 1994-09-20 1998-01-06 Texas Instruments Incorporated In-situ coat, bake and cure of dielectric material processing system for semiconductor manufacturing
US5965679A (en) 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
JPH11162965A (ja) 1997-11-28 1999-06-18 Seiko Epson Corp 半導体装置の製造方法
US6124421A (en) 1997-12-12 2000-09-26 Alliedsignal Inc. Poly(arylene ether) compositions and methods of manufacture thereof
JP3501280B2 (ja) 1998-08-31 2004-03-02 富士通株式会社 半導体装置の製造方法
US6420261B2 (en) 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6152148A (en) 1998-09-03 2000-11-28 Honeywell, Inc. Method for cleaning semiconductor wafers containing dielectric films
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
JP2000223486A (ja) 1999-02-02 2000-08-11 Sony Corp 絶縁膜とその製造方法、および半導体装置とその製造方法
JP2001007039A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001053151A (ja) 1999-08-17 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001257262A (ja) 2000-03-08 2001-09-21 Hitachi Ltd 半導体装置およびその製造方法
US6265321B1 (en) 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP3910785B2 (ja) 2000-06-30 2007-04-25 株式会社東芝 化学機械研磨用スラリーおよび半導体装置の製造方法
JP2002064137A (ja) 2000-08-15 2002-02-28 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2002246463A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置の製造方法及び半導体装置
JP3967567B2 (ja) * 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
US8058730B2 (en) 2007-09-28 2011-11-15 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered interconnection structure
US9269665B2 (en) 2007-09-28 2016-02-23 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2020038982A (ja) * 2012-11-05 2020-03-12 大日本印刷株式会社 配線構造体
US11069618B2 (en) 2012-11-05 2021-07-20 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
US11217530B2 (en) 2012-11-05 2022-01-04 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
US11862564B2 (en) 2012-11-05 2024-01-02 Dai Nippon Printing Co., Ltd. Multi-layer line structure and method for manufacturing thereof
JP2015167179A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体
JP2015167180A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体
JP2019153818A (ja) * 2019-06-20 2019-09-12 大日本印刷株式会社 多層配線構造体

Also Published As

Publication number Publication date
KR20030095205A (ko) 2003-12-18
TW200308073A (en) 2003-12-16
KR100887118B1 (ko) 2009-03-04
US8188602B2 (en) 2012-05-29
JP4340729B2 (ja) 2009-10-07
US20030227086A1 (en) 2003-12-11
TWI223430B (en) 2004-11-01
CN1467838A (zh) 2004-01-14
CN100452387C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
KR101742925B1 (ko) 다마신 구조물의 구조물 및 형성방법
KR100482180B1 (ko) 반도체 소자 제조방법
US7662722B2 (en) Air gap under on-chip passive device
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
US7109127B2 (en) Manufacturing method of semiconductor device
JP2011014904A (ja) ビアがガウジングされた相互接続構造体及びその製造方法
JP2001338978A (ja) 半導体装置及びその製造方法
JP2003152077A (ja) 半導体装置および半導体装置の製造方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
JP2003017559A (ja) 半導体ウエハ装置およびその製造方法
KR20070100131A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4340729B2 (ja) 半導体装置とその製造方法
JP2007059434A (ja) 半導体装置の製造方法
JP2008010534A (ja) 半導体装置およびその製造方法
JP2006324584A (ja) 半導体装置およびその製造方法
JP2001135723A (ja) 半導体装置及びその製造方法
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR20050114784A (ko) 반도체 소자의 구리배선 형성방법
JP2007220738A (ja) 半導体装置の製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JPH11288935A (ja) 半導体装置およびその製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060731

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4340729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees