JPH11162965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11162965A JPH11162965A JP32808297A JP32808297A JPH11162965A JP H11162965 A JPH11162965 A JP H11162965A JP 32808297 A JP32808297 A JP 32808297A JP 32808297 A JP32808297 A JP 32808297A JP H11162965 A JPH11162965 A JP H11162965A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- sog
- silicon oxide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】半導体装置の層間絶縁膜の平坦化方法に関す
る。疎水性のＣＶＤ膜上にＳＯＧを塗布した際、上層配
線形成のストレスによりＣＶＤ膜との界面でＳＯＧが剥
がれてしまうため、密着性を向上させる必要があった。 【解決手段】 ステージ６上に置かれた基板１の上部に
低圧水銀ランプ７を平行に並べて、大気中で２５４ｎｍ
の波長の紫外線を照射するとオゾンが発生する。このよ
うにＣＶＤ膜形成後、表面をオゾン処理することにより
ＳＯＧとの密着性を向上させた。 【効果】上層配線のストレスによりＳＯＧが剥がれるこ
となく多層配線の加工が可能になる。
る。疎水性のＣＶＤ膜上にＳＯＧを塗布した際、上層配
線形成のストレスによりＣＶＤ膜との界面でＳＯＧが剥
がれてしまうため、密着性を向上させる必要があった。 【解決手段】 ステージ６上に置かれた基板１の上部に
低圧水銀ランプ７を平行に並べて、大気中で２５４ｎｍ
の波長の紫外線を照射するとオゾンが発生する。このよ
うにＣＶＤ膜形成後、表面をオゾン処理することにより
ＳＯＧとの密着性を向上させた。 【効果】上層配線のストレスによりＳＯＧが剥がれるこ
となく多層配線の加工が可能になる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体ウェハー
等の基板（以下、単に基板１という）の表面にＳＯＧ４
を塗布するための半導体装置の製造方法に関する。
等の基板（以下、単に基板１という）の表面にＳＯＧ４
を塗布するための半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、多層配線における層間絶縁膜
の平坦化においては、ＣＭＰ法やＳｐｉｎ Ｏｎ法等に
よるものがある。図１はＳｐｉｎ Ｏｎ法による多層配
線形成後の断面図である。基板１上に配線２を加工し、
ＣＶＤ酸化膜３を形成した後、ＳＯＧ４を塗布すること
で層間絶縁膜を平坦化した後で上層の配線５を形成して
いた。
の平坦化においては、ＣＭＰ法やＳｐｉｎ Ｏｎ法等に
よるものがある。図１はＳｐｉｎ Ｏｎ法による多層配
線形成後の断面図である。基板１上に配線２を加工し、
ＣＶＤ酸化膜３を形成した後、ＳＯＧ４を塗布すること
で層間絶縁膜を平坦化した後で上層の配線５を形成して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
処理方法では図２に示すような問題点があった。すなわ
ち、層間絶縁膜に疎水性のＣＶＤ膜３を用いた場合、上
層の配線５を形成する際にＳＯＧ４との密着性が弱いた
めに、上層の配線５のストレスによりＣＶＤ膜３との界
面でＳＯＧ４が剥がれてしまうという課題を有してい
た。
処理方法では図２に示すような問題点があった。すなわ
ち、層間絶縁膜に疎水性のＣＶＤ膜３を用いた場合、上
層の配線５を形成する際にＳＯＧ４との密着性が弱いた
めに、上層の配線５のストレスによりＣＶＤ膜３との界
面でＳＯＧ４が剥がれてしまうという課題を有してい
た。
【０００４】
【課題を解決するための手段】この発明では、ＣＶＤ膜
３形成後、表面をオゾン処理することによりＣＶＤ膜３
表面のみを親水性にし、ＳＯＧ４との密着性を向上させ
ることを特徴とする。
３形成後、表面をオゾン処理することによりＣＶＤ膜３
表面のみを親水性にし、ＳＯＧ４との密着性を向上させ
ることを特徴とする。
【０００５】
【作用】この発明により、上層の配線５のストレスによ
りＳＯＧ４が剥がれることなく多層配線の加工が可能で
ある。
りＳＯＧ４が剥がれることなく多層配線の加工が可能で
ある。
【０００６】
【発明の実施の形態】まず、半導体基板上に絶縁膜等を
介して配線パターンを形成する。配線パターン形成後、
半導体基板全面にＴＥＯＳ（テトラエトキシシラン）を
原料とするプラズマＣＶＤ法により、シリコン酸化膜を
形成する。このとき、未反応の炭素や水素がシリコン酸
化膜の表面に残存してしまい、疎水性の膜として形成さ
れている。
介して配線パターンを形成する。配線パターン形成後、
半導体基板全面にＴＥＯＳ（テトラエトキシシラン）を
原料とするプラズマＣＶＤ法により、シリコン酸化膜を
形成する。このとき、未反応の炭素や水素がシリコン酸
化膜の表面に残存してしまい、疎水性の膜として形成さ
れている。
【０００７】図３は低圧水銀ランプを用いたオゾン処理
装置の概略断面図である。ステージ６上に置かれた基板
１の上部に低圧水銀ランプ７を平行に並べて、大気中で
２５４ｎｍの波長の紫外線を照射するとオゾンが発生す
る。
装置の概略断面図である。ステージ６上に置かれた基板
１の上部に低圧水銀ランプ７を平行に並べて、大気中で
２５４ｎｍの波長の紫外線を照射するとオゾンが発生す
る。
【０００８】このオゾン処理装置により、シリコン酸化
膜が形成された半導体基板１のオゾン処理を実施する。
炭素や水素をオゾン処理により、シリコン酸化膜表面に
残存した炭素や水素を二酸化炭素や水に変え、シリコン
酸化膜表面上から除去することにより表面を親水処理す
る。
膜が形成された半導体基板１のオゾン処理を実施する。
炭素や水素をオゾン処理により、シリコン酸化膜表面に
残存した炭素や水素を二酸化炭素や水に変え、シリコン
酸化膜表面上から除去することにより表面を親水処理す
る。
【０００９】このオゾン処理ののち、半導体基板上にＳ
ＯＧ膜を形成する。このとき、オゾン処理によりシリコ
ン酸化膜表面は親水性となっているので、ＳＯＧ膜との
密着性が向上する。
ＯＧ膜を形成する。このとき、オゾン処理によりシリコ
ン酸化膜表面は親水性となっているので、ＳＯＧ膜との
密着性が向上する。
【００１０】
【発明の効果】以上述べたように、この発明ではＳＯＧ
４の前処理としてオゾン処理を行うことにより上層の配
線の形成時のストレスによる剥がれを防止することがで
き、安定した製品を製造することが可能である。
４の前処理としてオゾン処理を行うことにより上層の配
線の形成時のストレスによる剥がれを防止することがで
き、安定した製品を製造することが可能である。
【図１】Ｓｐｉｎ Ｏｎ法による多層配線形成後の断面
図である。
図である。
【図２】ＳＯＧ膜が剥がれた基板の断面図である。
【図３】低圧水銀ランプを用いたオゾン処理装置の概略
断面図である。
断面図である。
１ 基板 ２ 配線 ３ ＣＶＤ膜 ４ ＳＯＧ ５ 上層の配線 ６ ステージ ７ 低圧水銀ランプ ８ 反射板
Claims (1)
- 【請求項１】半導体基板上に配線パターンを形成する工
程、配線パターンが形成された半導体基板上にＣＶＤ法
により第１のシリコン酸化膜を形成する工程、前記第１
のシリコン酸化膜表面をオゾン処理する工程、前記第１
のシリコン酸化膜上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａ
ｓｓ）を回転塗布する工程、を有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808297A JPH11162965A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808297A JPH11162965A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162965A true JPH11162965A (ja) | 1999-06-18 |
Family
ID=18206319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32808297A Pending JPH11162965A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162965A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551442B2 (en) | 2000-07-24 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device and system for producing the same |
| US8188602B2 (en) | 2002-06-10 | 2012-05-29 | Fujitsu Semiconductor Limited | Semiconductor device having multilevel copper wiring layers and its manufacture method |
| US8951902B2 (en) | 2000-04-28 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved |
-
1997
- 1997-11-28 JP JP32808297A patent/JPH11162965A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951902B2 (en) | 2000-04-28 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved |
| US6551442B2 (en) | 2000-07-24 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device and system for producing the same |
| US8188602B2 (en) | 2002-06-10 | 2012-05-29 | Fujitsu Semiconductor Limited | Semiconductor device having multilevel copper wiring layers and its manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7645682B2 (en) | Bonding interface quality by cold cleaning and hot bonding | |
| US7642112B2 (en) | Method of manufacturing bonded substrate stack | |
| US8183128B2 (en) | Method of reducing roughness of a thick insulating layer | |
| JP2009194400A (ja) | 半導体装置の作製方法 | |
| JPH11145134A (ja) | 半導体装置およびその製造方法 | |
| KR970052338A (ko) | 반도체 소자의 제조방법 | |
| JPH11162965A (ja) | 半導体装置の製造方法 | |
| JP2003173951A (ja) | 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス | |
| KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
| JP2008166374A (ja) | 絶縁膜形成方法 | |
| JPH0936117A (ja) | 多層配線形成法 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| JP2001052979A (ja) | レジストの形成方法及び基体の加工方法、並びにフィルター構造 | |
| JP3391575B2 (ja) | 多層ｓｏｇ膜の硬化方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH06333917A (ja) | 半導体ウエーハの酸化前処理方法 | |
| JP3204041B2 (ja) | 絶縁膜の形成方法 | |
| KR100238217B1 (ko) | 절연막의 표면처리방법 및 이를 이용한 에스오아이 웨이퍼의 제조방법 | |
| KR20020059879A (ko) | 반도체 집적소자를 위한 저유전 층간 절연막의 제조방법 | |
| JPH05226482A (ja) | Ｓｏｇ塗布装置 | |
| JPH04262531A (ja) | 絶緑膜の形成方法 | |
| JPH0878521A (ja) | 半導体装置の製造方法 | |
| JPH04263428A (ja) | 半導体装置の製造方法 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 |