JP2011071493A - 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 - Google Patents

半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2011071493A
JP2011071493A JP2010184780A JP2010184780A JP2011071493A JP 2011071493 A JP2011071493 A JP 2011071493A JP 2010184780 A JP2010184780 A JP 2010184780A JP 2010184780 A JP2010184780 A JP 2010184780A JP 2011071493 A JP2011071493 A JP 2011071493A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
substrate
region
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010184780A
Other languages
English (en)
Other versions
JP5520744B2 (ja
JP2011071493A5 (ja
Inventor
Ryota Imabayashi
良太 今林
Hideto Onuma
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010184780A priority Critical patent/JP5520744B2/ja
Publication of JP2011071493A publication Critical patent/JP2011071493A/ja
Publication of JP2011071493A5 publication Critical patent/JP2011071493A5/ja
Application granted granted Critical
Publication of JP5520744B2 publication Critical patent/JP5520744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】良好な平坦性を有する半導体基板の再生に適した方法を提供することを課題の一つとし、良好な平坦性を有する半導体基板の再生に適した方法を用いて再生半導体基板を作製することを課題の一つとし、当該再生半導体基板を用いてＳＯＩ基板を作製することを課題の一つとする。
【解決手段】イオンの照射等により損傷した半導体領域を選択的に除去することが可能な方法を用いて半導体基板の凸部を除去し、さらに、ＣＭＰ法をはじめとする研磨処理によって、半導体基板の平坦化を行う際に、半導体基板表面に酸化膜を形成することにより、半導体基板の研磨レートを均一にして、一様に研磨処理を行う。または、上記方法を用いて再生半導体基板を作製し、当該再生半導体基板を用いてＳＯＩ基板を作製する。
【選択図】図２

Description

開示される発明の技術分野の一は、半導体基板の再生方法に関する。または、半導体基板の再生方法を利用した再生半導体基板の作製方法、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶シリコン層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁表面上に形成された薄い単結晶シリコン層の特徴を活かすことで、集積回路中のトランジスタ同士を電気的に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など、付加価値の高い半導体集積回路を実現することができる。
ＳＯＩ基板を作製する方法の一つとして、水素イオン注入剥離法が知られている。水素イオン注入剥離法は、水素イオンを注入した単結晶シリコン基板（ボンド基板）を、絶縁層を介して別の基板（ベース基板）に貼り合わせ、その後の熱処理によって単結晶シリコン基板（ボンド基板）をイオン注入領域において分離することで、単結晶シリコン層を得る方法である。上記水素イオン注入剥離法を用いることで、ガラス基板等の絶縁基板上に単結晶シリコン層を有するＳＯＩ基板を作製することが可能である（例えば、特許文献１参照）。
特開２００４−８７６０６号公報
ＳＯＩ基板の作製方法として水素イオン注入剥離法を用いる場合には、一のボンド基板から複数のＳＯＩ基板を作製できるため、ＳＯＩ基板の作製に占めるボンド基板のコストを圧縮できるというメリットがある。単結晶シリコン層が分離された後のボンド基板に対して再生処理を施すことで、使用後のボンド基板を、再度ＳＯＩ基板の作製に用いることができるためである。
ここで、上記水素イオン注入剥離法に用いられる単結晶シリコン基板等のボンド基板は、ボンド基板の作製段階における化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いた処理に起因して、周縁部にエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる領域を有する。当該領域は、研磨布によってボンド基板のエッジが研磨されることにより形成されるものである。ボンド基板のエッジロールオフ領域では、その表面が曲面状になっており、また、ボンド基板の中央領域と比較して、厚みが小さくなっている。
イオン注入剥離法を用いてＳＯＩ基板を作製する場合、ボンド基板とベース基板とを貼り合わせることになるが、当該貼り合わせは分子間力やファン・デル・ワールス力をメカニズムとするものであるから、貼り合わせ表面には所定の平坦性が求められる。表面の平坦性が確保できないエッジロールオフ領域では、ボンド基板とベース基板との貼り合わせは行われない。
このため、単結晶シリコン層を分離した後のボンド基板の、上記エッジロールオフ領域に対応する領域には、分離されなかった単結晶シリコン層領域および絶縁層が凸部として残存することになる。そして、当該凸部は、ボンド基板の再生処理の段階において問題となる。当該凸部と、それ以外の領域（貼り合わせが適切になされた領域）との高低差は、たかだか数百ｎｍではある。しかしながらＣＭＰ法による表面の研磨により当該凸部を除去してボンド基板として再度ＳＯＩ基板の作製に用いるためには、膜厚１０μｍ前後の半導体を除去する必要があり、ボンド基板の再生回数、使用回数を十分に確保することができなくなってしまうためである。特に、良好な平坦性を有するボンド基板を再生しようとすると、より多くの半導体を除去する必要がある。
上記問題に鑑み、開示する発明の一態様では、良好な平坦性を有する半導体基板の再生に適した方法を提供することを目的の一とする。または、開示する発明の一態様では、良好な平坦性を有する半導体基板の再生に適した方法を用いて再生半導体基板を作製することを目的の一とする。または、開示する発明の一態様では、当該再生半導体基板を用いてＳＯＩ基板を作製することを目的の一とする。
開示する発明の一態様では、イオンの照射等により損傷した半導体領域を選択的に除去することが可能な方法を用いて凸部を除去する。さらに、ＣＭＰ法をはじめとする研磨処理によって、半導体基板の平坦化を行う際に、半導体基板表面に酸化膜を形成することにより、半導体基板の研磨レートを均一にして、一様に研磨処理を行う。または、上記方法を用いて再生半導体基板を作製し、当該再生半導体基板を用いてＳＯＩ基板を作製する。詳細については次の通りである。
本発明の一態様は、イオンの照射および熱処理を経て一部が半導体層として分離することにより、周縁部に損傷半導体領域と絶縁層とを含む凸部が残存した半導体基板に対し、絶縁層が除去されるエッチング処理と、半導体基板を構成する半導体材料を酸化する物質、酸化された半導体材料を溶解する物質、および、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して損傷半導体領域が選択的に除去されるエッチング処理と、半導体基板の表面に酸化膜の形成と、酸化膜の表面からの研磨処理により、半導体基板の表面の露出と共に半導体基板の表面の平坦化と、を行う半導体基板の再生方法である。
本発明の他の一態様は、イオンの照射および熱処理を経て一部が半導体層として分離することにより、周縁部に損傷半導体領域と絶縁層とを含む凸部が残存した半導体基板に対し、絶縁層が除去されるエッチング処理と、半導体基板を構成する半導体材料を酸化する物質、酸化された半導体材料を溶解する物質、および、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して損傷半導体領域が選択的に除去されるエッチング処理と、損傷半導体領域が選択的に除去されるエッチング処理において部分的に残存した第１の酸化膜が除去されるエッチング処理と、半導体基板の表面に第２の酸化膜の形成と、第２の酸化膜の表面からの研磨処理により、半導体基板の表面の露出と共に半導体基板の表面の平坦化と、を行う半導体基板の再生方法である。
なお、オゾンを含む水溶液を用いて、第２の酸化膜の形成を行うのが好ましい。また、第１の酸化膜が除去されるエッチング処理と、第２の酸化膜の形成を繰り返し行うのが好ましい。また、フッ酸を含む溶液を用いて、第１の酸化膜が除去されるエッチング処理を行うのが好ましい。また、ＣＭＰ処理を用いて研磨処理を行うのが好ましい。
また、イオンの照射は、質量分離を行わずになされたものであってもよい。また、イオンの照射は、質量分離を行ってなされたものであってもよい。また、イオンは、Ｈ３ ＋を含むことが好ましい。また、半導体基板を構成する半導体材料を酸化する物質として硝酸を、酸化された半導体材料を溶解する物質としてフッ酸を、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質として酢酸を、用いるのが好ましい。
本発明の他の一態様は、上記の方法を用いて、半導体基板から再生半導体基板を作製する再生半導体基板の作製方法である。また、本発明の他の一態様は、上記の方法で作製された再生半導体基板中にイオンを照射して脆化領域を形成し、絶縁層を介して、再生半導体基板とベース基板を貼り合わせ、熱処理によって再生半導体基板を分離して、ベース基板上に半導体層を形成するＳＯＩ基板の作製方法である。
なお、本明細書等において、ＳＯＩ基板とは、絶縁表面上に半導体層が形成された基板を指し、絶縁層上にシリコン層が設けられた構成には限定されない。例えば、ガラス基板上に直接シリコン層が形成された構成や、絶縁層上に炭化シリコン層が形成されたものなどを含む。
開示する発明の一態様では、損傷していない半導体領域（または損傷度合いが小さい半導体領域）に対して、損傷した半導体領域を選択的に除去することができる。そのため、半導体基板の再生処理において除去される半導体の量を十分に抑制することができ、半導体基板の再生回数、使用回数を十分に確保することができる。また、開示する発明の一態様では、ＣＭＰ法をはじめとする研磨処理によって半導体基板の平坦化を行う際に、半導体基板表面に酸化膜を形成することにより、半導体基板の研磨レートを均一にして、一様に研磨処理を行う。それにより、良好な平坦性を有する半導体基板を作製することができる。
また、上記半導体基板の再生方法を用いて再生半導体基板を作製することで、再生処理における半導体の除去量を十分に抑制することができる。そのため、再生半導体基板の作製に掛かるコストを低減することができる。
また、上記再生半導体基板を用いてＳＯＩ基板を作製することで、ＳＯＩ基板の作製に掛かるコストを十分に抑制することができる。
半導体基板の再生処理方法を示す断面図である。 半導体基板の再生処理方法を示す断面図である。 ＳＯＩ基板の作製方法を示す断面図である。 ＳＯＩ基板の作製方法を示す断面図である。 ＳＯＩ基板の作製方法を示す断面図である。 ＳＯＩ基板の作製工程を示す図である。 ＳＯＩ基板を用いた半導体装置を示す断面図である。 半導体基板の魔鏡評価システムによる観察像を示す図である。
以下、実施の形態について図面を参照して説明する。ただし、発明は多くの異なる態様で実施することが可能であり、その趣旨および範囲から逸脱することなく、形態および詳細を様々に変更し得ることは当業者にとって自明である。したがって、発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書等において、同一または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
（実施の形態１）
本実施の形態では、半導体基板の再生方法について、図１を用いて説明する。
図１（Ａ）に再生処理前の半導体基板１２１（半導体層が分離された後の半導体基板）の構成の一例を示す。半導体基板１２１の周縁部には凸部１２６が存在する。当該凸部１２６は、絶縁層１２３、未分離の半導体領域１２５、半導体領域１２７を含む。なお、未分離の半導体領域１２５および半導体領域１２７は、ＳＯＩ基板の作製工程におけるイオンの照射処理などによって、いずれも損傷し、結晶欠陥やボイド、ブリスターなどを多く含んでいる。このため、未分離の半導体領域１２５および半導体領域１２７をまとめて、損傷半導体領域と呼ぶことができる。なお損傷半導体領域は、単結晶半導体領域が結晶を構成している原子が空間的に規則的に配列されているものであるのに対し、イオン等の照射に起因して、結晶を構成している原子の配列（結晶構造）の乱れ、結晶欠陥、または結晶格子の歪み等を一部に含む領域のことをいう。また、未損傷半導体領域とは、単結晶半導体領域が結晶を構成している原子が空間的に規則的に配列しているものをいい、イオン等の照射のない単結晶半導体領域と同等の領域のことをいう。
上述の凸部１２６は、半導体基板のいわゆるエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる領域を含んでいる。エッジロールオフ領域は、半導体基板の表面処理（ＣＭＰ処理）に起因して生じるものである。当該エッジロールオフ領域は、半導体基板の厚みが半導体基板の中央領域と比べて小さく、ＳＯＩ基板の作製の際に貼り合わせが行われない領域となる。その結果、半導体基板１２１のエッジロールオフ領域には上記凸部１２６が残存することになる。
なお、半導体基板１２１の凸部１２６以外の領域（特に、上記エッジロールオフ領域に囲まれる領域）には、半導体領域１２９が存在している。半導体領域１２９は、ＳＯＩ基板の作製工程において形成されるイオンが照射された領域が、半導体層が分離された後の半導体基板１２１に残存することで形成されるものである。
ここで、半導体領域１２９は、凸部１２６における半導体領域（半導体領域１２５および半導体領域１２７）と比較して十分に薄い。また、半導体領域１２９も、イオンの照射処理などによって損傷し、結晶欠陥等を多く含んでいる。このため半導体領域１２９は、半導体領域１２５および半導体領域１２７と同様に、損傷半導体領域と呼ぶことができる。
図１（Ｂ）に凸部１２６を拡大した模式図を示す。凸部１２６は、上記エッジロールオフ領域に対応する領域と面取部に対応する領域とを含む。本実施の形態では、エッジロールオフ領域を、上記凸部１２６の表面における接平面と、基準面とのなす角θが０．５°以下となる点が集合した領域をいうものとする。ここで、基準面としては、半導体基板の表面または裏面に平行な平面が採用される。
また、面取部を、基板の端からの距離が０．２ｍｍ前後の領域として、エッジロールオフ領域をこれより内側の領域であって貼り合わせが行われなかった領域、と規定することもできる。具体的には、例えば、基板の端からの距離が０．２ｍｍ〜０．９ｍｍ程度の領域をエッジロールオフ領域と呼ぶことができる。
なお、面取部はベース基板とボンド基板との貼り合わせには関与しないから、面取部の平坦性は基板の再生処理において問題とならない。一方で、エッジロールオフ領域の近傍はベース基板とボンド基板との貼り合わせに関与する。よって、エッジロールオフ領域の平坦性次第では、再生半導体基板をＳＯＩ基板の作製工程に用いることができないこともある。このような理由から、半導体基板の再生処理において、エッジロールオフ領域における凸部１２６を除去し、平坦性を向上させることは、極めて重要である。
また、図１（Ｄ）に凸部１２６の一部を拡大した模式図を示す。未分離の半導体領域１２５および半導体領域１２７は、ＳＯＩ基板の作製工程におけるイオンの照射処理などによって、いずれも損傷し、結晶欠陥やボイド、ブリスター１４４などを多く含んでいる。点線で囲まれた領域１４５は、ブリスター上の半導体層や絶縁膜が欠損している状態を示している。絶縁層１２３の表面には、ブリスター等の影響により多数の凹凸が存在する。
半導体基板の再生処理は、少なくとも、絶縁層１２３を除去するエッチング処理（以下、第１のエッチング処理と呼ぶ）および、損傷半導体領域を除去するエッチング処理（以下、第２のエッチング処理と呼ぶ）の二つのエッチング処理を含む。さらに、第２のエッチング処理において、部分的に残存した第１の酸化膜を除去するエッチング処理と、半導体基板表面全体に第２の酸化膜を形成する処理と、第２の酸化膜の除去及び半導体基板の表面の研磨とを行う。以下、これらについて詳述する。
はじめに、第１のエッチング処理について図１（Ｃ）を参照して説明する。第１のエッチング処理は、上述のように、半導体基板１２１の絶縁層１２３を除去するエッチング処理である。ここで、絶縁層１２３は、フッ酸を含む溶液をエッチャントとするウェットエッチング処理によって除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）などを用いるのが望ましい。当該ウェットエッチング処理は、１２０秒〜１２００秒行うのが望ましく、例えば、６００秒程度行うのが好適である。
なお、ウェットエッチング処理は半導体基板１２１を処理槽内の溶液に浸漬することによって行うことができるため、複数の半導体基板１２１を一括処理することが可能である。このため、再生処理の効率化を図ることができる。また、絶縁層１２３を第１のエッチング処理で除去することにより、第２のエッチング処理で絶縁層１２３を除去する必要がないため、エッチング時間の短縮が可能である。さらに、第１のエッチング処理では半導体はほとんどエッチングされないため、半導体基板１２１のエッチング除去量を抑制し、再生回数を増加させることができる。
第１のエッチング処理としては、絶縁層１２３が除去できればよく、ドライエッチング処理を用いても良い。また、ウェットエッチング処理とドライエッチング処理とを組み合わせて用いてもよい。ドライエッチング処理としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。
次に、第２のエッチング処理について図２（Ａ）を参照して説明する。第２のエッチング処理では、損傷半導体領域、すなわち、凸部１２６を構成する未分離の半導体領域１２５、半導体領域１２７、および、半導体領域１２９を選択的に除去する。より具体的には、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質と、を含む混合液をエッチャントとして用いるウェットエッチング処理を行う。当該エッチング処理は、１分〜１０分程度行うのが望ましく、例えば、２分〜４分程度行うのが好適である。また、混合液の温度は、１０℃〜３０℃程度とするのが望ましく、例えば、２５℃とするのが好適である。
上記において、半導体材料を酸化する物質としては硝酸を用いることが望ましい。また、酸化された半導体材料を溶解する物質としてはフッ酸を用いることが望ましい。また、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質としては酢酸を用いることが望ましい。ここで、７０重量％硝酸の体積を、９７．７重量％酢酸の体積の０．０１倍より大きく１倍未満とし、かつ、５０重量％フッ酸の体積の０．１倍より大きく１００倍未満とし、５０重量％フッ酸の体積を、９７．７重量％酢酸の体積の０．０１倍より大きく０．５倍未満とすることで得られる組成を有する混合溶液をエッチャントとして用いるのが望ましい。例えば、フッ酸と硝酸と酢酸の体積比を１：３：１０とすることが望ましい。当該構成を、構成分子のモル比で表現すると、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ＝２．１：３．３：１２：７．５となる。なお、他の分子の構成については、特に限定する必要はない。
損傷半導体領域には、イオンの照射に伴い、結晶欠陥やボイドなどが存在しており、エッチャントが容易に浸透する。このため、損傷半導体領域では、表面のみでなく、内部からもウェットエッチング処理が進行することになる。具体的には、エッチングは基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われる傾向にある。つまり、損傷半導体領域では、低損傷の半導体領域または未損傷の半導体領域と比較して大きなエッチングレートでエッチング処理が進行することになる。ここで、「エッチングレート」とは、単位時間あたりのエッチング量（被エッチング量）をいう。つまり、「エッチングレートが大きい」とは、よりエッチングされやすいことを意味し、「エッチングレートが小さい」とは、よりエッチングされにくいことを意味する。また、「エッチング選択比がとれる」とは、例えば、Ａ層とＢ層をエッチングする場合に、Ａ層のエッチングレートとＢ層のエッチングレートに十分な差が存在する条件を意味する。また、低損傷の半導体領域とは、未分離の半導体領域１２５や半導体領域１２７、半導体領域１２９等と比較して、相対的に損傷の程度が小さい半導体領域をいう。
より具体的には、損傷半導体領域のエッチングレートは、未損傷の半導体領域（または低損傷の半導体領域）のエッチングレートの２倍以上である。すなわち、損傷半導体領域と、未損傷の半導体領域（または低損傷の半導体領域）とのエッチング選択比は２以上である。
このように、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質と、を含む混合液をエッチャントとしてウェットエッチング処理を行うことにより、損傷半導体領域を選択的に除去することができる。故に、再生処理に係る半導体の除去量を低減することができ、再生使用回数を増加させることができる。また、ウェットエッチング処理を用いることで、複数の半導体基板１２１を一括処理することが可能になるため、再生処理の効率化を図ることができる。さらに、第２のエッチング処理は短時間で行うことが可能であり、この点においても再生処理の効率化が達成される。
なお、凸部１２６における損傷半導体領域（半導体領域１２５および半導体領域１２７）の厚さと、それ以外の領域における損傷半導体領域（半導体領域１２９）の厚さは大きく異なっている。このため、凸部１２６（周縁部）と、それ以外の領域（中央部）とのエッチング選択比は、第２のエッチング処理の間において一定ではない。
具体的には、次の通りである。まず、第２のエッチング処理を開始した直後は、凸部１２６およびそれ以外の領域において、いずれも損傷半導体領域がエッチングされることになるから、エッチング選択比は１前後となる。そして、凸部１２６以外の損傷半導体領域（半導体領域１２９）がエッチング除去された後には、凸部１２６以外の領域には、低損傷の半導体領域または未損傷の半導体領域が表れることになるため、凸部１２６の損傷半導体領域が優先的に除去されることになり、エッチング選択比は２以上となる。そして、凸部１２６の損傷半導体領域（半導体領域１２５、半導体領域１２７）がエッチング除去されると、当該領域にも低損傷の半導体領域または未損傷の半導体領域が表れることになるため、エッチング選択比は１前後になる。
このように、第２のエッチング処理の間でエッチング選択比は変動するから、これをエッチング終了時の目安とすることが可能である。例えば、エッチング選択比が２未満に低下した段階で、エッチング処理を停止させることで、第２のエッチング処理における半導体の除去量を抑制しつつ、損傷半導体領域を除去することができる。この場合、確実な再生処理を実現すると共に、十分な再生回数を確保することが可能である。なお、エッチング選択比は、所定時間（例えば、３０秒、１分など）における膜厚の減少量を比較して求めたもの（差分値）であっても良いし、瞬間の膜厚の減少量を比較して求めたもの（微分値）であっても良い。
以上より、半導体領域１２５、半導体領域１２７および半導体領域１２９が除去された半導体基板１３０が形成される。ここで、半導体基板１３０は十分な平坦性を有していないので、後の工程でＣＭＰ法をはじめとする研磨処理を行う。また、半導体基板１３０の表面には、図２（Ａ）に示すように、第１の酸化膜１３４が部分的に残存することがある。これは、第２のエッチング処理において、半導体材料を酸化する物質が形成する酸化膜が、酸化された半導体材料を溶解する物質に溶解される途中で、エッチング処理が終了してしまうことにより、溶解されなかった酸化膜が第１の酸化膜１３４として半導体基板１３０の表面に部分的に残存することになるからである。
再生半導体基板の平坦化のために後の工程でＣＭＰ法をはじめとする研磨処理を行うと、半導体基板１３０と第１の酸化膜１３４とで研磨レートが異なり、半導体基板１３０の表面で一様な研磨ができなくなるので、再生半導体基板表面に第１の酸化膜１３４に応じたムラ（凹凸）が形成され、再生半導体基板の十分な平坦性が得られなくなる。
また、撥水性を有する半導体基板１３０が部分的に露出されているため、その部分に水分が付着するとウォーターマークと呼ばれる反応生成物が形成され、半導体基板１３０表面にムラ（凹凸）が形成されることになり、再生半導体基板の十分な平坦性が得られなくなる。
よって、本実施の形態では、半導体基板１３０の表面に部分的に残存した第１の酸化膜１３４を除去した後、半導体基板１３０の表面全体に親水性の第２の酸化膜１３５を形成し、第２の酸化膜１３５の除去と半導体基板１３０の表面の研磨処理を行って、再生半導体基板を作製する。なお、第１の酸化膜１３４の除去、第２の酸化膜１３５の形成及び第２の酸化膜１３５の除去と半導体基板１３０の表面の研磨処理は、少なくとも再生半導体基板の平坦性を向上させたい面に行えばよく、必ずしも、半導体基板１３０の表面全体に行う必要はない。
まず、半導体基板１３０の表面に部分的に残存した第１の酸化膜１３４を除去するエッチング処理について図２（Ｂ）を参照して説明する。第１の酸化膜１３４を除去するエッチング処理は、上記の第１のエッチング処理と同様に行う。よって、第１の酸化膜１３４は、フッ酸を含む溶液、好ましくはフッ酸を含む水溶液をエッチャントとするウェットエッチング処理によって除去することができる。ここで、フッ酸を含む水溶液の濃度は、０．１％乃至５０％、例えば０．５％程度にするのが好ましい。当該ウェットエッチング処理は、１秒〜６０秒程度行うのが望ましく、例えば、６秒程度行うのが好適である。
これにより、第１の酸化膜１３４を除去することができるので、後の工程でＣＭＰ法をはじめとする研磨処理を行う際に半導体基板１３０の表面で研磨レートの異なる部分がなくなる。よって、半導体基板１３０の表面で一様な研磨処理を行うことができるので、十分な平坦性を有する再生半導体基板を形成することができる。
また、第１の酸化膜１３４を除去するエッチング処理としては、第１の酸化膜１３４が除去できればよく、ドライエッチング処理を用いても良い。また、ウェットエッチング処理とドライエッチング処理とを組み合わせて用いてもよい。ドライエッチング処理としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。
なお、第１の酸化膜１３４を除去するエッチング処理は、必ずしも行う必要はなく、第１の酸化膜１３４が残存したまま、半導体基板１３０の表面全体に第２の酸化膜１３５を形成してもよい。
次に、半導体基板１３０の表面に第２の酸化膜１３５を形成する工程について図２（Ｃ）を参照して説明する。第２の酸化膜１３５は、半導体基板１３０の表面をオゾンを含む水溶液で処理することによって形成することができる。ここで、第２の酸化膜１３５は、膜厚が１ｎｍ乃至１０ｎｍ好ましくは、２ｎｍ乃至５ｎｍ程度の薄い酸化膜である。ここで、第２の酸化膜１３５形成に用いるオゾンを含む水溶液の濃度は、５ｐｐｍ乃至１００ｐｐｍ、例えば、１０ｐｐｍ程度にするのが好ましい。オゾンを含む水溶液による処理は、５秒〜１０００秒程度行うのが望ましく、例えば、２０秒程度行うのが好適である。
これにより、半導体基板１３０の表面全体を覆うように、親水性の第２の酸化膜１３５を形成することができるので、後の工程でＣＭＰ法をはじめとする研磨処理を行う際に第２の酸化膜１３５及び半導体基板１３０の表面で研磨レートの異なる部分がなくなり、第２の酸化膜１３５の除去及び半導体基板１３０の表面における研磨処理を一様に行うことができるので、十分な平坦性を有する再生半導体基板を形成することができる。また、第２の酸化膜１３５は親水性なので、ウォーターマークを防ぐことができ、表面にムラ（凹凸）が形成されず、十分な平坦性を有する再生半導体基板を形成することができる。
なお、第１の酸化膜１３４を除去せず、第２の酸化膜１３５を形成した場合も、半導体基板１３０の露出した部分に第２の酸化膜１３５を形成し、半導体基板１３０の表面全体を覆うように第２の酸化膜１３５を形成することができる。
また、第２の酸化膜１３５を形成した後、再度第２の酸化膜１３５を除去し、新しい酸化膜を形成してもよい。さらに、酸化膜の除去と新しい酸化膜の形成のサイクルを複数回繰り返してもよい。これにより、半導体基板１３０上に形成される酸化膜の均一性が向上されるので、より平坦性の良好な再生半導体基板を作製することができる。また、酸化膜の除去と新しい酸化膜の形成を行う場合、合計の処理時間が同じならば、長時間の処理を少ないサイクルで行うより、短時間の処理を多くのサイクルで繰り返した方が、効率よく均一な酸化膜を形成することができる。また、酸化膜の除去と新しい酸化膜の形成を繰り返すことにより、半導体基板１３０の表面に付着しているパーティクルや金属不純物を除去することができるので、半導体基板１３０及び半導体基板１３０の処理に用いる装置の汚染を防ぐことができる。
次に、第２の酸化膜１３５の表面からＣＭＰ法をはじめとする研磨処理を行い、半導体基板１３０の表面を露出させると共に半導体基板１３０の表面の平坦化を行い、再生半導体基板１３２を作製する（図２（Ｄ）参照）。これは、第２のエッチング処理後の半導体基板１３０表面の平坦性が十分でない場合には、当該半導体基板をＳＯＩ基板の作製工程に用いることができないためである。なお、本実施の形態では、第２のエッチング処理で半導体領域１２９が完全に除去される場合を示しているが、第２のエッチング処理で半導体領域１２９を十分に除去することができなかった場合には、以下に示す平坦化処理によって残存した半導体領域１２９を併せて除去するのが好適である。
第２の酸化膜１３５の除去及び半導体基板１３０の平坦化を行う研磨方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いるのが好適である。ここで、ＣＭＰ法とは、被処理物の表面を化学的・機械的な複合作用により平坦化する手法をいう。例えば、研磨ステージの上に研磨布を貼り付け、被処理物と研磨布との間にスラリー（研磨剤）を供給しながら、研磨ステージと被処理物を各々回転または揺動させることにより行われる。これによって、スラリーと被処理物表面との間の化学反応、および、研磨布による被処理物の機械的研磨の作用によって、被処理物の表面が研磨される。
ＣＭＰ法を用いた研磨処理の回数は、１回であっても良いし、複数回としても良い。研磨処理を複数回行う場合には、例えば、高い研磨レートの一次研磨を行った後に、低い研磨レートの仕上げ研磨を行うのが望ましい。一次研磨には、ポリウレタン研磨布を用いるのが望ましく、スラリーの粒径は１２０ｎｍ〜１８０ｎｍ、例えば、１５０ｎｍ程度とするのが望ましい。仕上げ研磨には、スウェード地の研磨布を用いるのが望ましく、スラリーの粒径は４５ｎｍ〜７５ｎｍ、例えば、６０ｎｍ程度とするのが望ましい。
また、研磨処理に加えて、レーザー光の照射処理を行うことができる。研磨処理やレーザー光の照射処理は、複数回行ってもよいし、組み合わせて行ってもよい。レーザー光の照射処理に代えてランプ光の照射処理を行ってもよい。
このように上述の再生方法に加えて、半導体基板１３０にＣＭＰ法を用いた研磨処理を行うことによって、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化された再生半導体基板１３２を形成することができる。また、研磨レートの異なる複数回の研磨処理を行うことによって、短時間での半導体基板１３０の平坦化が実現できる。
本実施の形態で示したように、第１のエッチング処理で絶縁層を除去した後、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質と、を含む混合液を用いて第２のエッチング処理を行うことにより、半導体基板の周縁部に残存する損傷半導体領域を選択的に除去することができる。このため、半導体の除去量を低減し、半導体基板の再生回数、使用回数を増加させることができる。
さらに、第１のエッチング処理および第２のエッチング処理で半導体領域１２５、半導体領域１２７、および、半導体領域１２９を除去した後、半導体基板１３０の表面に部分的に残存した第１の酸化膜１３４を除去し、半導体基板１３０の表面に第２の酸化膜１３５を形成し、ＣＭＰ法をはじめとする研磨処理を行うことで、第２の酸化膜１３５を除去し、半導体基板１３０の研磨レートを均一にして、一様に研磨処理を行うことができるので、より平坦性の良好な再生半導体基板１３２を得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態に係るＳＯＩ基板の製造方法は、ボンド基板である半導体基板から分離させた半導体層をベース基板に接合してＳＯＩ基板を製造する。そして、半導体層が分離された後の半導体基板に再生処理を施して、ボンド基板として再利用する。以下、図３〜図５の断面図と図６のＳＯＩ基板作製工程図を参照して、本形態に係るＳＯＩ基板の製造方法の一例について説明する。
はじめに、半導体基板１００に脆化領域１０４を形成し、ベース基板１２０との貼り合わせの準備を行う工程について説明する。当該工程は、半導体基板１００に対する処理に関するものであり、図６の工程Ａに相当する。
まず、半導体基板１００を準備する（図３（Ａ）および図６の工程（Ａ−１）参照）。半導体基板１００としては、例えば、シリコンなどの単結晶半導体基板または多結晶半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、シリコン基板の周縁部には、図３（Ａ）に示すような、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。
なお、半導体基板１００の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）などを用いて適宜洗浄しておくのが好ましい。また、希フッ酸とオゾン水を交互に用いて半導体基板１００の表面を洗浄してもよい。
次に、半導体基板１００の表面を洗浄した後、半導体基板１００上に絶縁層１０２を形成する（図３（Ｂ）および、図６の工程（Ａ−２）参照）。絶縁層１０２は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。絶縁層１０２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いて形成することができる。本実施の形態では、一例として、酸化シリコン膜を絶縁層１０２として用いる場合について説明する。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳおよびＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉおよび水素の含有比率が上記の範囲内に含まれるものとする。
酸化シリコン膜を絶縁層１０２として用いる場合、絶縁層１０２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁層１０２の表面を酸素プラズマ処理で緻密化しても良い。
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜を、絶縁層１０２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
また、半導体基板１００を酸化することで得られる酸化膜で、絶縁層１０２を形成することもできる。上記酸化膜を形成するための熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種または複数種のガスを用いることができる。なお、図３（Ｂ）では、半導体基板１００を覆うように絶縁層１０２が形成されているが、本実施の形態はこれに限定されない。半導体基板１００にＣＶＤ法等を用いて絶縁層１０２を設ける場合、半導体基板１００の一方の面にのみ絶縁層１０２が形成されていてもよい。
熱酸化膜の形成条件の一例としては、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下（代表的には、９５０℃程度）で熱処理を行うというものがある。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。
このような、ハロゲン元素を含む雰囲気での熱酸化処理により、酸化膜にハロゲン元素を含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性の不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜が捕獲するので、後に形成される半導体層の汚染を防止することができる。
また、絶縁層１０２中に塩素等のハロゲン元素を含ませることにより、半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁層１０２を形成した後に行われる熱処理により、半導体基板１００に含まれる不純物が絶縁層１０２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁層１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。また、絶縁層１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜としても機能しうる。
特に、ハロゲンを含む雰囲気下における熱処理により、絶縁層１０２中に塩素等のハロゲンを含ませることは、半導体基板１００の洗浄が不十分である場合や、繰り返し再生処理を施して用いられる半導体基板の汚染除去において有効である。
また、酸化処理雰囲気に含まれるハロゲン元素により、半導体基板１００の表面の欠陥が終端されるため、酸化膜と半導体基板１００との界面の局在準位密度を低減することができる。
また、絶縁層１０２中に含まれるハロゲン元素は、絶縁層１０２に歪みを形成する。その結果、絶縁層１０２の水分に対する吸収率が向上し、水分の拡散速度が増加する。つまり、絶縁層１０２の表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１０２中に素早く吸収し、拡散させることができる。
また、ベース基板として、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むようなガラス基板を用いる場合、上記不純物がベース基板からＳＯＩ基板の半導体層に拡散することを防止できるような膜を、絶縁層１０２が少なくとも１層以上含んでいることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁層１０２が有することで、絶縁層１０２をバリア膜（ブロッキング膜とも呼ぶ）として機能させることができる。
窒化シリコン膜は、例えば、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコン膜は、例えば、シランとアンモニアと一酸化二窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
例えば、絶縁層１０２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。
絶縁層１０２を、バリア膜として機能する２層構造とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ〜３００ｎｍの窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜および半導体基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
例えば、絶縁層１０２をバリア膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁層１０２を形成すると良い。
次に、半導体基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁層１０２を介して半導体基板１００に照射し、半導体基板１００の表面から所望の深さの領域に脆化領域１０４を形成する（図３（Ｃ）および、図６の工程（Ａ−３）参照）。脆化領域１０４が形成される深さは、イオンの平均侵入深さとほぼ同じ深さであり、これは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。また、加速エネルギーは加速電圧、ドーズ量などにより調節できる。脆化領域１０４が形成される深さによって、後に半導体基板１００から分離される半導体層１２４の厚さが決定される。脆化領域１０４が形成される深さは、例えば半導体基板１００の表面から１０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は、５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度である。なお、本実施の形態では、イオンの照射を絶縁層１０２の形成後に行っているが、これに限られず、絶縁層１０２の形成前にイオンの照射を行っても良い。
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な例としては、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置がある。非質量分離型の装置では、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射する。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じてその構成を変更することができる。
本実施の形態では、イオンドーピング装置を用い、水素ガスから生成されるイオンを半導体基板１００に照射する場合について説明する。プラズマソースガスとしては、水素を含むガス、例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に照射する。
上記イオンの照射処理においては、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。プラズマ中のＨ３ ＋イオンの割合を高くすることで、水素イオンを効率よく、半導体基板１００に照射できるためである。なお、Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ照射する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能である。これにより、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。また、同じ質量のイオンを照射することで、半導体基板１００の同じ深さに集中させてイオンを照射することができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、イオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合には、重金属も同時に導入されるおそれがあるが、塩素原子を含有する絶縁層１０２を介してイオンの照射を行うことによって、重金属による半導体基板１００の汚染を防ぐことができる。
また、脆化領域１０４の形成は、イオン注入装置を用いたイオン注入処理で行うことができる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。イオン注入装置を用いる場合には、水素ガスやＰＨ３を励起して生成されたＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンを質量分離して、これらのいずれかを半導体基板１００に照射する。
イオン注入装置では、半導体基板１００に対して単一のイオンを照射することが可能であり、半導体基板１００の同じ深さに集中させてイオンを照射することができる。このため、照射されるイオンのプロファイルをシャープにすることが可能であり、分離される半導体層の表面平坦性を高めることが容易である。また、その電極構造から、重金属による汚染が比較的小さく、作製するトランジスタの特性悪化を抑制することができるため好適である。
次に、絶縁層１０２が形成された半導体基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や、純水と窒素による２流体ジェット洗浄などで行うことができる。超音波洗浄としては、メガヘルツ超音波洗浄（メガソニック洗浄）を用いることが望ましい。上述の超音波洗浄や２流体ジェット洗浄の後、半導体基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁層１０２表面の親水性を向上させる表面の活性化処理を行うことができる。
絶縁層１０２の表面の活性化処理は、オゾン水による洗浄の他、原子ビームまたはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理またはラジカル処理で行うことができる（図６の工程（Ａ−４）参照）。原子ビームまたはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビームまたは不活性ガスイオンビームを用いることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも呼ばれる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を以下に示す。
Ｏ２＋ｈν１（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （２）
Ｏ３＋ｈν２（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν１）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成される。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成される。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光（ｈν２）が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν３（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （５）
Ｏ３＋ｈν３（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光（ｈν３）を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光（ｈν３）が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
上記２００ｎｍ未満の波長を含む光を照射することにより被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾンおよび一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
次に、ベース基板１２０に対し、半導体基板１００との貼り合わせの準備を行う工程について説明する。当該工程は、ベース基板１２０に対する処理に関するものであり、図６の工程Ｂに相当する。
まず、ベース基板１２０を準備する（図６の工程（Ｂ−１）参照）。ベース基板１２０としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板などを用いることができる。また、窒化シリコンと酸化アルミニウムを主成分とした熱膨張係数がシリコンに近いセラミック基板を用いてもよい。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いてもよい。例えば、多結晶シリコン基板は、単結晶シリコン基板より安価であり、ガラス基板より耐熱性が高いという利点を有している。
ベース基板１２０として、ガラス基板を用いる場合には、例えば、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好適である。マザーガラスには、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８５０ｍｍ×３０５０ｍｍ）などのサイズのものが知られている。大面積のマザーガラス基板をベース基板１２０として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣを製造することができ、１枚の基板から製造される半導体装置の取り数が増加するので、生産性を飛躍的に向上させることができる。
また、ベース基板１２０上には絶縁層１２２を形成しておくのが望ましい（図６の工程（Ｂ−２）参照）。もちろん、ベース基板１２０上の絶縁層１２２は必須の構成ではないが、例えば、ベース基板１２０上に絶縁層１２２として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成しておくことで、ベース基板１２０から半導体基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。
また、絶縁層１２２は接合層として用いるため、接合不良を抑制するためには絶縁層１２２の表面を平滑とすることが好ましい。具体的には、絶縁層１２２の表面の平均面粗さ（Ｒａ）を０．５０ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように絶縁層１２２を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で適宜設定することができる。
貼り合わせを行う前に、ベース基板１２０の表面を洗浄する。ベース基板１２０の表面は、半導体基板１００と同様に、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）などを用いて適宜洗浄しておくのが好ましい。また、メガヘルツ超音波洗浄、２流体ジェット洗浄、オゾン水による洗浄などを用いて行ってもよい。また、絶縁層１０２と同様に、絶縁層１２２の表面に、原子ビームまたはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理またはラジカル処理などの表面活性化処理を行ってから貼り合わせを行うと良い（図６の工程（Ｂ−３）参照）。
次に、半導体基板１００とベース基板１２０とを貼り合わせ、半導体基板１００を、半導体層１２４と半導体基板１２１とに分離する工程について説明する。当該工程は、図６の工程Ｃに相当する。
まず、上述の工程を経た半導体基板１００とベース基板１２０を貼り合わせる（図４（Ａ）および、図６の工程（Ｃ−１）参照）。ここでは、絶縁層１０２および絶縁層１２２を介して、半導体基板１００とベース基板１２０を貼り合わせるが、絶縁層が形成されていない場合はこの限りでない。
貼り合わせは、ベース基板１２０の端の一箇所に０．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２、以下好ましくは１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加えて、貼り合わせ面を接近させることで実現される。圧力を加えて接近或いは密着させると、半導体基板１００とベース基板１２０とが接合し始め、自発的に接合が全面におよび、ベース基板１２０と半導体基板１００との貼り合わせが完了する。当該貼り合わせは、ファン・デル・ワールス力などをその原理とするものであり、室温でも強固な接合状態が形成されうる。
なお、半導体基板１００の周縁部にはエッジロールオフ領域と呼ばれる領域が存在し、当該領域では、半導体基板１００（絶縁層１０２）とベース基板１２０（絶縁層１２２）とは接触しないことがある。また、エッジロールオフ領域より外側（半導体基板１００の端寄り）に存在する面取部でも、ベース基板１２０と半導体基板１００とは接触しない。
半導体基板１００の作製に用いられるＣＭＰ法では、その原理から、半導体基板周縁部の研磨が中央部より早く進む傾向にあり、これによって、半導体基板１００の周縁部には、半導体基板１００の中央部より厚みが小さく平坦性の低い領域が形成される。当該領域がエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ）と呼ばれる領域である。半導体基板１００の端部が面取加工されていない場合であっても、このようなエッジロールオフ領域では、ベース基板１２０と貼り合わせられないことがある。
一のベース基板１２０に複数の半導体基板１００を貼り合わせる場合には、各半導体基板１００に圧力をかけるようにすることが望ましい。半導体基板１００の厚さの違いにより、ベース基板１２０と接触しない半導体基板１００が生じうるためである。なお、半導体基板１００の厚さが多少異なる場合であっても、ベース基板１２０のたわみなどによって半導体基板１００とベース基板１２０とを密着させることができる場合には、貼り合わせを良好に行うことができるため、この限りでない。
ベース基板１２０に半導体基板１００を貼り合わせた後には、接合を強化するための熱処理を行うことが望ましい（図６の工程（Ｃ−２）参照）。当該熱処理の温度は、脆化領域１０４に亀裂を発生させない温度、例えば、２００℃以上４５０℃以下とすることが好適である。また、この温度範囲で加熱した状態で、ベース基板１２０に半導体基板１００を貼り合わせることで、同様の効果を得ることができる。なお、上述の熱処理は、貼り合わせを行った装置または場所において連続的に行うことが望ましい。熱処理前の基板の搬送による基板の剥離を防止できるためである。
なお、半導体基板１００とベース基板１２０とを貼り合わせる際に、接合面にパーティクルなどが付着すると、付着部分では貼り合わせが行われない。パーティクルの付着を防ぐためには、半導体基板１００とベース基板１２０との貼り合わせは、気密性が確保された処理室内で行うことが望ましい。さらに、半導体基板１００とベース基板１２０とを貼り合わせる際に、処理室内を減圧状態（例えば、５．０×１０−３Ｐａ程度）とし、貼り合わせ処理の雰囲気を清浄にするようにしても良い。
次いで、熱処理を行うことで、脆化領域１０４において半導体基板１００を分離し、ベース基板１２０上に半導体層１２４を形成すると共に、半導体基板１２１を形成する（図４（Ｂ）および、図６の工程（Ｃ−３）参照）。上述のエッジロールオフ領域および面取部以外の領域では、半導体基板１００とベース基板１２０とは接合されているため、ベース基板１２０上には、半導体基板１００から分離された半導体層１２４が固定されることになる。
ここで、半導体層１２４を分離するための熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。当該熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置などを用いて行うことができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。ＧＲＴＡ装置を用いる場合には、温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱炉を用いる場合は、温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。また、半導体層１２４を分離した後、５００℃以上の温度で熱処理を行い、半導体層１２４中に残存する水素の濃度を低減させてもよい。
また、上記熱処理は、マイクロ波などの照射によって行っても良い。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、５〜３０分程度で照射することにより、半導体基板１００を分離させることができる。
半導体層１２４および、半導体基板１２１の分離に係る界面には、半導体領域１２９および半導体領域１３３が残存する。当該領域は、分離前の脆化領域１０４に対応する。このため、半導体領域１２９および半導体領域１３３は多くの水素を含み、多数の結晶欠陥が存在する。
また、半導体基板１２１の貼り合わせが行われなかった領域（具体的には、半導体基板１００のエッジロールオフ領域および面取部に対応する領域）には、凸部１２６が存在する。凸部１２６は、半導体領域１２７、未分離の半導体領域１２５、および絶縁層１２３によって構成されている。半導体領域１２７は半導体領域１２９などと同様に脆化領域１０４の一部であったものであるから、多くの水素を含み、多数の結晶欠陥を有する。また、半導体領域１２５は、半導体領域１２７などと比較して水素の含有量は小さいが、イオンの照射などに伴い、結晶欠陥が形成されている。
次に、ベース基板１２０に貼り合わせられた半導体層１２４の表面を平坦化し、結晶性を回復する工程について説明する。当該工程は、図６の工程Ｄに相当する。
ベース基板１２０に密着された半導体層１２４上の半導体領域１３３では、脆化領域１０４の形成および脆化領域１０４における半導体基板１００の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、半導体領域１３３を研磨などによって除去し、半導体層１２４の表面を平坦化しても良い（図４（Ｃ）および、図６の工程（Ｄ−１）参照）。平坦化は必須ではないが、平坦化を行うことで、半導体層と、後に半導体層表面に形成される層（例えば、絶縁層）との界面の特性を向上させることができる。具体的に研磨は、化学的機械的研磨または液体ジェット研磨などにより、行うことができる。ここで、半導体領域１３３を除去する際に、半導体層１２４も研磨され、半導体層１２４が薄膜化されることもある。
また、半導体領域１３３をエッチングによって除去し、半導体層１２４を平坦化することもできる。上記エッチングには、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。なお、上記研磨と上記エッチングの両方を用いて、半導体領域１３３を除去し、半導体層１２４の表面を平坦化してもよい。
また、上記研磨および上記エッチングにより、半導体層１２４の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層１２４を薄膜化することができる。
また、結晶欠陥の低減および平坦性向上のために、半導体領域１３３および半導体層１２４にレーザー光を照射しても良い（図６の工程（Ｄ−２）参照）。
なお、レーザー光を照射する前にドライエッチングにより半導体領域１３３を除去し、半導体層１２４の表面を平坦化している場合、半導体層１２４の表面付近では欠陥が生じていることがある。しかし、上記レーザー光の照射により、このような欠陥を補修することが可能である。
レーザー光の照射工程を用いることによって、他の熱処理と比較してベース基板１２０の温度上昇を小さくできるため、耐熱性の低い基板をベース基板１２０として用いることが可能になる。当該レーザー光の照射によって、半導体領域１３３を完全溶融し、半導体層１２４は部分溶融させることが望ましい。半導体層１２４を完全溶融させると、液相となった半導体層１２４での無秩序な核発生によって半導体層１２４が再結晶化することとなり、半導体層１２４の結晶性が低下するからである。半導体層１２４を部分溶融させることで、溶融されていない固相部分から結晶成長が進行し、半導体層１２４の結晶欠陥が減少され、結晶性が回復する。なお、半導体層１２４が完全溶融するとは、半導体層１２４が絶縁層１０２との界面まで溶融され、液体状態になることをいう。他方、半導体層１２４が部分溶融するとは、半導体層１２４の一部（ここでは上層）が溶融して液相となり、別の一部（ここでは下層）が固相を維持することをいう。
レーザー光を照射した後には、半導体層１２４の表面をエッチングしても良い。なお、この場合には、レーザー光の照射を行う前に半導体領域１３３をエッチングしても良いし、しなくとも良い。当該エッチングにより、半導体層１２４の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層１２４を薄膜化することができる。
レーザー光を照射した後には、半導体層１２４に５００℃以上６５０℃以下の熱処理を行うことが望ましい（図６の工程（Ｄ−３）参照）。この熱処理によって、半導体層１２４の欠陥をさらに低減させ、また、半導体層１２４の歪みを緩和させることができる。熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。例えば、抵抗加熱炉を用いる場合には、６００℃で４時間程度の熱処理を行えばよい。
上述の工程により得られたＳＯＩ基板を、その後の半導体装置の製造工程に用いて、各種の半導体装置を作製することができる（図６参照）。
次に、半導体基板１２１に再生処理を施し、再生半導体基板を製造する工程について説明する。当該工程は、図６の工程Ｅに相当する。なお、当該工程の詳細については、先の実施の形態を参酌することができるから、ここでは概略の説明のみにとどめる。
半導体基板１２１の周辺部には凸部１２６が形成されている（図５（Ａ）参照）。そして、当該凸部１２６は、半導体領域１２７、未分離の半導体領域１２５、絶縁層１２３によって構成されている。半導体領域１２５および半導体領域１２７は、上述のイオン照射により結晶欠陥が形成されており、また、半導体基板１２１の半導体領域１２９にも結晶欠陥が形成され、その平坦性は損なわれている。このため、半導体領域１２５、半導体領域１２７、半導体領域１２９をまとめて損傷半導体領域と呼ぶことができる。
上記半導体基板１２１に対して、第１のエッチング処理を行って、半導体基板１２１の絶縁層１２３を除去する（図５（Ｂ）および、図６の工程（Ｅ−１）参照）。当該工程の詳細については先の実施の形態を参酌すればよい。
次に、第２のエッチング処理を行って、半導体基板１２１の凸部１２６を形成する半導体領域１２５および半導体領域１２７を選択的に除去し、再生半導体基板１３２を形成する（図５（Ｃ）および、図６の工程（Ｅ−２）参照）。また、このとき同時に半導体領域１２９の除去も行われる。当該工程の詳細についても、先の実施の形態を参酌できる。
次に、半導体基板１３０の表面に部分的に残存した第１の酸化膜１３４を除去する（図５（Ｄ）および、図６の工程（Ｅ−３）参照）。当該工程の詳細についても、先の実施の形態を参酌できる。
次に、半導体基板１３０の表面を覆うように第２の酸化膜１３５を形成する（図５（Ｅ）および、図６の工程（Ｅ−４）参照）。当該工程の詳細についても、先の実施の形態を参酌できる。
最後に、第２の酸化膜１３５の除去及び半導体基板１３０の表面の平坦化を、ＣＭＰ法をはじめとする研磨処理によって、行う（図５（Ｆ）および、図６の工程（Ｅ−５）参照）。当該工程の詳細についても、先の実施の形態を参酌できる。
このように、第１のエッチング処理および第２のエッチング処理で半導体基板１２１の凸部１２６を除去した後、半導体基板１３０表面に第２の酸化膜１３５を形成することにより、半導体基板１３０の研磨レートを均一にして、一様に研磨処理を行うことができる。よって、良好な平坦性を有する再生半導体基板１３２を得ることができる。
以上により、半導体基板１２１は再生半導体基板１３２へと再生される。得られた再生半導体基板１３２は工程Ａにおいて半導体基板１００として再度利用することができる。
本実施の形態で示したように、再生処理工程を経た半導体基板を繰り返し使用することによって、ＳＯＩ基板の製造コストを抑制することができる。特に、本実施の形態等において説明する方法を用いる場合には、損傷半導体領域を選択的に除去することができるため、再生処理による半導体の除去量を抑制し、十分な再生回数を確保することが可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、耐熱性の高いシリコン基板等をベース基板として用いてＳＯＩ基板を作製する場合について説明する。なお、本実施の形態において示す方法は、多くの部分で先の実施の形態と共通している。よって、本実施の形態では、主に相違点について説明することとする。図面については、先の実施の形態と共通であるため、ここでは特に示さない。
ボンド基板として用いられる半導体基板に、絶縁層および脆化領域を形成する。絶縁層、脆化領域の形成を含む半導体基板に対する処理等については、先の実施の形態に示したものと同様である。よって、これらに関しては、先の実施の形態の記載を参酌すればよい。
本実施の形態では、ベース基板として耐熱性の高い基板を用いる。耐熱性の高い基板の例としては、石英基板、サファイア基板、半導体基板（例えば、単結晶シリコン基板や多結晶シリコン基板）などがある。本実施の形態では、ベース基板として単結晶シリコン基板を用いる場合について説明する。
単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、ベース基板として、矩形状の単結晶シリコン基板を用いる場合について説明する。なお、ベース基板とボンド基板の大きさは、同程度としても良いし、異ならせても良い。
ベース基板の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）などを用いて適宜洗浄しておくのが望ましい。また、希フッ酸とオゾン水を交互に吐出してベース基板の表面を洗浄してもよい。
ベース基板上には、絶縁層を形成しても良い。ベース基板上に絶縁層を形成する場合には、ボンド基板側の絶縁層を省略した構成とすることもできる。絶縁層は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いて形成することができる。
一例として、上記絶縁層を熱酸化処理によって形成することができる。熱酸化処理としては、ドライ酸化を用いることが好適であるが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種または複数種のガスを用いることができる。
貼り合わせを行う前には、ベース基板の表面を洗浄する。ベース基板の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄、２流体ジェット洗浄、オゾン水による洗浄などを用いて行うことができる。また、表面に、原子ビームまたはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理またはラジカル処理などの表面活性化処理を行ってから貼り合わせを行っても良い。
次に、半導体基板（ボンド基板）とベース基板とを貼り合わせ、半導体基板を分離する。これにより、ベース基板上には、半導体層が形成されることになる。当該工程の詳細については、先の実施の形態を参酌できる。
本実施の形態では、ベース基板として耐熱性の高い単結晶シリコン基板を用いている。このため、各種熱処理温度の上限を、単結晶シリコン基板の融点付近まで引き上げることが可能である。
例えば、半導体基板を分離するための熱処理温度の上限を１２００℃程度とすることができる。また、当該熱処理の温度を７００℃以上とすることにより、ベース基板との接合が一層強化される。
次に、ベース基板に貼り合わせられた半導体層の表面を平坦化し、結晶性を回復させる。
ベース基板に密着された半導体層には、脆化領域の形成および脆化領域における半導体基板の分離に伴い結晶欠陥が形成され、また、その平坦性は損なわれている。よって、熱処理を行って、結晶欠陥を低減させると共に、表面の平坦性を向上させるのが好適である。上記熱処理は、８００℃〜１３００℃、代表的には、８５０℃〜１２００℃の温度条件で行うことが望ましい。このような比較的高温の条件での熱処理を行うことにより、結晶欠陥を十分に低減し、表面の平坦性を向上させることが可能である。
熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、９５０℃〜１１５０℃で１分〜４時間程度の熱処理を行えばよい。なお、半導体基板を分離させる際の熱処理を高温で行って、当該熱処理に代えることもできる。
熱処理前または熱処理後において、半導体層にレーザー光を照射しても良い。レーザー光を照射することによって、熱処理では修復しきれない結晶欠陥をも修復することが可能である。レーザー光照射の詳細については、先の実施の形態を参酌できる。
また、熱処理前または熱処理後には、半導体層上方の半導体領域を研磨等によって除去し、表面を平坦化しても良い。当該平坦化処理によって、半導体層表面を一層平坦にすることができる。具体的に研磨は、化学的機械的研磨または液体ジェット研磨などにより、行うことができる。なお、当該処理によって、半導体層が薄膜化されることもある。
また、半導体層上方の半導体領域をエッチングによって除去し、平坦化することもできる。上記エッチングには、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。なお、上記研磨と上記エッチングの両方を用いて平坦化してもよい。
また、上記研磨および上記エッチングにより、半導体層の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層を薄膜化することができる。
上述の工程により得られたＳＯＩ基板を、その後の半導体装置の製造工程に用いて、各種の半導体装置を作製することができる。
再生処理の詳細については、先の実施の形態を参酌することができる。
本実施の形態で示したように、再生処理工程を経た半導体基板を繰り返し使用することによって、ＳＯＩ基板の製造コストを抑制することができる。特に、本実施の形態等において示すような高温での熱処理を用いる場合には、ボンド基板にごくわずかな欠陥が残存する場合であっても、良好な特性を有するＳＯＩ基板を製造することが可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
先の実施の形態において作製されたＳＯＩ基板を用いた半導体装置の一例を、図７に示す。
図７は、ｎチャネル型薄膜トランジスタであるトランジスタ２８０、およびｐチャネル型薄膜トランジスタであるトランジスタ２８１を有する半導体装置の一例である。トランジスタ２８０、トランジスタ２８１は、絶縁層１０２および絶縁層１２２を介してベース基板１２０上に形成されている。このような複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。以下、図７に示す半導体装置の作製方法について説明する。
はじめに、ＳＯＩ基板を用意する。ＳＯＩ基板としては、先の実施の形態で作製したＳＯＩ基板を用いることができる。
次に、エッチングにより、半導体層を分離して島状の半導体層２５１、半導体層２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。
半導体層２５１、半導体層２５２上に絶縁層２５４を形成した後、絶縁層２５４を介して、半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。
なお、半導体層には、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を添加しておくことが望ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。
次に、半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストマスクで覆い、不純物元素を半導体層２５１に添加して、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。添加する不純物元素としては、リンまたはヒ素を用いればよい。ゲート電極２５５がマスクとなることにより、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。また、半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。次に、半導体層２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストマスクで覆う。そして、不純物元素を半導体層２５２に添加する。添加する不純物元素としては、ホウ素、アルミニウム、ガリウム等を用いればよい。ここでは、ゲート電極２５６がマスクとして機能して、半導体層２５２に自己整合的にｐ型の高濃度不純物領域２５９が形成される。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。なお、ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
次に、半導体層２５１を覆うレジストマスクを除去した後、プラズマＣＶＤ法等によって、窒化シリコン等の窒化物や酸化シリコン等の酸化物を含む単層構造または積層構造の絶縁層を形成する。そして、当該絶縁層に垂直方向の異方性エッチングを適用することで、ゲート電極２５５、ゲート電極２５６の側面に接するサイドウォール絶縁層２６１、サイドウォール絶縁層２６２を形成する。なお、上記異方性エッチングにより、絶縁層２５４もエッチングされる。
次に、半導体層２５２をレジストマスクで覆い、半導体層２５１に高ドーズ量で不純物元素を添加する。これにより、ゲート電極２５５およびサイドウォール絶縁層２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。
不純物元素の活性化処理（熱処理）の後、水素を含む絶縁層２６８を形成する。絶縁層２６８を形成後、３５０℃以上４５０℃以下の温度による熱処理を行い、絶縁層２６８中に含まれる水素を半導体層２５１、半導体層２５２中に拡散させる。絶縁層２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、半導体層２５２に水素を供給することで、半導体層２５１や半導体層２５２中、またはこれらと絶縁層２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁層２６９を形成する。層間絶縁層２６９は、酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）などの無機材料を含む絶縁膜、または、ポリイミド、アクリルなどの有機材料を含む絶縁膜、を用いた単層構造または積層構造とすることができる。層間絶縁層２６９にコンタクトホールを形成した後、配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜を用いることができる。バリアメタル膜は、モリブデン、クロム、チタンなどを用いて形成することができる。
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板は、先の実施の形態で示したように、非常に低コストに製造される。このため、半導体装置の製造に係るコストを抑制することが可能である。
なお、本実施の形態では、図７に係る半導体装置およびその作製方法について説明したが、開示する発明の一態様に係る半導体装置の構成はこれに限定されない。半導体装置は、ＴＦＴの他、容量素子、抵抗素子、光電変換素子、発光素子などを有していても良い。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、ＳＯＩ基板の作製で生じる半導体基板に対して、絶縁層の除去及び半導体基板周辺部の段差除去を行った。上記処理を行った半導体基板において、半導体基板のサイクル洗浄とＣＭＰ処理を行った半導体基板と、ＣＭＰ処理だけを行った半導体基板の平坦性を、魔鏡評価システムを用いて比較した。以下に、その結果を示す。
まず、本実施例で用いた半導体基板について説明する。
本実施例では、半導体基板として５インチ角の矩形状単結晶シリコン基板を用いた。まず、半導体基板をＨＣｌ雰囲気下で熱酸化し、基板表面に１００ｎｍの厚さの熱酸化膜を形成した。熱酸化の条件は、９５０℃で４時間であり、熱酸化の雰囲気は、ＨＣｌが酸素に対して３体積％の割合で含まれるものとした。
次に、熱酸化膜の表面からイオンドーピング装置を用いて半導体基板に水素を照射した。本実施例では、水素をイオン化して照射することで、半導体基板に脆化領域を形成した。イオンドーピングの条件は、加速電圧を４０ｋＶ、ドーズを２．０×１０１６ｉｏｎｓ／ｃｍ２とした。
そして、半導体基板を、熱酸化膜を介してガラス基板に貼り合わせた。その後、２００℃で１２０分の熱処理を行い、さらに、６００℃で１２０分の熱処理を行って、脆化領域において半導体基板から薄膜の単結晶シリコン層を分離した。これにより、ＳＯＩ基板が作製されると共に、周縁部に凸部を有する半導体基板が作製された。
次に、上述の半導体基板に対する処理について説明する。
まず、半導体基板を覆うように形成されている絶縁層を除去するために、半導体基板にフッ酸とフッ化アンモニウムと界面活性剤を含む混合液（ステラケミファ社製、商品名：ＬＡＬ５００）を用いたウェットエッチング処理を施した。このとき、液温は室温、エッチング時間は３００秒とした。
次に、絶縁層を除去した半導体基板に対して、フッ酸と硝酸と酢酸とを１：３：１０の体積比で混合した混合液Ａをエッチャントとして用いてウェットエッチングを行い、半導体基板周辺部の段差を選択的に除去した。混合液Ａの作製においては、フッ酸は濃度が５０重量％のもの（ステラケミファ社製）、硝酸は濃度が７０重量％のもの（和光純薬株式会社製）、酢酸は濃度が９７．７重量％のもの（キシダ化学株式会社製）を用いた。また、エッチャントの液温は室温とし、エッチング時間は４分とした。以上のような処理を施した２枚の半導体基板Ａ、Ｂを用意した。
次に、半導体基板Ａに対してのみ、サイクル洗浄を行った。ここで、サイクル洗浄とは、半導体基板の表面に形成される酸化膜の除去と新しい酸化膜の形成を繰り返し行う洗浄処理のことを示す。具体的には、半導体基板を６００回転／秒で回転させながら、半導体基板の表面をオゾン水で６秒処理して、フッ酸を含む水溶液で６秒処理し、それを４回繰り返す。それから、半導体基板を６００回転／秒で回転させながら、半導体基板の表面をオゾン水で２０秒間処理する。ここで、オゾン水の濃度は、９．５ｐｐｍ乃至１０．５ｐｐｍ程度とし、フッ酸を含む水溶液の濃度は、０．５％とした。
次に、半導体基板Ａと半導体基板Ｂに高い研磨レートのＣＭＰ処理を行った。当該ＣＭＰ処理では、ポリウレタン地の研磨布、および、シリカ系スラリー液（ニッタ・ハース株式会社製ＩＬＤ１３００、粒径１５０ｎｍ、２０倍希釈）を用いた。また、スラリー流量を２００ｍｌ／ｍｉｎ、研磨圧を０．０２ＭＰａ、スピンドル回転数を３０ｒｐｍ、テーブル回転数を３０ｒｐｍ、処理時間を６分とした。
その後、半導体基板Ａと半導体基板Ｂに低い研磨レートのＣＭＰ処理を行った。当該ＣＭＰ処理では、スウェード地の研磨布（ニッタ・ハース株式会社製ｓｕｐｒｅｍｅ）、および、シリカ系スラリー液（ニッタ・ハース株式会社製ＮＰ８０２０、粒径６０ｎｍ、２０倍希釈）を用いた。また、スラリー流量を２００ｍｌ／ｍｉｎ、研磨圧を０．０１ＭＰａ、スピンドル回転数を３０ｒｐｍ、テーブル回転数を３０ｒｐｍ、処理時間を６分とした。
次に、半導体基板Ａと半導体基板Ｂをコベルコ科研製魔鏡システムＭＩＳ−２０００Ｚを用いて測定し、観察像を撮影した。
ここで、魔鏡評価システムについて説明する。魔鏡評価システムは、近くからでは容易に分からない程度の微細な凹凸を鏡の表面に刻み、光を反射させて結像させる距離を数メートルほど長くすることで光の焦点がずれ始め文様となって見える魔鏡の原理を応用して、表面の微細な凹凸を検出する装置である。魔鏡の原理により、鏡面加工された試料表面の目に見えない凹凸を、凸部は暗い像にて、凹部は明るい像にて表示することができる。この装置を利用することにより基板表面上のマクロなレベルでのわずかな面荒れ、突起、凹み、研磨痕、研磨ムラ、クラック、サーマルスリップなどを観察することができる。
魔鏡評価システムによる、半導体基板Ａの観察像を図８（Ａ）に、半導体基板Ｂの観察像を図８（Ｂ）に示す。図８（Ａ）より、ＣＭＰ処理の前にサイクル洗浄を行った半導体基板Ａは、半導体基板表面の凹凸が少なく、平坦性が良好であることが分かる。それに対して、サイクル洗浄を行わずにＣＭＰ処理を行った半導体基板Ｂは、向かって左上の角に暗い像が写っており、凸部３００が形成されているのが分かる。
半導体基板Ｂに示される凸部３００は、混合液Ａによるエッチング後に半導体基板Ｂの表面に部分的に残存した酸化膜と半導体基板Ｂの露出部分とで、ＣＭＰ処理の研磨レートが異なり、半導体基板Ｂの表面が一様に研磨されなかったことによるものと考えられる。それに対して、サイクル洗浄において、半導体基板Ａの表面の酸化膜形成と酸化膜除去を繰り返し、均一で薄い酸化膜が形成された半導体基板Ａは、ＣＭＰ処理によって、一様に酸化膜が除去されてから、基板表面が一様な研磨レートで研磨されたため、平坦性が良好になっている。
以上より、基板周辺部段差の選択除去の際に、部分的に残存する酸化膜を除去し、半導体基板表面に均一で薄い酸化膜を形成してから、ＣＭＰ処理を行うことによって、より良好な平坦性を有する再生半導体基板を作製することができる。
１００ 半導体基板
１０２ 絶縁層
１０４ 脆化領域
１２０ ベース基板
１２１ 半導体基板
１２２ 絶縁層
１２３ 絶縁層
１２４ 半導体層
１２５ 半導体領域
１２６ 凸部
１２７ 半導体領域
１２９ 半導体領域
１３０ 半導体基板
１３２ 再生半導体基板
１３３ 半導体領域
１３４ 第１の酸化膜
１３５ 第２の酸化膜
１４４ ブリスター
１４５ 領域
２５１ 半導体層
２５２ 半導体層
２５４ 絶縁層
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁層
２６２ サイドウォール絶縁層
２６７ 高濃度不純物領域
２６８ 絶縁層
２６９ 層間絶縁層
２７０ 配線
２８０ トランジスタ
２８１ トランジスタ
３００ 凸部

Claims (13)

  1. イオンの照射および熱処理を経て一部が半導体層として分離することにより、周縁部に損傷半導体領域と絶縁層とを含む凸部が残存した半導体基板に対し、
    前期絶縁層が除去されるエッチング処理と、
    前記半導体基板を構成する半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、および、前記半導体材料の酸化の速度および前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記損傷半導体領域が選択的に除去されるエッチング処理と、
    前記半導体基板の表面に酸化膜の形成と、
    前記酸化膜の表面からの研磨処理により、前記半導体基板の表面の露出と共に前記半導体基板の表面の平坦化と、
    を行う半導体基板の再生方法。
  2. 請求項１において、
    オゾンを含む水溶液を用いて、前記酸化膜の形成を行う半導体基板の再生方法。
  3. イオンの照射および熱処理を経て一部が半導体層として分離することにより、周縁部に損傷半導体領域と絶縁層とを含む凸部が残存した半導体基板に対し、
    前期絶縁層が除去されるエッチング処理と、
    前記半導体基板を構成する半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、および、前記半導体材料の酸化の速度および前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記損傷半導体領域が選択的に除去されるエッチング処理と、
    前記損傷半導体領域が選択的に除去されるエッチング処理において部分的に残存した第１の酸化膜が除去されるエッチング処理と、
    前記半導体基板の表面に第２の酸化膜の形成と、
    前記第２の酸化膜の表面からの研磨処理により、前記半導体基板の表面の露出と共に前記半導体基板の表面の平坦化と、
    を行う半導体基板の再生方法。
  4. 請求項３において、
    オゾンを含む水溶液を用いて、前記第２の酸化膜の形成を行う半導体基板の再生方法。
  5. 請求項３又は請求項４において、
    前記第１の酸化膜が除去されるエッチング処理と、前記第２の酸化膜の形成を繰り返し行う半導体基板の再生方法。
  6. 請求項３乃至請求項５のいずれか一項において、
    フッ酸を含む溶液を用いて、前記第１の酸化膜が除去されるエッチング処理を行う半導体基板の再生方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    ＣＭＰ処理を用いて前記研磨処理を行う半導体基板の再生方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記イオンの照射は、質量分離を行わずになされたものである半導体基板の再生方法。
  9. 請求項１乃至請求項７のいずれか一項において、
    前記イオンの照射は、質量分離を行ってなされたものである半導体基板の再生方法。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記イオンは、Ｈ３ ＋を含む半導体基板の再生方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記半導体基板を構成する半導体材料を酸化する物質として硝酸を、
    前記酸化された半導体材料を溶解する物質としてフッ酸を、
    前記半導体材料の酸化の速度および前記酸化された半導体材料の溶解の速度を制御する物質として酢酸を、
    用いる半導体基板の再生方法。
  12. 請求項１乃至請求項１１のいずれか一項に記載の方法を用いて、前記半導体基板から再生半導体基板を作製する再生半導体基板の作製方法。
  13. 請求項１２に記載の方法で作製された再生半導体基板中にイオンを照射して脆化領域を形成し、
    絶縁層を介して、前記再生半導体基板とベース基板を貼り合わせ、
    熱処理によって前記再生半導体基板を分離して、前記ベース基板上に半導体層を形成するＳＯＩ基板の作製方法。
JP2010184780A 2009-08-25 2010-08-20 半導体基板の再生方法 Expired - Fee Related JP5520744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184780A JP5520744B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009194318 2009-08-25
JP2009194318 2009-08-25
JP2010184780A JP5520744B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Publications (3)

Publication Number Publication Date
JP2011071493A true JP2011071493A (ja) 2011-04-07
JP2011071493A5 JP2011071493A5 (ja) 2013-08-22
JP5520744B2 JP5520744B2 (ja) 2014-06-11

Family

ID=43730986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184780A Expired - Fee Related JP5520744B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Country Status (3)

Country Link
US (1) US8318588B2 (ja)
JP (1) JP5520744B2 (ja)
KR (1) KR101734062B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
KR101323274B1 (ko) * 2011-04-25 2013-10-29 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101226904B1 (ko) * 2012-07-31 2013-01-29 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법
KR101226905B1 (ko) * 2012-07-31 2013-01-29 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법
KR102481166B1 (ko) * 2015-10-30 2022-12-27 삼성전자주식회사 식각 후처리 방법
KR20200136387A (ko) * 2018-03-29 2020-12-07 도레이 카부시키가이샤 수지막, 그것을 포함하는 디스플레이 및 그들의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155978A (ja) * 1999-11-29 2001-06-08 Shin Etsu Handotai Co Ltd 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
WO2006109614A1 (ja) * 2005-04-06 2006-10-19 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP2009076784A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
JPS6286709A (ja) 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
US5374654A (en) * 1987-07-24 1994-12-20 Schering Aktiengesellschaft 9-substituted carbacyclin derivatives, processes for their preparation, and their use as medicinal agents
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5494849A (en) 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6245161B1 (en) 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1154451A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000223682A (ja) 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
EP1039513A3 (en) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
EP1939932A1 (en) 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
JP2001094136A (ja) * 1999-09-22 2001-04-06 Canon Inc 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274368A (ja) 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6521492B2 (en) 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP2002134375A (ja) 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP2003163335A (ja) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
KR20050044643A (ko) 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
EP1427002B1 (en) 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
EP2091075A2 (en) 2002-12-06 2009-08-19 S.O.I.TEC Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
RU2217842C1 (ru) 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2858875B1 (fr) 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
JP2005072070A (ja) 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
US7867877B2 (en) 2004-01-30 2011-01-11 Sumco Corporation Method for manufacturing SOI wafer
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP4934966B2 (ja) 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2006294737A (ja) 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP5122731B2 (ja) 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4977999B2 (ja) 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7829436B2 (en) 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
EP1835533B1 (en) 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
US7790565B2 (en) 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
JP5314838B2 (ja) 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP2008153411A (ja) 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7759233B2 (en) 2007-03-23 2010-07-20 Micron Technology, Inc. Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures
JP5289805B2 (ja) 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7939424B2 (en) 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5688203B2 (ja) 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7767583B2 (en) 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
US20100022070A1 (en) 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG159484A1 (en) 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
CN102460642A (zh) 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
US8278187B2 (en) 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
WO2011024619A1 (en) 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
KR101731809B1 (ko) 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155978A (ja) * 1999-11-29 2001-06-08 Shin Etsu Handotai Co Ltd 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
WO2006109614A1 (ja) * 2005-04-06 2006-10-19 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP2009076784A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
KR101734062B1 (ko) 2017-05-11
US20110065263A1 (en) 2011-03-17
US8318588B2 (en) 2012-11-27
JP5520744B2 (ja) 2014-06-11
KR20110021670A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
TWI524409B (zh) 半導體基板的再生處理方法及ｓｏｉ基板的製造方法
JP5622988B2 (ja) 半導体基板の作製方法
JP5721962B2 (ja) Ｓｏｉ基板の作製方法
JP5572347B2 (ja) Ｓｏｉ基板の作製方法
JP5520744B2 (ja) 半導体基板の再生方法
US8278187B2 (en) Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
JP5865786B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5728180B2 (ja) 半導体基板の再生方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5634210B2 (ja) 半導体基板の作製方法
JP2011228651A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP2012156495A (ja) Ｓｏｉ基板の作製方法
JP2010118420A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5520744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees