JP2001274368A - 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ - Google Patents

貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ

Info

Publication number
JP2001274368A
JP2001274368A JP2000086255A JP2000086255A JP2001274368A JP 2001274368 A JP2001274368 A JP 2001274368A JP 2000086255 A JP2000086255 A JP 2000086255A JP 2000086255 A JP2000086255 A JP 2000086255A JP 2001274368 A JP2001274368 A JP 2001274368A
Authority
JP
Japan
Prior art keywords
wafer
temperature
ion
bonded
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000086255A
Other languages
English (en)
Inventor
Takao Abe
孝夫 阿部
Soumei Onuki
惣明 大貫
Shuichi Suzuki
修一 鈴木
Isao Yokogawa
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000086255A priority Critical patent/JP2001274368A/ja
Priority to PCT/JP2001/002235 priority patent/WO2001073848A1/ja
Priority to EP01914187A priority patent/EP1189285A4/en
Priority to US09/979,105 priority patent/US20020157790A1/en
Priority to KR1020017015151A priority patent/KR100776381B1/ko
Priority to TW090107099A priority patent/TW487974B/zh
Publication of JP2001274368A publication Critical patent/JP2001274368A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

(57)【要約】 【課題】 イオン注入剥離法において、剥離に必要な注
入線量の低減による生産性の向上とコストダウンをはか
り、剥離温度の低温化による熱膨張係数が異なるウエー
ハと結合する場合でもウエーハの割れを発生させること
なく貼り合わせを可能とすることができる貼り合わせウ
エーハの製造方法を提供する。 【解決手段】 少なくとも、第1ウエーハの表面より水
素イオンまたは希ガスイオンの少なくとも一方を注入す
ることにより第1ウエーハ内部に微小気泡層(注入層)
を形成するイオン注入工程と、前記第1ウエーハのイオ
ン注入が行われた表面と第2ウエーハの表面とを密着さ
せる密着工程と、密着した状態の前記第1ウエーハと第
2ウエーハに熱処理を加えることにより前記微小気泡層
で第1ウエーハを剥離する剥離工程とを有する貼り合わ
せウエーハの製造方法において、前記イオン注入工程に
おける第1ウエーハの温度を20℃未満の温度に保持し
てイオン注入を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、水素イオンまたは
希ガスイオンを注入したウエーハ(第1ウエーハ、ボン
ドウエーハ)を、他のウエーハ(第2ウエーハ、ベース
ウエーハ)と密着させた後、熱処理して第1ウエーハを
剥離することによって貼り合わせウエーハを製造する、
いわゆるイオン注入剥離法に関し、従来に比べ注入イオ
ンのドーズ量を低減し、かつ剥離温度を低くすることが
可能な、イオン注入剥離法を用いた貼り合わせウエーハ
の製造方法に関する。
【0002】
【従来の技術】貼り合わせ法を用いた貼り合わせSOI
(silicon on insulator)ウエーハ
の作製方法として、2枚のシリコンウエーハをシリコン
酸化膜を介して貼り合わせる技術、例えば特公平5−4
6086号公報に示されている様に、少なくとも一方の
ウエーハに酸化膜を形成し、接合面に異物を介在させる
ことなく相互に密着させた後、200〜1200℃の温
度で熱処理して結合強度を高める方法が、従来より知ら
れている。
【0003】熱処理を行なうことにより結合強度が高め
られた貼り合わせウエーハは、その後の研削研磨工程が
可能となるため、素子作製側ウエーハ(第1ウエーハ、
ボンドウエーハ)を研削及び研磨により所望の厚さに減
厚加工することにより、素子形成を行なうSOI層を形
成することができる。
【0004】このようにして作製された貼り合わせSO
Iウエーハは、SOI層の結晶性に優れ、SOI層直下
に存在する埋め込み酸化膜の信頼性も高いという利点が
ある。しかし、第1ウエーハを研削及び研磨により薄膜
化しているため、薄膜化に時間がかかる上、材料が無駄
になり、しかもSOI層の膜厚均一性は高々目標膜厚±
0.3μm程度しか得られないという欠点があった。
【0005】一方、近年の半導体デバイスの高集積化、
高速度化に伴い、SOI層の厚さは更なる薄膜化と膜厚
均一性の向上が要求されており、具体的には0.1±
0.01μm程度の膜厚及び膜厚均一性が必要とされて
いる。
【0006】このような膜厚及び膜厚均一性をもつ薄膜
SOIウエーハを貼り合わせウエーハで実現するために
は従来の研削・研磨のみによる減厚加工では不可能であ
る。そこで、貼り合わせウエーハの新たな薄膜化技術と
して、特開平5−211128号公報に開示されている
ようなイオン注入剥離法あるいは水素イオン剥離法と呼
ばれる方法が開発された。
【0007】このイオン注入剥離法による貼り合わせS
OIウエーハの作製方法は、例えば二枚のシリコンウエ
ーハのうち少なくとも一方に酸化膜を形成するととも
に、一方のシリコンウエーハの上面から水素イオンまた
は希ガスイオンを注入し、該シリコンウエーハ内部に微
小気泡層(封入層)を形成させた後、このイオン注入面
を酸化膜を介して他方のウエーハと密着させ、その後熱
処理(剥離熱処理)を加えて微小気泡層を劈開面(剥離
面)として一方のウエーハを薄膜状に剥離し、さらに熱
処理(結合熱処理)を加えて強固に結合することによっ
てSOIウエーハを作製する技術である。
【0008】この方法では、剥離面は良好な鏡面であ
り、SOI層の膜厚均一性が極めて高いSOIウエーハ
が比較的容易に得られる上、剥離した一方のウエーハを
再利用できるので、材料を有効に使用できるという利点
も有する。
【0009】また、この方法は、酸化膜を介さずに直接
シリコンウエーハ同士を結合することもできるし、シリ
コンウエーハ同士を結合する場合だけでなく、シリコン
ウエーハにイオン注入して、石英、サファイア、窒化珪
素、窒化アルミニウム等のシリコンとは熱膨張係数の異
なる絶縁性ウエーハと結合したり、絶縁性ウエーハにイ
オン注入して他のウエーハと結合することにより、これ
らの薄膜を有するウエーハを作製する場合等にも用いら
れる。
【0010】
【発明が解決しようとする課題】このイオン注入剥離法
は、貼り合わせSOIウエーハの製造方法として極めて
優れた方法であるが、実用的には下記の問題点を有して
いた。その1つは、剥離を発生させるためには注入線量
(ドーズ量)をある程度高くしなければならないため、
製造コストが高くなるということである。すなわち、剥
離を発生させるための注入線量は、特開平5−2111
28号公報に開示されているように、1×1016/c
を超える(例えば5×1016/cm)注入線量
が必要とされる。従って、注入時間の長時間化をまね
き、スループットの低下によるコストアップを引き起こ
している。したがって、注入線量の低減が求められてい
る。
【0011】また、特開平5−211158号には、上
記線量を注入したシリコンウエーハを他のウエーハと密
着させた状態で熱処理してイオン注入層で剥離を発生さ
せるためには、約500℃を超える温度が必要であるこ
とが記載されている。しかしながら、シリコンウエーハ
と例えば絶縁性ウエーハのようなシリコンとは熱膨張係
数の異なるウエーハとの貼り合わせを行う場合に、両ウ
エーハを密着させた状態で500℃を超える熱処理を加
えると、加熱中或いは冷却中に一方のウエーハが破損し
てしまうという問題があった。この問題を解決するた
め、本出願人は先の出願(特開平11−145438
号、特開平11−330438号)において、熱処理と
薄膜化を繰り返す方法や、重水素イオンを注入する方法
を提案したが、いずれの方法も必ずしも簡便な方法とは
言えなかった。
【0012】さらに、イオン注入剥離法では、上述のよ
うにSOI層の膜厚均一性が極めて高いSOIウエーハ
が得られるが、剥離面には、鏡面ではあるものの多少表
面粗さが生じるとともに、イオン注入により結晶欠陥が
生じる。したがって、これを除去する目的で、SOI層
の表面をわずかながらではあるが研磨することが必要に
なる。この研磨はタッチポリッシュと呼ばれる研磨代
(5nm〜400nm)の極めて少ない鏡面研磨である
が、研磨代が増加するに伴いイオン注入剥離法によっ
て、せっかく向上した膜厚均一性を悪化させることがあ
るという問題もある。
【0013】本発明は、このような問題点に鑑みなされ
たもので、イオン注入剥離法において、剥離に必要な注
入線量の低減による生産性の向上とコストダウンをはか
り、剥離温度の低温化による熱膨張係数が異なるウエー
ハと結合する場合でもウエーハの割れを発生させること
なく貼り合わせを可能とすることができる貼り合わせウ
エーハの製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる貼り合わせウエーハの製造方法は、
少なくとも、第1ウエーハの表面より水素イオンまたは
希ガスイオンの少なくとも一方を注入することにより第
1ウエーハ内部に微小気泡層(注入層)を形成するイオ
ン注入工程と、前記第1ウエーハのイオン注入が行われ
た表面と第2ウエーハの表面とを密着させる密着工程
と、密着した状態の前記第1ウエーハと第2ウエーハに
熱処理を加えることにより前記微小気泡層で第1ウエー
ハを剥離する剥離工程とを有する貼り合わせウエーハの
製造方法において、前記イオン注入工程における第1ウ
エーハの温度を20℃未満の温度に保持してイオン注入
を行うことを特徴とする貼り合わせウエーハの製造方法
である(請求項1)。
【0015】このように、第1ウエーハの温度を20℃
未満の温度に保持してイオン注入を行うようにすれば、
イオン注入されるウエーハ中の格子の乱れを小さくする
ことができるので、注入プロファイルを改善することが
できる。その結果、剥離に必要な注入線量の低減および
剥離温度の低温化による結合熱処理時のウエーハ割れの
防止をはかることができる。
【0016】この場合、前記イオン注入工程の第1ウエ
ーハの温度を0℃以下とするのがより好ましい(請求項
2)。このように、注入プロファイルの改善効果を高め
るためには第1ウエーハの温度を0℃以下とするのが好
ましい。特に、0℃以下の温度に保持するために比較的
安価で入手しやすい液体窒素を使用すれば−196℃ま
で低温保持が可能であり、液体ヘリウムを使用すれば−
269℃程度まで低温保持ができ、理論プロファイルに
近づけることができるため、注入線量をより低減するこ
とができ、剥離温度の低温化にも有利である。
【0017】また、本発明では、前記剥離工程の熱処理
温度を500℃未満とすることができる(請求項3)。
このように、本発明では、注入プロファイルが改善され
るため、500℃未満の温度で剥離させることが可能と
なる。したがって、熱膨張係数が異なるウエーハと結合
する場合でもウエーハの割れを発生させることなく貼り
合わせをすることができる。
【0018】そして、本発明では、第1ウエーハとして
シリコン単結晶ウエーハを用いることができる(請求項
4)。このように、第1ウエーハとしてシリコン単結晶
ウエーハを用いれば、膜厚が極めて均一なSOI層を有
するSOIウエーハを低コストで作製できるので、各種
デバイスへ広範囲に適用することができる。
【0019】また、イオン注入前の第1ウエーハの表面
に予め酸化膜を形成するのが好ましい(請求項5)。こ
れは、イオン注入前の表面に熱酸化膜、あるいはCVD
酸化膜等を形成しておくと、イオン注入時にチャネリン
グ現象による注入プロファイルの悪化(深さ方向の広が
り)を低減することができるし、第2ウエーハとの結合
時にボイド(未結合部)の発生を低減できるからであ
る。
【0020】また、本発明では、第2ウエーハとして
は、シリコン単結晶ウエーハを用いることができるし
(請求項6)、第1ウエーハと熱膨張係数が異なるウエ
ーハを用いることもできる(請求項7)。
【0021】第2ウエーハ、すなわちベースウエーハと
してシリコン単結晶ウエーハを用いれば、平坦度に優れ
たウエーハが得られ、しかも直径200mmや300m
m或いはそれ以上の大口径ウエーハも得ることができ
る。
【0022】一方、本発明は、剥離温度を低温化するこ
とができるので、第1ウエーハと熱膨張係数が異なるウ
エーハを結合する場合でもウエーハの割れを発生させる
ことなく貼り合わせウエーハの製造が可能となる。した
がって、例えば第1ウエーハをシリコン単結晶ウエーハ
とし、第2ウエーハとしてシリコンと熱膨張係数が異な
る石英、サファイア、窒化珪素、窒化アルミニウム等か
らなる絶縁性ウエーハを用いても、割れを生じさせずに
容易に貼り合わすことができる。
【0023】さらに、密着前の第2ウエーハの表面に予
め酸化膜を形成するようにしてもよい(請求項8)。こ
のように、第2ウエーハ表面に熱酸化膜、あるいはCV
D酸化膜等を形成しておくことにより、第1ウエーハと
の結合によるボイドの発生を低減することができる。
【0024】そして、本発明の方法によって、極めて高
品質な貼り合わせウエーハを得ることができる(請求項
9)。特に、本発明では、極めて膜厚の均一性が高いS
OI層を有するSOIウエーハとすることが出来るし、
シリコンウエーハ同士を貼り合わせたもののみならず、
シリコンウエーハと絶縁ウエーハ、絶縁ウエーハ同士を
貼り合わせたものも提供することができる。
【0025】
【発明の実施の形態】以下、本発明の実施形態を詳細に
説明するが、本発明はこれらに限定されるものではな
い。本発明者らは、イオン注入剥離法において、剥離に
必要な注入線量の低減と剥離温度の低温化をはかるた
め、イオン注入中のウエーハの温度に着目した。
【0026】すなわち、従来のイオン注入剥離法におい
て、イオン注入を行っているウエーハの温度について
は、特開平5−211128号公報に記載されているよ
うに、注入イオンによって発生されたガスが急速に拡散
し且つ半導体から放出する臨界温度よりも低く維持さ
れ、シリコンの場合には、20〜450℃の注入温度が
好ましいとされていた。そのため、通常は室温で水素イ
オン注入される場合が多いが、室温とはいえ、高エネル
ギーでイオン注入がされているので、注入されているウ
エーハの温度は60〜70℃になっていると推定され
る。従って、注入された水素は、熱によりある程度乱れ
た格子内を拡散し、理論的に得られるイオン注入層の注
入プロファイルに比べ、ウエーハの深さ方向に広がった
分布を有するものと考えられる。
【0027】そこで本発明者らは、イオン注入時にウエ
ーハを強制冷却してできるだけ低温に保持すれば注入プ
ロファイルは改善され、絶対零度を仮定した理論プロフ
ァイルに近いシャープな分布が期待できることを発想
し、本発明を完成させたものである。
【0028】すなわち、上記低温によるイオン注入の効
果を確認するため、以下のような実験を行った。 (実験方法)まず、熱酸化により表面に400nmのシ
リコン酸化膜を形成した面方位(100)のシリコン単
結晶ウエーハを用意した。このウエーハの表面酸化膜を
通して下記条件により水素イオン注入を行った。 注入エネルギー : 88keV ドーズ量 : 5×1016/cm、6.5×1016/cm ウエーハ保持温度 : 室温(25℃)、低温(−20℃、−55℃)
【0029】(実験装置)用いた装置の概略は、図1A
に示したように、一般のイオン注入装置と略同じである
が、イオン注入されるウエーハの保持部は、通常室温の
冷却水により冷却されているだけであるのに対し、ここ
では図1Bに示したように液体窒素、液体ヘリウム等の
冷媒により冷却することが出来るようにされるととも
に、ウエーハの温度が制御できるように、温度調節機能
が付加されている。
【0030】すなわち、イオン注入装置は図1Aのよう
に、イオン原材料をイオン化するイオン源1と、これら
のイオンを引き出す引出し電極2と、引き出した多種類
のイオンを分離する質量分析器3と、イオンを高電圧で
加速する加速器4と、イオンビームを保持部6に保持さ
れたウエーハW上に均一に照射するための複数の偏向プ
レート5からなる。
【0031】ウエーハWの保持部6は、図1Bに示した
ように、ウエーハWを保持するウエーハホルダ7には制
御弁8を介して冷媒タンク9が連結されており、ウエー
ハWを保持させる温度に応じて選択される所望の冷媒を
用いて冷却できるようになっている。ウエーハホルダ7
の温度は温度計10で測温され、そのデータは温度調節
器11に送られる。温度調節器11は、ウエーハWを所
定温度に保持できるように、制御弁8の開度等を調節す
ることにより冷媒の流量や温度を制御するようになって
いる。
【0032】(評価方法)これらの水素イオン注入が行
われたウエーハを次の3つの方法で評価した。 1.SIMS(2次イオン質量分析装置)による水素の
注入プロファイル測定 2.熱処理後のブリスタ(気泡)のSEM(走査型電子
顕微鏡)観察 3.熱処理前後のウエーハ断面TEM(透過型電子顕微
鏡)観察
【0033】(結果) 1.水素の注入プロファイルについて 図2に、ドーズ量が5×1016/cmのウエーハの
注入プロファイル(曲線A:室温注入、曲線B:−55
℃注入)と、ドーズ量が6.5×1016/cmのウ
エーハの注入プロファイル(曲線C:室温注入、曲線
D:−55℃注入)を合わせて記載した。どちらのドー
ズ量においても、低温注入の方がプロファイルの深さ方
向の広がりが狭く、シャープな形状になっていることが
わかる。
【0034】2.熱処理後のブリスタの観察結果 熱処理後のブリスタの密度は剥離に直接関係するので、
それぞれのウエーハに400、450、500℃の各温
度で30分の熱処理を加えた後、ウエーハ表面をSEM
観察することによりブリスタ密度を測定し、図3に示し
た。
【0035】図3の結果から、熱処理を加えることによ
り、ドーズ量が5×1016/cm の−55℃注入の
ウエーハ(白丸プロット)および、ドーズ量が5×10
16/cm、6.5×1016/cmの−20
℃注入のウエーハ(白四角、黒四角プロット)は、同一
ドーズ量の室温注入(白三角、黒三角)に比べて、極め
て高密度のブリスタを発生させることがわかった。従っ
て、低温注入は室温注入に比べて剥離に必要な熱処理温
度を低下させることができ、例えば500℃未満、特に
は450℃以下にすることも可能であることがわかる。
尚、ドーズ量が6.5×1016/cmの−55℃注
入のウエーハ(黒丸プロット)で高密度のブリスタが得
られなかった理由は後述する。
【0036】3.熱処理前後のウエーハ断面TEM観察
結果 −55℃注入ウエーハについて、400℃の熱処理前後
のウエーハ断面の注入層近傍をTEMにより観察した。
ドーズ量が5×1016/cmの場合、熱処理前の注
入層には、剥離に必要な欠陥(微小気泡)が観察され、
熱処理後には注入層の中央部付近にブリスタが集まった
亀裂が観察された。一方、ドーズ量が6.5×1016
/cmの場合は、熱処理前の注入層には剥離に必要な
欠陥が観察されず、注入層に相当する部分の結晶はアモ
ルファスとなっていた。また、熱処理後には5×10
16/cmの場合に見られた注入層の中央部付近のブ
リスタは観察されず、アモルファス層とそれよりも深い
部分の結晶層との境界にわずかなブリスタが見られただ
けであった。
【0037】この結果は、低温注入(この場合は−55
℃)の場合、ドーズ量が5×10 /cmでは、そ
の後の熱処理により剥離が発生するが、ドーズ量が6.
5×1016/cmでは、熱処理による剥離が発生し
にくいことを示している。この原因は、低温注入によ
り、室温注入と比較して水素の分布が改善され、効果的
に剥離のための欠陥が形成された結果、ドーズ量が6.
5×1016/cmではドーズ量が過剰となり、結晶
は欠陥ではなくアモルファス化し、ブリスタが発生しに
くくなったものと考えられる。
【0038】以上の結果から、低温注入を行うことによ
り、剥離に必要なドーズ量を低減することができるとと
もに、剥離温度を低温化することができることがわかっ
た。また、低温注入を行う場合には、ドーズ量が過剰で
あると注入層がアモルファス化して剥離が発生しにくく
なるため、ドーズ量をウエーハ温度に合わせて適切に調
整する必要があることがわかった。
【0039】さらに、上記のように低温注入では、注入
プロファイルが改善され、注入水素イオンの深さ方向の
広がりが少なくなる。したがって、剥離後の剥離面の面
粗さが小さくなる傾向があった。したがって、剥離面の
面粗さを除去するために行われる研磨における取り代を
減少させることができ、イオン注入剥離法で形成された
SOI層の膜厚均一性を悪化させることもなくなると言
う効果も得られた。
【0040】こうして、イオン注入剥離法において、第
1ウエーハにイオン注入をする場合に、従来20℃以上
の温度で行われていたのを、強制冷却をすることによっ
て20℃未満の温度に保持してイオン注入を行うように
すれば、イオン注入されるウエーハ中の格子の乱れを小
さくすることができ、注入プロファイルを改善すること
ができる。その結果、剥離に必要な注入線量の低減およ
び剥離温度の低温化による結合熱処理時のウエーハ割れ
の防止をはかることができる。
【0041】このイオン注入されるウエーハの温度とし
ては、格子の乱れを最小にするために絶対零度であるこ
とが最も好ましいが、従来行なわれていた20〜450
℃での注入に比べれば、20℃未満の温度に保持するこ
とにより、確実に注入プロファイルの改善効果が得られ
る。
【0042】特に、注入プロファイルの改善効果を高め
るためには0℃以下が好ましく、その温度を保持するた
めに比較的安価で入手しやすい液体窒素を使用すれば−
196℃まで低温保持が可能である。また、液体ヘリウ
ムを使用すれば−269℃程度まで低温保持ができ、理
論プロファイルに近づけることができるため、注入線量
をより低減でき、剥離温度の低温化にも有利である。
【0043】そして、低温イオン注入により注入プロフ
ァイルが改善されるため、剥離工程における熱処理温度
を、500℃未満、特には450℃以下とすることが可
能となる。また、極低温で注入すれば、剥離熱処理をせ
ずに室温でも剥離できる可能性がある。このように、剥
離熱処理は、従来500℃以上の温度で行う必要があっ
たものを、500℃未満の温度で剥離させることができ
るので、シリコンウエーハと絶縁ウエーハを貼り合わせ
る場合のように、相互に熱膨張係数が異なるウエーハ同
士を結合する場合であっても、従来のようにウエーハの
割れを発生させることはなく、また熱処理と薄膜化を繰
り返す等の面倒なことを行う必要もないと言う利点があ
る。
【0044】本発明では、貼り合わせるウエーハとして
は、目的に応じて任意に選択することができ、特に限定
されるものではないが、例えば第1ウエーハとしてシリ
コン単結晶ウエーハを用いれば、膜厚が極めて均一なS
OI層を有するSOIウエーハを低コストで作製するこ
とができ、各種デバイスへ広範囲に適用することができ
る。また、シリコンウエーハであれば大口径化にも適し
ている。
【0045】また、第1ウエーハは、注入前に予め表面
に酸化膜を形成しておくのが好ましい。これは、イオン
注入前の表面に熱酸化膜、あるいはCVD酸化膜等の酸
化膜を形成しておくと、イオン注入時にチャネリング現
象による注入イオンの深さ方向の広がりを低減すること
ができるので、より注入プロファイルを安定化させるこ
とができるからである。また、第1ウエーハに酸化膜を
形成しておけば、貼り合わせ時にも、未結合部であるボ
イドが発生することを低減することができる。
【0046】また、第2ウエーハとしては、シリコン単
結晶ウエーハを用いることができるし、目的に応じシリ
コン以外のウエーハを用いることもできる。第2ウエー
ハ、すなわちベースウエーハ(支持基板)としてシリコ
ン単結晶ウエーハを用いれば、高度に平坦なウエーハが
得られるので、貼り合わせ後のウエーハの平坦度も向上
し、その後のデバイス工程でも好ましいものとなる。し
かも直径200mmや300mm或いはそれ以上の大口
径ウエーハを得ることも比較的容易である。
【0047】一方、本発明では、剥離温度を低温化する
ことができるので、剥離熱処理時にウエーハの割れが発
生しにくい。したがって、第1ウエーハと熱膨張係数が
異なる種々のウエーハを第2ウエーハとして採用するこ
とが可能である。この場合、第1ウエーハをシリコン単
結晶ウエーハとし、第2ウエーハとして石英、サファイ
ア、窒化珪素、窒化アルミニウム等からなる絶縁性ウエ
ーハを用いれば、TFT−LCD用として好適なSOI
ウエーハを得ることができる。
【0048】さらに、第2ウエーハの表面にも、予め酸
化膜を形成し、しかる後に貼り合わすようにするのが好
ましい。これにより、第1ウエーハとの貼り合わせ時に
ボイドが発生することを防止することができる。
【0049】
【実施例】以下、本発明の実施例および比較例を示し
て、本発明を具体的に説明するが、本発明はこれらに限
定されるものではない。 (実施例1)第1ウエーハとして、熱酸化により表面に
400nmのシリコン酸化膜を形成した、直径150m
m、面方位(100)、厚さ625μmのシリコン単結
晶ウエーハを用意した。このウエーハを、図1に示した
ようなイオン注入装置のウエーハホルダ7にセットし
て、温度調節器11を用いて−55℃の低温に保持した
状態で、ウエーハ表面から酸化膜を通して、注入エネル
ギー88keV、ドーズ量5×1016/cmの条件
で水素イオンを注入した。次に、イオン注入後のウエー
ハと、このウエーハと同一形状で表面に酸化膜の形成さ
れていないシリコン単結晶ウエーハ(第2ウエーハ)とを
室温で密着させ、この密着させたウエーハに窒素雰囲気
下、420℃、30分の剥離熱処理を施した。
【0050】その結果、420℃と従来に比べ低温で熱
処理をしているにもかかわらず、イオン注入を行った第
1ウエーハはイオン注入層できれいに剥離し、膜厚約
0.4μmのSOI層を有するSOIウエーハが作製さ
れた。
【0051】(比較例1)イオン注入時のウエーハ温度
を25℃とした以外は実施例1と同一条件で作製した室
温密着ウエーハに、実施例1と同様に窒素雰囲気下、4
20℃、30分の熱処理を施した。
【0052】その結果、イオン注入層での剥離は発生せ
ず、第1ウエーハを剥離するためには、より高温の熱処
理を行うか、またはイオン注入量をさらに増加させる必
要があった。
【0053】(実施例2)第1ウエーハとして熱酸化に
より表面に400nmのシリコン酸化膜を形成した、直
径100mm、面方位(100)、厚さ200μmのシ
リコン単結晶ウエーハを用意した。このウエーハを図1
に示したようなイオン注入装置のウエーハホルダ7にセ
ットして、温度調節器11により第1ウエーハを−55
℃の低温に保持した状態で、ウエーハ表面から酸化膜を
通して、注入エネルギー88keV、ドーズ量5×10
16/cmの条件で水素イオンを注入した。次に、イ
オン注入後のウエーハと、このウエーハと同一形状を有
する石英ウエーハ(第2ウエーハ)とを室温で密着さ
せ、この密着させたウエーハに窒素雰囲気下、420
℃、30分の熱処理を行った。
【0054】その結果、イオン注入を行ったウエーハは
熱処理により破損することなくイオン注入層できれいに
剥離し、石英ウエーハ上に厚さ約0.4μmのSOI層
を有するSOIウエーハを作製することが出来た。
【0055】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0056】
【発明の効果】イオン注入剥離法において、イオン注入
時のウエーハを強制冷却して低温に保持することによ
り、注入プロファイルが改善され、シャープな分布にす
ることができる。その結果、剥離に必要な注入線量を低
減することができ、生産性が向上し、コストダウンが可
能となる。また、注入プロファイルが改善され、ウエー
ハ内部の注入ダメージ層が浅くなるので、剥離面の面粗
さが小さくなる。その結果、剥離面に行われる研磨の研
磨代を少なくすることができ、研磨による薄膜層の厚さ
精度の劣化を最小限に抑制することができるという効果
も得られる。さらに、剥離温度の低温化が可能になるの
で、熱膨張係数が異なるウエーハ同士を結合する場合で
もウエーハの割れを発生させることなく、繰り返し熱処
理等の面倒な工程も行うこともなく高品質の貼り合わせ
ウエーハを製造することが可能となる。
【図面の簡単な説明】
【図1】本発明で用いたイオン注入装置の概略図であ
る。(A)装置主要部概略構成図、(B)ウエーハ保持
部を説明する模式図。
【図2】水素の注入プロファイルの測定結果図である。
【図3】熱処理後のブリスタの観察結果図である。
【符号の説明】
1…イオン源、 2…引出し電極、 3…質量分析器、
4…加速器、 5…偏向プレート、 6…ウエーハ保
持部、 7…ウエーハホルダ、 8…制御弁、9…冷媒
タンク、 10…温度計、 11…温度調節器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/265 H01L 21/265 Q (72)発明者 横川 功 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 Fターム(参考) 4G077 BA04 FB04 FD03 FF07 FG14 4K029 AA06 BA32 CA10 EA08 GA05

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、第1ウエーハの表面より水
    素イオンまたは希ガスイオンの少なくとも一方を注入す
    ることにより第1ウエーハ内部に微小気泡層(注入層)
    を形成するイオン注入工程と、前記第1ウエーハのイオ
    ン注入が行われた表面と第2ウエーハの表面とを密着さ
    せる密着工程と、密着した状態の前記第1ウエーハと第
    2ウエーハに熱処理を加えることにより前記微小気泡層
    で第1ウエーハを剥離する剥離工程とを有する貼り合わ
    せウエーハの製造方法において、前記イオン注入工程に
    おける第1ウエーハの温度を20℃未満の温度に保持し
    てイオン注入を行うことを特徴とする貼り合わせウエー
    ハの製造方法。
  2. 【請求項2】 前記イオン注入工程の第1ウエーハの温
    度を0℃以下とすることを特徴とする請求項1に記載し
    た貼り合わせウエーハの製造方法。
  3. 【請求項3】 前記剥離工程の熱処理温度を500℃未
    満とすることを特徴とする請求項1または請求項2に記
    載した貼り合わせウエーハの製造方法。
  4. 【請求項4】 前記第1ウエーハとしてシリコン単結晶
    ウエーハを用いることを特徴とする請求項1ないし請求
    項3のいずれか1項に記載した貼り合わせウエーハの製
    造方法。
  5. 【請求項5】 前記イオン注入前の第1ウエーハの表面
    に予め酸化膜を形成することを特徴とする請求項1ない
    し請求項4のいずれか1項に記載した貼り合わせウエー
    ハの製造方法。
  6. 【請求項6】 前記第2ウエーハとしてシリコン単結晶
    ウエーハを用いることを特徴とする請求項1ないし請求
    項5のいずれか1項に記載した貼り合わせウエーハの製
    造方法。
  7. 【請求項7】 前記第2ウエーハとして、前記第1ウエ
    ーハと熱膨張係数が異なるウエーハを用いることを特徴
    とする請求項1ないし請求項6のいずれか1項に記載し
    た貼り合わせウエーハの製造方法。
  8. 【請求項8】 前記密着前の第2ウエーハの表面に予め
    酸化膜を形成することを特徴とする請求項1ないし請求
    項7のいずれか1項に記載した貼り合わせウエーハの製
    造方法。
  9. 【請求項9】 前記請求項1ないし請求項8のいずれか
    1項に記載した方法によって製造されたことを特徴とす
    る貼り合わせウエーハ。
JP2000086255A 2000-03-27 2000-03-27 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ Pending JP2001274368A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000086255A JP2001274368A (ja) 2000-03-27 2000-03-27 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
PCT/JP2001/002235 WO2001073848A1 (fr) 2000-03-27 2001-03-21 Procede de production de plaquettes de liaison et plaquettes de liaison ainsi produites
EP01914187A EP1189285A4 (en) 2000-03-27 2001-03-21 PROCESS FOR PRODUCING LINK PADS AND LINK PADS PRODUCED THEREBY
US09/979,105 US20020157790A1 (en) 2000-03-27 2001-03-21 Method for producing a bonded wafer using ion implantation delamination
KR1020017015151A KR100776381B1 (ko) 2000-03-27 2001-03-21 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
TW090107099A TW487974B (en) 2000-03-27 2001-03-26 Manufacturing method for bonding wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086255A JP2001274368A (ja) 2000-03-27 2000-03-27 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ

Publications (1)

Publication Number Publication Date
JP2001274368A true JP2001274368A (ja) 2001-10-05

Family

ID=18602453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086255A Pending JP2001274368A (ja) 2000-03-27 2000-03-27 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ

Country Status (6)

Country Link
US (1) US20020157790A1 (ja)
EP (1) EP1189285A4 (ja)
JP (1) JP2001274368A (ja)
KR (1) KR100776381B1 (ja)
TW (1) TW487974B (ja)
WO (1) WO2001073848A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
WO2010032366A1 (ja) * 2008-09-19 2010-03-25 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2010109345A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011515863A (ja) * 2008-03-28 2011-05-19 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 温度制御注入
JP2013120900A (ja) * 2011-12-08 2013-06-17 Shin Etsu Handotai Co Ltd イオン注入機の基板保持具の劣化判定方法
US8642444B2 (en) 2009-11-30 2014-02-04 Sony Corporation Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera
JP2021525215A (ja) * 2018-11-15 2021-09-24 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
KR100483956B1 (ko) * 2002-08-10 2005-04-18 한국과학기술원 화합물 반도체의 가역 웨이퍼 접합기술에서 열응력 최소화방법
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US7993698B2 (en) * 2006-09-23 2011-08-09 Varian Semiconductor Equipment Associates, Inc. Techniques for temperature controlled ion implantation
US7528392B2 (en) 2006-11-27 2009-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques for low-temperature ion implantation
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
US7939424B2 (en) 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Soi基板の製造方法
US8329260B2 (en) * 2008-03-11 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Cooled cleaving implant
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 soi 기판의 제작 방법
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8748288B2 (en) * 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
EP2654075B1 (de) * 2010-03-31 2016-09-28 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH09162136A (ja) * 1995-12-13 1997-06-20 Hitachi Ltd 半導体装置の製造方法
JPH101999A (ja) * 1996-06-17 1998-01-06 Kyowa Plast Sangyo Kk 便器用接続フランジおよび同フランジと便器との連結構造
JP3412449B2 (ja) * 1997-05-29 2003-06-03 三菱住友シリコン株式会社 Soi基板の製造方法
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせsoi基板の製造方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2011515863A (ja) * 2008-03-28 2011-05-19 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 温度制御注入
WO2010032366A1 (ja) * 2008-09-19 2010-03-25 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2010073988A (ja) * 2008-09-19 2010-04-02 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2010109345A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8658508B2 (en) 2008-10-03 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2014179644A (ja) * 2008-10-03 2014-09-25 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8642444B2 (en) 2009-11-30 2014-02-04 Sony Corporation Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera
JP2013120900A (ja) * 2011-12-08 2013-06-17 Shin Etsu Handotai Co Ltd イオン注入機の基板保持具の劣化判定方法
JP2021525215A (ja) * 2018-11-15 2021-09-24 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法
JP7321189B2 (ja) 2018-11-15 2023-08-04 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法

Also Published As

Publication number Publication date
KR20020020895A (ko) 2002-03-16
EP1189285A4 (en) 2008-04-02
US20020157790A1 (en) 2002-10-31
KR100776381B1 (ko) 2007-11-16
WO2001073848A1 (fr) 2001-10-04
TW487974B (en) 2002-05-21
EP1189285A1 (en) 2002-03-20

Similar Documents

Publication Publication Date Title
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
JP3395661B2 (ja) Soiウエーハの製造方法
JP5415676B2 (ja) Soiウェーハの製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
JP3900741B2 (ja) Soiウェーハの製造方法
WO2000024059A1 (fr) Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
TWI492275B (zh) The method of manufacturing the bonded substrate
EP0843346B1 (en) Method of manufacturing a semiconductor article
US8461018B2 (en) Treatment for bonding interface stabilization
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JPH1041242A (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
WO2007074550A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
KR102327330B1 (ko) Soi웨이퍼의 제조방법
JP4624812B2 (ja) Soiウエーハの製造方法
JP3707200B2 (ja) 半導体基板の製造方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2003179216A (ja) Soiウエーハ
JPH10335617A (ja) 半導体基板の製造方法
JP6117134B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023