JP2002015971A - パターン形成方法及び半導体装置の製造装置 - Google Patents

パターン形成方法及び半導体装置の製造装置

Info

Publication number
JP2002015971A
JP2002015971A JP2000192459A JP2000192459A JP2002015971A JP 2002015971 A JP2002015971 A JP 2002015971A JP 2000192459 A JP2000192459 A JP 2000192459A JP 2000192459 A JP2000192459 A JP 2000192459A JP 2002015971 A JP2002015971 A JP 2002015971A
Authority
JP
Japan
Prior art keywords
resist film
pattern
processing chamber
resist
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000192459A
Other languages
English (en)
Inventor
Shigeo Irie
重夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000192459A priority Critical patent/JP2002015971A/ja
Priority to TW090111446A priority patent/TW490736B/zh
Priority to US09/891,192 priority patent/US6855485B2/en
Priority to KR1020010036840A priority patent/KR20020001621A/ko
Publication of JP2002015971A publication Critical patent/JP2002015971A/ja
Priority to US10/847,301 priority patent/US6966710B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation

Abstract

(57)【要約】 【課題】 ＥＵＶ光をレジスト膜に照射して得られたレ
ジストパターンをマスクとしてドライエッチングを行な
ったときに、被エッチング膜に形成されるパターンの壁
面にラフネスが現われないようにする。 【解決手段】 １．０×１０-5Ｐａ程度の真空中におい
て、半導体基板１０を加熱してレジスト膜１１をプリベ
ークして、レジスト膜１１に含まれる溶媒を揮散させる
と共にレジスト膜１１からＣＯ2 ガスなどのガスを放出
させる。次に、１．０×１０-6Ｐａ程度の真空中におい
て、反射型マスク１３により反射されたＥＵＶ光１４を
反射縮小光学系１５により縮小してレジスト膜１１に照
射させてパターン露光を行なった後、大気中において、
レジスト膜１１を現像して、レジスト膜１１の未露光部
１１ｂからなるレジストパターン１６を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明に属する技術分野】本発明は、レジスト膜に極端
紫外光をフォトマスクを介して照射して微細なレジスト
パターンを形成する方法及び該方法に用いる半導体装置
の製造装置に関する。
【０００２】
【従来の技術】半導体集積回路を構成する半導体素子の
微細化に伴って、配線のパターン寸法の微細化が求めら
れている。微細なパターンを加工するためにはリソグラ
フィ技術が不可欠であり、特に、０．０７μｍ以下の配
線幅を有するパターンの形成工程においては、例えば１
３ｎｍ帯の波長を持つ極端紫外光（ＥＵＶ光；ExtremeU
ltra-Violet）を露光光とするリソグラフィ技術が非常
に期待されている。
【０００３】ＥＵＶ光は波長が短いため、従来のクリプ
トンフロライド（ＫｒＦ）エキシマレーザ（波長：２４
８ｎｍ帯）又はアルゴンフロライド（ＡｒＦ）エキシマ
レーザ（波長：１９３ｎｍ帯）を用いるリソグラフィの
ように空気中又は窒素の雰囲気中で露光を行なうと、露
光光が酸素分子又は窒素分子に吸収されてしまう。この
ため、ＥＵＶ露光は真空中で行なう必要がある。
【０００４】従って、ＥＵＶ光を用いて例えば化学増幅
型レジストからなるレジストパターンを形成する方法は
次のようにして行なわれる。
【０００５】まず、大気中において、基板上に化学増幅
型レジスト材料を塗布してレジスト膜を形成した後、レ
ジスト膜をプリベークしてレジスト膜に含まれている溶
媒を揮散させる。
【０００６】次に、真空中において、レジスト膜に対し
てＥＵＶ光をフォトマスクを介して照射して、フォトマ
スクのパターンをレジスト膜に転写する。
【０００７】次に、大気中において、レジスト膜に対し
てポストベーク（露光後ベーク）を行なって、レジスト
膜の露光部又は未露光部において選択的に酸を拡散させ
た後、レジスト膜を現像液により現像してレジストパタ
ーンを形成する。
【０００８】尚、非化学増幅型レジストからなるレジス
トパターンを形成する場合には、真空中においてレジス
ト膜にＥＵＶ光をフォトマスクを介して照射した後、大
気中において、ポストベークを行なうことなくレジスト
膜を現像して、レジストパターンを形成する。
【０００９】
【発明が解決しようとする課題】ところで、本件発明者
がＥＵＶ光をレジスト膜に照射してレジストパターンを
形成した後、該レジストパターンをマスクとして被エッ
チング膜に対してドライエッチングを行なうと、被エッ
チング膜に形成されるパターンの壁面にラフネスが現わ
れてしまうという問題に直面した。
【００１０】前記に鑑み、本発明は、ＥＵＶ光をレジス
ト膜に照射して得られたレジストパターンをマスクとし
てドライエッチングを行なったときに、被エッチング膜
に形成されるパターンの壁面にラフネスが現われないよ
うにすることを目的とする。
【００１１】
【課題を解決するための手段】本件発明者は、ＥＵＶ光
をレジスト膜に照射して得られたレジストパターンをマ
スクとしてドライエッチングを行なったときに、被エッ
チング膜に形成されるパターンの壁面にラフネスが現わ
れる理由について検討した結果、以下のことに気がつい
た。
【００１２】まず、ＥＵＶ露光は、ＥＵＶ光を真空中に
おいて約１００ｅＶという高エネルギーでレジスト膜に
照射するため、レジスト膜に脱ガス現象が起きて、レジ
スト膜から発生するガス（例えばＣＯ2 ガス）から生成
される反応生成物（例えばＣＯx （ｘ＜２））がレジス
トパターンの壁面に付着するので、レジストパターンの
壁面にラフネスが現われる。このため、被エッチング膜
からなるパターンの壁面にもラフネスが現われると考え
られる。
【００１３】また、被エッチング膜に対してレジストパ
ターンをマスクとしてプラズマエッチングを行なって被
エッチング膜からなるパターンを形成する場合には、チ
ャンバー内に発生しているプラズマに、レジスト膜から
発生したガス（例えばＣＯ2ガス）が混合されるため、
エッチングの途中でプラズマの状態が変化し、このた
め、被エッチング膜からなるパターンの壁面にラフネス
が現われると考えられる。
【００１４】さらに、化学増幅型レジスト材料からなる
レジスト膜を形成する場合には、プリベークされたレジ
スト膜をパターン露光をするための露光装置に搬送する
際に、レジスト膜の表面がアンモニアなどのアルカリ性
物質の影響を受けて、レジスト膜の表面にアルカリ性現
像液に溶解し難い難溶化層が形成されるために、微細な
レジストパターンを形成することができないという問題
もある。
【００１５】本発明は、前記の知見に基づいて成された
ものであって、具体的には以下の通りである。
【００１６】本発明に係る第１のパターン形成方法は、
基板上にレジスト材料からなるレジスト膜を形成するレ
ジスト膜形成工程と、レジスト膜をプリベークするプリ
ベーク工程と、プリベークされたレジスト膜に極端紫外
光をフォトマスクを介して照射してパターン露光を行な
う露光工程と、パターン露光されたレジスト膜を現像し
てレジストパターンを形成する現像工程とを備えたパタ
ーン形成方法を前提とし、プリベーク工程及び露光工程
は、レジスト膜を大気中に曝すことなく真空中において
行なわれる。
【００１７】本発明に係る第２のパターン形成方法は、
大気又は不活性ガスの雰囲気に保たれた第１の処理室に
おいて、基板上にレジスト材料からなるレジスト膜を形
成するレジスト膜形成工程と、内部が真空状態に保たれ
た第２の処理室において、レジスト膜をプリベークする
プリベーク工程と、プリベークされたレジスト膜をイン
ラインで内部が真空状態に保たれた第３の処理室に移送
した後、該第３の処理室において、プリベークされたレ
ジスト膜に極端紫外光をフォトマスクを介して照射して
パターン露光を行なう露光工程と、パターン露光された
レジスト膜を第１の処理室に移送した後、該第１の処理
室において、パターン露光されたレジスト膜を現像して
レジストパターンを形成する現像工程とを備えている。
【００１８】第１又は第２のパターン形成方法による
と、プリベーク工程は真空中で行なわれるため、プリベ
ーク工程においてレジスト膜からＣＯ2 ガスなどのガス
が放出されるので、ＥＵＶ光を真空中において高エネル
ギーでレジスト膜に照射する露光工程を行なっても、露
光工程において脱ガス現象が起き難い。このため、露光
工程においては、レジスト膜から発生するＣＯ2 ガスな
どのガスに起因する反応生成物がレジストパターンの壁
面に付着し難くなるので、レジストパターンの壁面にラ
フネスが現われ難くなり、これによって、被エッチング
膜からなるパターンの壁面にもラフネスが現われ難くな
る。
【００１９】特に第２のパターン形成方法によると、プ
リベーク工程と露光工程とを異なる処理室で行なうと共
に、露光工程において脱ガスが少なくなるため、反応生
成物がレジスト膜の表面、フォトマスクの表面又は光学
系ミラーに付着する恐れがなくなるので、レジストパタ
ーンの形状劣化及びＥＵＶ光の露光量の低下を防止する
ことができる。
【００２０】本発明に係る第３のパターン形成方法は、
基板上に化学増幅型レジスト材料からなるレジスト膜を
形成するレジスト膜形成工程と、レジスト膜をプリベー
クするプリベーク工程と、プリベークされたレジスト膜
に極端紫外光をフォトマスクを介して照射してパターン
露光を行なう露光工程と、パターン露光されたレジスト
膜をポストベークするポストベーク工程と、ポストベー
クされたレジスト膜を現像してレジストパターンを形成
する現像工程とを備えたパターン形成方法を前提とし、
プリベーク工程、露光工程及びポストベーク工程は、レ
ジスト膜を大気中に曝すことなく真空中において行なわ
れる。
【００２１】本発明に係る第４のパターン形成方法は、
大気又は不活性ガスの雰囲気に保たれた第１の処理室に
おいて、基板上に化学増幅型レジスト材料からなるレジ
スト膜を形成するレジスト膜形成工程と、内部が真空状
態に保たれた第２の処理室において、レジスト膜をプリ
ベークするプリベーク工程と、プリベークされたレジス
ト膜をインラインで内部が真空状態に保たれた第３の処
理室に移送した後、該第３の処理室において、プリベー
クされたレジスト膜に極端紫外光をフォトマスクを介し
て照射してパターン露光を行なう露光工程と、パターン
露光されたレジスト膜をインラインで第２の処理室に移
送した後、該第２の処理室において、パターン露光され
たレジスト膜をポストベークするポストベーク工程と、
ポストベークされたレジスト膜を第１の処理室に移送し
た後、該第１の処理室において、パターン露光されたレ
ジスト膜を現像してレジストパターンを形成する現像工
程とを備えている。
【００２２】第３又は第４のパターン形成方法による
と、プリベーク工程は真空中で行なわれるため、プリベ
ーク工程においてレジスト膜からＣＯ2 ガスなどのガス
が放出されるので、ＥＵＶ光を真空中において高エネル
ギーでレジスト膜に照射する露光工程を行なっても、露
光工程において脱ガス現象が起き難い。このため、露光
工程においては、レジスト膜から発生するＣＯ2 ガスな
どのガスに起因する反応生成物がレジストパターンの壁
面に付着し難くなるので、レジストパターンの壁面にラ
フネスが現われ難くなり、これによって、被エッチング
膜からなるパターンの壁面にもラフネスが現われ難くな
る。
【００２３】また、ポストベーク工程は真空中で行なわ
れるため、ポストベーク工程においてもレジスト膜から
ＣＯ2 ガスなどのガスが放出されるので、プラズマエッ
チングを行なって被エッチング膜からなるパターンを形
成する場合、チャンバー内に発生しているプラズマに、
レジスト膜から発生したガスが混合される事態を抑制す
ることができる。このため、エッチング工程の途中でプ
ラズマの状態が変化する事態を防止できるので、被エッ
チング膜からなるパターンの壁面にラフネスが現われ難
くなる。
【００２４】また、プリベーク工程、露光工程及びポス
トベーク工程は、レジスト膜を大気中に曝すことなく真
空中において行なわれるため、化学増幅型レジスト材料
からなるレジスト膜が大気中のアンモニアなどのアルカ
リ性物質の影響を受けないので、レジスト膜の表面にア
ルカリ性現像液に溶解し難い難溶化層が形成されず、こ
れによって、微細なレジストパターンを形成することが
できる。
【００２５】特に第４のパターン形成方法によると、プ
リベーク工程及びポストベーク工程と、露光工程とを異
なる処理室で行なうと共に、露光工程において脱ガスが
少なくなるため、反応生成物がレジスト膜の表面、フォ
トマスクの表面又は光学系ミラーに付着する恐れがなく
なるので、レジストパターンの形状劣化及びＥＵＶ光の
露光量の低下を防止することができる。
【００２６】本発明に係る第５のパターン形成方法は、
基板上に化学増幅型レジスト材料からなるレジスト膜を
形成するレジスト膜形成工程と、レジスト膜をプリベー
クするプリベーク工程と、プリベークされたレジスト膜
に極端紫外光をフォトマスクを介して照射してパターン
露光を行なう露光工程と、パターン露光されたレジスト
膜をポストベークするポストベーク工程と、ポストベー
クされたレジスト膜の表面に選択的にシリル化層を形成
するシリル化工程と、表面にシリル化層が形成されたレ
ジスト膜に対してシリル化層をハードマスクとしてドラ
イ現像を行なってレジストパターンを形成するドライ現
像工程とを備えたパターン形成方法を前提とし、プリベ
ーク工程、露光工程、ポストベーク工程及びシリル化工
程及びドライ現像工程は、レジスト膜を大気中に曝すこ
となく真空中において行なわれる。
【００２７】本発明に係る第６のパターン形成方法は、
大気又は不活性ガスの雰囲気に保たれた第１の処理室に
おいて、基板上にフォトレジスト材料からなるレジスト
膜を形成するレジスト膜形成工程と、内部が真空状態に
保たれた第２の処理室において、レジスト膜をプリベー
クするプリベーク工程と、プリベークされたレジスト膜
をインラインで内部が真空状態に保たれた第３の処理室
に移送した後、該第３の処理室において、プリベークさ
れたレジスト膜に極端紫外光をフォトマスクを介して照
射してパターン露光を行なう露光工程と、パターン露光
されたレジスト膜をインラインで第２の処理室に移送し
た後、該第２の処理室において、パターン露光されたレ
ジスト膜をポストベークするポストベーク工程と、ポス
トベークされたレジスト膜をインラインで内部が真空状
態に保たれた第４の処理室に移送した後、該第４の処理
室において、ポストベークされたレジスト膜の表面に選
択的にシリル化層を形成するシリル化工程と、表面にシ
リル化層が形成されたレジスト膜をインラインで内部が
真空状態に保たれた第５の処理室に移送した後、該第５
の処理室において、表面にシリル化層が形成されたレジ
スト膜に対してシリル化層をハードマスクとしてドライ
現像を行なってレジストパターンを形成するドライ現像
工程とを備えている。
【００２８】第５又は第６のパターン形成方法による
と、プリベーク工程は真空中で行なわれるため、プリベ
ーク工程においてレジスト膜からＣＯ2 ガスなどのガス
が放出されるので、ＥＵＶ光を真空中において高エネル
ギーでレジスト膜に照射する露光工程を行なっても、露
光工程において脱ガス現象が起き難い。このため、露光
工程においては、レジスト膜から発生するＣＯ2 ガスな
どのガスに起因する反応生成物がレジストパターンの壁
面に付着し難くなるので、レジストパターンの壁面にラ
フネスが現われ難くなり、これによって、被エッチング
膜からなるパターンの壁面にもラフネスが現われ難くな
る。
【００２９】また、ポストベーク工程は真空中で行なわ
れるため、ポストベーク工程においてもレジスト膜から
ＣＯ2 ガスなどのガスが放出されるので、レジスト膜に
対してシリル化層をハードマスクとしてドライ現像（プ
ラズマエッチング）を行なう現像工程及びプラズマエッ
チングにより被エッチング膜からなるパターンを形成す
る工程において、チャンバー内に発生しているプラズマ
にレジスト膜から発生したガスが混合される事態を抑制
することができる。このため、プラズマエッチングの途
中でプラズマの状態が変化する事態を防止することがで
きる。
【００３０】また、プリベーク工程、露光工程、ポスト
ベーク工程及びシリル化工程は、レジスト膜を大気中に
曝すことなく真空中において行なわれるため、化学増幅
型レジスト材料からなるレジスト膜が大気中のアンモニ
アなどのアルカリ性物質の影響を受けないので、レジス
ト膜の表面にアルカリ性現像液に溶解し難い難溶化層が
形成されない。従って、レジスト膜の表面にシリル化層
を良好に形成できるので、微細なレジストパターンを確
実に形成することができる。
【００３１】特に、第６のパターン形成方法によると、
プリベーク工程及びポストベーク工程と、露光工程と、
シリル化工程と、ドライ現像工程とを異なる処理室で行
なうと共に、露光工程において脱ガスが少なくなるた
め、反応生成物がレジスト膜の表面、フォトマスクの表
面又は光学系ミラーに付着する恐れがなくなるので、レ
ジストパターンの形状劣化及びＥＵＶ光の露光量の低下
を防止することができる。
【００３２】第１〜第６のパターン形成方法において、
プリベーク工程は、レジスト膜に該レジスト膜が感光し
ない程度の長波長光を照射しながらレジスト膜を加熱す
る工程を含むことが好ましい。
【００３３】このようにすると、プリベーク工程におい
てガスの放出が促進されるので、ガス放出のスループッ
トが向上すると共に露光工程における脱ガス現象を一層
抑制することができる。
【００３４】本発明に係る第１の半導体装置の製造装置
は、基板上にレジスト材料からなるレジスト膜を形成す
ると共にパターン露光されたレジスト膜を現像してレジ
ストパターンを形成するための第１の処理室と、内部が
真空状態に保たれており、レジスト膜をプリベークする
ための第２の処理室と、内部が真空状態に保たれてお
り、プリベークされたレジスト膜に極端紫外光をフォト
マスクを介して照射してパターン露光を行なうための第
３の処理室とを備えている。
【００３５】第１の半導体装置の製造装置によると、内
部が真空状態に保たれた第２の処理室においてプリベー
クを行なうことができるため、プリベーク工程において
レジスト膜からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜に照射する露光工程を行なっても、露光工程において
脱ガス現象が起き難い。このため、露光工程において
は、レジスト膜から発生するＣＯ2 ガスなどのガスに起
因する反応生成物がレジストパターンの壁面に付着し難
くなるので、レジストパターンの壁面にラフネスが現わ
れ難くなり、これによって、被エッチング膜からなるパ
ターンの壁面にもラフネスが現われ難くなる。
【００３６】また、プリベーク工程と露光工程とを異な
る処理室で行なうと共に、露光工程において脱ガスが少
なくなるため、反応生成物がレジスト膜の表面、フォト
マスクの表面又は光学系ミラーに付着する恐れがなくな
るので、レジストパターンの形状劣化及びＥＵＶ光の露
光量の低下を防止することができる。
【００３７】本発明に係る第２の半導体装置の製造装置
は、基板上に化学増幅型レジスト材料からなるレジスト
膜を形成すると共にパターン露光されたレジスト膜を現
像してレジストパターンを形成するための第１の処理室
と、内部が真空状態に保たれており、レジスト膜をプリ
ベークすると共にパターン露光されたレジスト膜をポス
トベークするための第２の処理室と、内部が真空状態に
保たれており、プリベークされたレジスト膜に極端紫外
光をフォトマスクを介して照射してパターン露光を行な
うための第３の処理室とを備えている。
【００３８】第２の半導体装置の製造装置によると、内
部が真空状態に保たれた第２の処理室においてプリベー
クを行なうことができるため、プリベーク工程において
レジスト膜からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜に照射する露光工程を行なっても、露光工程において
脱ガス現象が起き難い。このため、露光工程において
は、レジスト膜から発生するＣＯ2 ガスなどのガスに起
因する反応生成物がレジストパターンの壁面に付着し難
くなるので、レジストパターンの壁面にラフネスが現わ
れ難くなり、これによって、被エッチング膜からなるパ
ターンの壁面にもラフネスが現われ難くなる。
【００３９】また、プリベーク工程及びポストベーク工
程と、露光工程とを異なる処理室で行なうと共に、露光
工程において脱ガスが少なくなるため、反応生成物がレ
ジスト膜の表面、フォトマスクの表面又は光学系ミラー
に付着する恐れがなくなるので、レジストパターンの形
状劣化及びＥＵＶ光の露光量の低下を防止することがで
きる。
【００４０】また、プリベーク工程、露光工程及びポス
トベーク工程を、レジスト膜を大気中に曝すことなく真
空中において行なうため、化学増幅型レジスト材料から
なるレジスト膜が大気中のアンモニアなどのアルカリ性
物質の影響を受けないので、レジスト膜の表面にアルカ
リ性現像液に溶解し難い難溶化層が形成されず、これに
よって、微細なレジストパターンを形成することができ
る。
【００４１】本発明に係る第３の半導体装置の製造装置
は、基板上に化学増幅型レジスト材料からなるレジスト
膜を形成するための第１の処理室と、内部が真空状態に
保たれており、レジスト膜をプリベークすると共にパタ
ーン露光されたレジスト膜をポストベークするための第
２の処理室と、内部が真空状態に保たれており、プリベ
ークされたレジスト膜に極端紫外光をフォトマスクを介
して照射してパターン露光を行なうための第３の処理室
と、ポストベークされたレジスト膜の表面に選択的にシ
リル化層を形成するための第４の処理室と、表面にシリ
ル化層が形成されたレジスト膜に対してシリル化層をハ
ードマスクとしてドライ現像を行なってレジストパター
ンを形成するための第５の処理室とを備えている。
【００４２】第３の半導体装置の製造装置によると、内
部が真空状態に保たれた第２の処理室においてプリベー
クを行なうことができるため、プリベーク工程において
レジスト膜からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜に照射する露光工程を行なっても、露光工程において
脱ガス現象が起き難い。このため、露光工程において
は、レジスト膜から発生するＣＯ2 ガスなどのガスに起
因する反応生成物がレジストパターンの壁面に付着し難
くなるので、レジストパターンの壁面にラフネスが現わ
れ難くなり、これによって、被エッチング膜からなるパ
ターンの壁面にもラフネスが現われ難くなる。
【００４３】また、プリベーク工程及びポストベーク工
程と、露光工程とを異なる処理室で行なうと共に、露光
工程において脱ガスが少なくなるため、反応生成物がレ
ジスト膜の表面、フォトマスクの表面又は光学系ミラー
に付着する恐れがなくなるので、レジストパターンの形
状劣化及びＥＵＶ光の露光量の低下を防止することがで
きる。
【００４４】また、プリベーク工程、露光工程、ポスト
ベーク工程及びシリル化工程は、レジスト膜を大気中に
曝すことなく真空中において行なわれるため、化学増幅
型レジスト材料からなるレジスト膜が大気中のアンモニ
アなどのアルカリ性物質の影響を受けないので、レジス
ト膜の表面にアルカリ性現像液に溶解し難い難溶化層が
形成されない。また、プリベーク工程において酸の拡散
が十分に行なわれるので、露光部と未露光部とのコンタ
クトが向上する。このため、レジスト膜の表面にシリル
化層を良好に形成できるので、微細なレジストパターン
を確実に形成することができる。
【００４５】第１〜第３の半導体装置の製造装置におい
て、第２の処理室は、レジスト膜に対して該レジスト膜
が感光しない程度の長波長光を照射する手段を有してい
ることが好ましい。
【００４６】このようにすると、プリベーク工程におい
てガスの放出が促進されるので、露光工程における脱ガ
ス現象を一層抑制することができる。
【００４７】第１〜第３の半導体装置の製造装置におい
て、第２の処理室は、レジスト膜から発生するガスを強
制的に外部に排出する手段を有していることが好まし
い。
【００４８】このようにすると、プリベーク工程におい
て放出されたガスがレジスト膜の表面に再び付着してレ
ジスト膜が悪影響を受ける事態を防止できる。
【００４９】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係るレジストパターンの形成方法に
ついて、図１（ａ）〜（ｄ）を参照しながら説明する。
【００５０】まず、図１（ａ）に示すように、スピンコ
ーターにより半導体基板１０の上に通常（非化学増幅
型）のフォトレジスト材料を塗布して、例えば１３０ｎ
ｍの膜厚を有するレジスト膜１１を形成する。
【００５１】次に、図１（ｂ）に示すように、１．０×
１０-5Ｐａ程度の真空中において、半導体基板１０をヒ
ーター１２により例えば９０℃の温度下で６０秒間加熱
してレジスト膜１１をプリベークする。このようにする
と、プリベーク工程においてレジスト膜１１に含まれる
溶媒が揮散すると共に、レジスト膜１１からＣＯ2 ガス
などのガスが放出される。尚、プリベークされたレジス
ト膜１１を真空中において３００秒間程度放置しておく
と、レジスト膜１１からのＣＯ2 ガスなどのガスの放出
が促進される。
【００５２】次に、図１（ｃ）に示すように、１．０×
１０-6Ｐａ程度の真空中において、図示しないＥＵＶ光
源から出射された例えば１３ｎｍ帯の波長を持つＥＵＶ
光を反射型マスク１３に導いた後、該反射型マスク１３
により反射されたＥＵＶ光１４を反射縮小光学系１５に
より例えば１／５程度に縮小してレジスト膜１１に照射
させてパターン露光を行なう。このようにすると、レジ
スト膜１１に露光部１１ａと未露光部１１ｂとが形成さ
れる。
【００５３】ＥＵＶ光としては、波長が１３ｎｍ帯の光
に限定されず、３ｎｍ〜５０ｎｍ帯の光を適宜用いるこ
とができる。反射型マスク１３としては、その種類を特
に問わないが、例えばモリブデン膜とシリコン膜との多
層膜からなるＥＵＶ光反射膜の上に、ＥＵＶ光吸収体で
あるタンタルからなるマスクパターンが形成されたもの
を用いることができる。反射縮小光学系１５は、モリブ
デン膜とシリコン膜との多層膜からなる反射面を有する
数枚の反射ミラーにより構成されている。
【００５４】次に、図１（ｄ）に示すように、大気中に
おいて、レジスト膜１１を例えばキシレンなどの現像液
によりウエット現像して、レジスト膜１１の未露光部１
１ｂからなるレジストパターン１６を形成する。
【００５５】第１の実施形態によると、プリベーク工程
は真空中で行なわれるため、プリベーク工程においてレ
ジスト膜１１からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜１１に照射する露光工程を行なっても、露光工程にお
いて脱ガス現象が起き難い。このため、露光工程におい
ては、レジスト膜１１から発生するＣＯ2 ガスなどのガ
スに起因する反応生成物がレジストパターン１６の壁面
に付着し難くなるので、レジストパターン１６の壁面に
ラフネスが現われ難くなる。従って、レジストパターン
１６をマスクとして、半導体基板１０の上に形成されて
いる被エッチング膜に対してドライエッチングを行なっ
たときに、被エッチング膜からなるパターンの壁面にも
ラフネスが現われ難くなる。
【００５６】（第２の実施形態）以下、本発明の第２の
実施形態に係るレジストパターンの形成方法について、
図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）を参照しな
がら説明する。
【００５７】まず、図２（ａ）に示すように、スピンコ
ーターにより半導体基板２０の上に化学増幅型のフォト
レジスト材料を塗布して、例えば１３０ｎｍの膜厚を有
するレジスト膜２１を形成する。尚、化学増幅型のフォ
トレジスト材料としては、ｔ−ＢＯＣ（ターシャルブト
キシカルボニル）からなる保護基を有するポリビニルフ
ェノール樹脂を用いることができる。
【００５８】次に、図２（ｂ）に示すように、１．０×
１０-5Ｐａ程度の真空中において、半導体基板２０をヒ
ーター２２により例えば１１０℃の温度下で６０秒間加
熱してレジスト膜２１をプリベークする。このようにす
ると、プリベーク工程において、レジスト膜２１から溶
媒が揮散すると共に、レジスト膜２１からＣＯ2 ガスな
どのガスが放出される。尚、プリベークされたレジスト
膜２１を真空中において３００秒間程度放置しておく
と、レジスト膜２１からのガスの放出が促進される。
【００５９】次に、図２（ｃ）に示すように、１．０×
１０-6Ｐａ程度の真空中において、図示しないＥＵＶ光
源から出射された例えば１３ｎｍ帯の波長を持つＥＵＶ
光を反射型マスク２３に導いた後、該反射型マスク２３
により反射されたＥＵＶ光２４を反射縮小光学系２５に
より例えば１／５程度に縮小してレジスト膜２１に照射
させてパターン露光を行なう。このようにすると、レジ
スト膜２１に露光部２１ａと未露光部２１ｂとが形成さ
れる。尚、ＥＵＶ光としては、波長が１３ｎｍ帯の光に
限定されず、３ｎｍ〜５０ｎｍ帯の光を適宜用いること
ができると共に、反射型マスク２３及び反射縮小光学系
２５としては、第１の実施形態と同様のものを用いるこ
とができる。
【００６０】次に、図３（ａ）に示すように、１．０×
１０-5Ｐａ程度の真空中において、半導体基板２０をヒ
ーター２６により例えば１３０℃の温度下で６０秒間加
熱してレジスト膜２１をポストベークする。このように
すると、レジスト膜２１の露光部２１ａ及び未露光部２
１ｂのうちパターン露光により酸が発生している部分に
おいて酸の拡散が促進されると共に、ポストベーク工程
においても、レジスト膜２１からＣＯ2 ガスなどのガス
が放出される。
【００６１】次に、図３（ｂ）に示すように、大気中に
おいて、レジスト膜２１を例えばＴＭＡＨ（トリメチル
アンモニウムハイドロオキサイド）などの現像液により
ウエット現像して、レジスト膜２１の未露光部２１ｂか
らなるレジストパターン２７を形成する。
【００６２】第２の実施形態によると、プリベーク工程
は真空中で行なわれるため、プリベーク工程においてレ
ジスト膜２１からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜２１に照射する露光工程を行なっても、露光工程にお
いて脱ガス現象が起き難い。このため、露光工程におい
ては、レジスト膜２１から発生するＣＯ2 ガスなどのガ
スに起因する反応生成物がレジストパターン２７の壁面
に付着し難くなるので、レジストパターン２７の壁面に
ラフネスが現われ難くなる。従って、レジストパターン
２７をマスクとして、半導体基板２０の上に形成されて
いる被エッチング膜に対してドライエッチングを行なっ
たときに、被エッチング膜からなるパターンの壁面にも
ラフネスが現われ難くなる。
【００６３】また、ポストベーク工程も真空中で行なわ
れるため、プラズマエッチングを行なって被エッチング
膜からなるパターンを形成する場合、チャンバー内に発
生しているプラズマに、レジスト膜２１から発生したガ
スが混合される事態を低減できる。このため、エッチン
グ工程の途中でプラズマの状態が変化する事態を防止で
きるので、被エッチング膜からなるパターンの壁面にラ
フネスが現われ難くなる。
【００６４】（第３の実施形態）以下、本発明の第３の
実施形態に係るレジストパターンの形成方法について、
図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しな
がら説明する。
【００６５】まず、図４（ａ）に示すように、スピンコ
ーターにより半導体基板３０の上に化学増幅型のフォト
レジスト材料を塗布して、例えば１３０ｎｍの膜厚を有
するレジスト膜３１を形成する。
【００６６】次に、図４（ｂ）に示すように、１．０×
１０-5Ｐａ程度の真空中において、半導体基板３０をヒ
ーター３２により例えば１１０℃の温度下で６０秒間加
熱してレジスト膜３１をプリベークする。このようにす
ると、プリベーク工程において、レジスト膜３１から溶
媒が揮散すると共に、レジスト膜３１からＣＯ2 ガスな
どのガスが放出される。尚、プリベークされたレジスト
膜３１を真空中において３００秒間程度放置しておく
と、レジスト膜３１からのガスの放出が促進される。
【００６７】次に、図４（ｃ）に示すように、１．０×
１０-6Ｐａ程度の真空中において、図示しないＥＵＶ光
源から出射された例えば１３ｎｍ帯の波長を持つＥＵＶ
光を反射型マスク３３に導いた後、該反射型マスク３３
により反射されたＥＵＶ光３４を反射縮小光学系３５に
より例えば１／５程度に縮小してレジスト膜３１に照射
させてパターン露光を行なう。このようにすると、レジ
スト膜３１においては露光部３１ａと未露光部３１ｂと
が形成される。尚、ＥＵＶ光としては、波長が１３ｎｍ
帯の光に限定されず、３ｎｍ〜５０ｎｍ帯の光を適宜用
いることができると共に、反射型マスク２３及び反射縮
小光学系２５としては、第１の実施形態と同様のものを
用いることができる。
【００６８】次に、図５（ａ）に示すように、１．０×
１０-5Ｐａ程度の真空中において、半導体基板３０をヒ
ーター３６により例えば１３０℃の温度下で６０秒間加
熱してレジスト膜３１をポストベークする。このように
すると、レジスト膜３１の露光部３１ａ及び未露光部３
１ｂのうちパターン露光により酸が発生している部分に
おいて酸の拡散が促進されると共に、ポストベーク工程
においても、レジスト膜３１からＣＯ2 ガスなどのガス
が放出される。
【００６９】次に、レジスト膜３１の表面にシリル化剤
を供給して、図５（ｂ）に示すように、レジスト膜３１
の露光部３１ａ及び未露光部３１ｂのうちパターン露光
により酸が発生している部分（図５（ｂ）においては、
未露光部３１ｂに酸が発生している場合の例を示してい
る。）の表面にシリル化層３７を形成する。
【００７０】次に、レジスト膜３１に対してシリル化層
３７をハードマスクとしてプラズマエッチングを行なう
ドライ現像を行なって、図５（ｃ）に示すように、レジ
スト膜３１の未露光部３１ｂからなるレジストパターン
３８を形成する。
【００７１】第３の実施形態によると、プリベーク工程
は真空中で行なわれるため、プリベーク工程においてレ
ジスト膜３１からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜３１に照射する露光工程を行なっても、露光工程にお
いて脱ガス現象が起き難い。このため、露光工程におい
ては、レジスト膜３１から発生するＣＯ2 ガスなどのガ
スに起因する反応生成物がレジストパターン３８の壁面
に付着し難くなるので、レジストパターン３８の壁面に
ラフネスが現われ難くなる。従って、レジストパターン
３８をマスクとして、半導体基板３０の上に形成されて
いる被エッチング膜に対してドライエッチングを行なっ
たときに、被エッチング膜からなるパターンの壁面にも
ラフネスが現われ難くなる。
【００７２】また、ポストベーク工程も真空中で行なわ
れるため、レジスト膜３１に対してドライ現像（プラズ
マエッチング）を行なってレジストパターン３８を形成
する工程、及びプラズマエッチングにより被エッチング
膜からなるパターンを形成する工程において、チャンバ
ー内に発生しているプラズマに、レジスト膜３１から発
生したガスが混合される事態を低減できる。このため、
プラズマエッチングの途中でプラズマの状態が変化する
事態を防止できるので、良好なレジストパターンが得ら
れると共に、被エッチング膜からなるパターンの壁面に
ラフネスが現われ難くなる。
【００７３】（第４の実施形態）以下、本発明の第４の
実施形態に係るレジストパターンの形成方法及び該方法
に用いられる半導体装置の製造装置について、図１
（ａ）〜（ｄ）及び図６を参照しながら説明する。
【００７４】まず、図６に示すように、大気圧状態の空
気で満たされている第１の処理室１１０において、図１
（ａ）に示すように半導体基板１０の上に通常（非化学
増幅型）のフォトレジスト材料を塗布してレジスト膜１
１を形成する。
【００７５】次に、半導体基板１０を、第１の処理室１
１０から、内部が１．０×１０-5Ｐａ程度の真空に保た
れている第２の処理室１２０にインラインで移送した
後、該第２の処理室１２０の内部において、図１（ｂ）
に示すように、半導体基板１０をヒーター１２により例
えば９０℃の温度下で６０秒間加熱してレジスト膜１１
をプリベークして、レジスト膜１１に含まれる溶媒を揮
散させると共にレジスト膜１１からＣＯ2 ガスなどのガ
スを放出させる。
【００７６】次に、半導体基板１０を、第２の処理室１
２０から、内部が１．０×１０-6Ｐａ程度の真空に保た
れている第３の処理室１３０にインラインで移送した
後、該第３の処理室１３０の内部において、図１（ｃ）
に示すように、例えば１３ｎｍ帯の波長を持つＥＵＶ光
を反射型マスク１３に導いた後、該反射型マスク１３に
より反射されたＥＵＶ光１４を反射縮小光学系１５によ
り例えば１／５程度に縮小してレジスト膜１１に照射さ
せてパターン露光を行なって、レジスト膜１１に露光部
１１ａと未露光部１１ｂとを形成する。
【００７７】次に、半導体基板１０を、第３の処理室１
３０から第１の処理室１１０にインラインで移送した
後、第１の処理室１１０の内部において、レジスト膜１
１をウエット現像して、レジスト膜１１の未露光部１１
ｂからなるレジストパターン１６を形成する。
【００７８】第４の実施形態によると、プリベーク工程
は真空中で行なわれるため、プリベーク工程においてレ
ジスト膜１１からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜１１に照射する露光工程を行なっても、露光工程にお
いて脱ガス現象が起き難い。
【００７９】ところで、プリベーク工程及びＥＵＶ露光
工程を、真空状態に保たれた同じチャンバー内で行なう
ことも可能であるが、同じチャンバー内で行なうと、プ
リベーク工程においてレジスト膜１１から発生したＣＯ
2 ガスなどの反応生成物がレジスト膜１１の表面、反射
型マスク１３の表面又は光学系ミラーに付着する恐れが
ある。反応生成物がレジスト膜１１の表面に付着すると
レジストパターン１６の形状劣化が起こり、反応生成物
が反射型マスク１３の表面又は光学系ミラーに付着する
と、反射型マスク１３又は光学系ミラーにより反射され
るＥＵＶ光の露光量が低減する恐れがある。
【００８０】これに対して、第４の実施形態のように、
プリベーク工程と露光工程とを異なる処理室で行なう
と、反応生成物がレジスト膜１１の表面、反射型マスク
１３の表面又は光学系ミラーに付着する恐れがなくなる
ので、レジストパターン１６の形状劣化及びＥＵＶ光の
露光量の低下を防止することができる。
【００８１】（第５の実施形態）以下、本発明の第５の
実施形態に係るレジストパターンの形成方法及び該方法
に用いられる半導体装置の製造装置について、図２
（ａ）〜（ｃ）、図３（ａ）、（ｂ）及び図７を参照し
ながら説明する。
【００８２】まず、図７に示すように、大気圧状態の空
気で満たされている第１の処理室２１０において、図２
（ａ）に示すように半導体基板２０の上に化学増幅型の
フォトレジスト材料を塗布してレジスト膜２１を形成す
る。
【００８３】次に、半導体基板２０を、第１の処理室２
１０から、内部が１．０×１０-5Ｐａ程度の真空に保た
れている第２の処理室２２０にインラインで移送した
後、該第２の処理室２２０の内部において、図２（ｂ）
に示すように、半導体基板２０をヒーター２２により例
えば１１０℃の温度下で６０秒間加熱してレジスト膜２
１をプリベークして、レジスト膜２１から溶媒を揮散さ
せると共にレジスト膜２１からＣＯ2 ガスなどのガスを
放出させる。
【００８４】次に、半導体基板２０を、第２の処理室２
２０から、内部が１．０×１０-6Ｐａ程度の真空に保た
れている第３の処理室２３０にインラインで移送した
後、該第３の処理室２３０の内部において、図２（ｃ）
に示すように、例えば１３ｎｍ帯の波長を持つＥＵＶ光
を反射型マスク２３に導いた後、該反射型マスク２３に
より反射されたＥＵＶ光２４を反射縮小光学系２５によ
り例えば１／５程度に縮小してレジスト膜２１に照射さ
せてパターン露光を行なって、レジスト膜２１に露光部
２１ａと未露光部２１ｂとを形成する。
【００８５】次に、半導体基板２０を、第３の処理室２
３０から第２の処理室２２０にインラインで移送した
後、該第２の処理室２２０の内部において、図３（ａ）
に示すように、半導体基板２０をヒーター２６により例
えば１３０℃の温度下で６０秒間加熱してレジスト膜２
１をポストベークして、レジスト膜２１の露光部２１ａ
及び未露光部２１ｂのうちパターン露光により酸が発生
している部分において酸の拡散を促進すると共に、レジ
スト膜２１からＣＯ2 ガスなどのガスを放出させる。
【００８６】次に、半導体基板２０を、第２の処理室２
２０から第１の処理室２１０にインラインで移送した
後、該第１の処理室２１０の内部において、図３（ｂ）
に示すように、レジスト膜２１を例えばＴＭＡＨなどの
現像液によりウエット現像して、レジスト膜２１の未露
光部２１ｂからなるレジストパターン２７を形成する。
【００８７】第５の実施形態によると、プリベーク工程
及びポストベーク工程は真空中で行なわれるため、プリ
ベーク工程及びポストベークにおいてレジスト膜２１か
らＣＯ2 ガスなどのガスが放出されるので、ＥＵＶ光を
真空中において高エネルギーでレジスト膜２１に照射す
る露光工程を行なっても、露光工程において脱ガス現象
が起き難いと共に、被エッチング膜に対するプラズマエ
ッチングの途中でプラズマの状態が変化する事態を防止
することができる。
【００８８】また、プリベーク工程及びポストベーク工
程と、露光工程とを異なる処理室で行なうと共に、露光
工程において脱ガスが少なくなるため、反応生成物がレ
ジスト膜２１の表面、反射型マスク２３の表面又は光学
系ミラーに付着する恐れがなくなるので、レジストパタ
ーン２７の形状劣化及びＥＵＶ光の露光量の低下を防止
することができる。
【００８９】（第６の実施形態）以下、本発明の第６の
実施形態に係るレジストパターンの形成方法及び該方法
に用いられる半導体装置の製造装置について、図４
（ａ）〜（ｃ）、図５（ａ）〜（ｃ）及び図８を参照し
ながら説明する。
【００９０】まず、図８に示すように、大気圧状態の空
気で満たされている第１の処理室３１０において、図４
（ａ）に示すように半導体基板３０の上に化学増幅型の
フォトレジスト材料を塗布してレジスト膜３１を形成す
る。
【００９１】次に、半導体基板３０を、第１の処理室３
１０から、内部が１．０×１０-5Ｐａ程度の真空に保た
れている第２の処理室３２０にインラインで移送した
後、該第２の処理室３２０の内部において、図４（ｂ）
に示すように、半導体基板３０をヒーター３２により例
えば１１０℃の温度下で６０秒間加熱してレジスト膜３
１をプリベークして、レジスト膜３１から溶媒を揮散さ
せると共にレジスト膜３１からＣＯ2 ガスなどのガスを
放出させる。
【００９２】次に、半導体基板３０を、第２の処理室３
２０から、内部が１．０×１０-6Ｐａ程度の真空に保た
れている第３の処理室３３０にインラインで移送した
後、該第３の処理室３３０の内部において、図４（ｃ）
に示すように、例えば１３ｎｍ帯の波長を持つＥＵＶ光
を反射型マスク３３に導いた後、該反射型マスク３３に
より反射されたＥＵＶ光３４を反射縮小光学系３５によ
り例えば１／５程度に縮小してレジスト膜３１に照射さ
せてパターン露光を行なって、レジスト膜３１に露光部
３１ａと未露光部３１ｂとを形成する。
【００９３】次に、半導体基板３０を、第３の処理室３
３０から第２の処理室３２０にインラインで移送した
後、該第２の処理室３２０の内部において、図５（ａ）
に示すように、半導体基板３０をヒーター３６により例
えば１３０℃の温度下で６０秒間加熱してレジスト膜３
１をポストベークして、レジスト膜３１の露光部３１ａ
及び未露光部３１ｂのうちパターン露光により酸が発生
している部分において酸の拡散を促進すると共に、レジ
スト膜３１からＣＯ2 ガスなどのガスを放出させる。
【００９４】次に、半導体基板３０を、第２の処理室３
２０から、内部が１．０×１０-5Ｐａ程度の真空に保た
れている第４の処理室３４０にインラインで移送した
後、該第４の処理室３４０の内部において、レジスト膜
３１の表面にシリル化剤を供給して、図５（ｂ）に示す
ように、レジスト膜３１の露光部３１ａ及び未露光部３
１ｂのうちパターン露光により酸が発生している部分の
表面にシリル化層３７を形成する。
【００９５】次に、半導体基板３０を、第４の処理室３
４０から、内部が１．０×１０-6Ｐａ程度の真空に保た
れている第５の処理室３５０にインラインで移送した
後、該第５の処理室３５０の内部において、レジスト膜
３１に対してシリル化層３７をハードマスクとしてエッ
チングを行なうドライ現像を行なって、図５（ｃ）に示
すように、レジスト膜３１の未露光部３１ｂからなるレ
ジストパターン３８を形成する。
【００９６】第６の実施形態によると、プリベーク工程
は真空中で行なわれるため、プリベーク工程においてレ
ジスト膜３１からＣＯ2 ガスなどのガスが放出されるの
で、ＥＵＶ光を真空中において高エネルギーでレジスト
膜３１に照射する露光工程を行なっても、露光工程にお
いて脱ガス現象が起き難い。
【００９７】また、ポストベーク工程も真空中で行なわ
れるため、レジスト膜３１に対してドライ現像（プラズ
マエッチング）を行なってレジストパターン３８を形成
する工程、及びプラズマエッチングにより被エッチング
膜からなるパターンを形成する工程において、チャンバ
ー内に発生しているプラズマに、レジスト膜３１から発
生したガスが混合される事態を低減できる。このため、
プラズマエッチングの途中でプラズマの状態が変化する
事態を防止できるので、良好なレジストパターンが得ら
れると共に、被エッチング膜からなるパターンの壁面に
ラフネスが現われ難くなる。
【００９８】図９は、第４の実施形態における第２の処
理室１２０、第５の実施形態における第２の処理室２２
０及び第６の実施形態における第３の処理室３２０の断
面構造を示しており、図９に示すように、第２の処理室
１２０、２２０、３２０の上部には、レジスト膜１１、
２１、３１に対して、レジスト膜１１、２１、３１が感
光しない程度の長波長光（例えば可視光）を照射するラ
ンプ４０１が設けられている。このため、プリベーク工
程において、レジスト膜１１、２１、３１に対して長波
長光を照射しながら加熱できるので、レジスト膜１１、
２１、３１からのガスの放出が促進される。
【００９９】また、図９に示すように、第２の処理室１
２０、２２０、３２０には、内部に発生したガスを強制
的に排出する手段、例えば大容量の排気量を持つターボ
ポンプ４０２が設けられている。このため、プリベーク
工程においてレジスト膜１１、２１、３１から放出され
たＣＯ2 ガスなどのガスは、強制的に外部に排出される
ので、レジスト膜１１、２１、３１から放出されたガス
が、レジスト膜１１、２１、３１の表面に再び付着した
り、又は反射型マスク１３、２３、３３の表面若しくは
光学系ミラーに付着したりする事態を防止することがで
きる。
【０１００】
【発明の効果】本発明に係るパターン形成方法による
と、プリベーク工程においてレジスト膜からＣＯ2 ガス
などのガスが放出されるため、ＥＵＶ光を真空中におい
て高エネルギーでレジスト膜に照射する露光工程を行な
っても、露光工程において脱ガス現象が起き難くなるの
で、レジスト膜から発生するガスの反応生成物がレジス
トパターンの壁面に付着しなくなり、これによって、良
好な断面形状を持つレジストパターンを形成することが
できる。
【０１０１】また、本発明に係る半導体装置の製造方法
によると、プリベーク工程においてレジスト膜からＣＯ
2 ガスなどのガスを放出させることができるため、ＥＵ
Ｖ光を真空中において高エネルギーでレジスト膜に照射
する露光工程を行なっても、露光工程において脱ガス現
象が起き難くなるので、レジスト膜から発生するガスの
反応生成物がレジストパターンの壁面に付着しなくな
り、これによって、良好な断面形状を持つレジストパタ
ーンを形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、第１の実施形態に係るレジ
ストパターンの形成方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、第２の実施形態に係るレジ
ストパターンの形成方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は、第２の実施形態に係るレジ
ストパターンの形成方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第３の実施形態に係るレジ
ストパターンの形成方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、第３の実施形態に係るレジ
ストパターンの形成方法の各工程を示す断面図である。
【図６】第４の実施形態に係るレジストパターンの形成
方法を行なう半導体装置の製造装置である。
【図７】第５の実施形態に係るレジストパターンの形成
方法を行なう半導体装置の製造装置である。
【図８】第６の実施形態に係るレジストパターンの形成
方法を行なう半導体装置の製造装置である。
【図９】第４、第５又は第６の実施形態に係るレジスト
パターンの形成方法を行なう半導体装置の製造装置にお
ける第２の処理室の概略断面図である。
【符号の説明】
１０ 半導体基板 １１ レジスト膜 １２ ヒーター １３ 反射型マスク １４ ＥＵＶ光 １５ 反射縮小光学系 １６ ヒーター １７ レジストパターン ２０ 半導体基板 ２１ レジスト膜 ２２ ヒーター ２３ 反射型マスク ２４ ＥＵＶ光 ２５ 反射縮小光学系 ２６ ヒーター ２７ レジストパターン ３０ 半導体基板 ３１ レジスト膜 ３２ ヒーター ３３ 反射型マスク ３４ ＥＵＶ光 ３５ 反射縮小光学系 ３６ レジストパターン ３７ シリル化層 ３８ レジストパターン １１０ 第１の処理室 １２０ 第２の処理室 １３０ 第３の処理室 ２１０ 第１の処理室 ２２０ 第２の処理室 ２３０ 第３の処理室 ３１０ 第１の処理室 ３２０ 第２の処理室 ３３０ 第３の処理室 ３４０ 第４の処理室 ３５０ 第５の処理室 ４０１ ランプ ４０２ ターボポンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｆ 7/38 Ｇ０３Ｆ 7/38 ５１２ ５１２ Ｈ０１Ｌ 21/30 ５６６ ５７０ Ｆターム(参考） 2H025 AA00 AA03 AB16 AC04 AD01 AD03 BE00 BG00 FA01 FA03 FA12 FA14 FA19 2H096 AA25 BA20 CA12 DA01 EA03 EA27 FA04 GA02 GA36 2H097 BA02 BA06 CA13 HA02 HA03 HB02 HB03 JA03 LA10 5F046 AA17 BA05 CA07 GA03 GA16 GB01 GD10 KA04 LB01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板上にレジスト材料からなるレジスト
    膜を形成するレジスト膜形成工程と、 前記レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜に極端紫外光をフォト
    マスクを介して照射してパターン露光を行なう露光工程
    と、 パターン露光された前記レジスト膜を現像してレジスト
    パターンを形成する現像工程とを備えたパターン形成方
    法において、 前記プリベーク工程及び前記露光工程は、前記レジスト
    膜を大気中に曝すことなく真空中において行なわれるこ
    とを特徴とするパターン形成方法。
  2. 【請求項２】 大気又は不活性ガスの雰囲気に保たれた
    第１の処理室において、基板上にレジスト材料からなる
    レジスト膜を形成するレジスト膜形成工程と、 内部が真空状態に保たれた第２の処理室において、前記
    レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜をインラインで内部が
    真空状態に保たれた第３の処理室に移送した後、該第３
    の処理室において、プリベークされた前記レジスト膜に
    極端紫外光をフォトマスクを介して照射してパターン露
    光を行なう露光工程と、 パターン露光された前記レジスト膜を前記第１の処理室
    に移送した後、該第１の処理室において、パターン露光
    された前記レジスト膜を現像してレジストパターンを形
    成する現像工程とを備えていることを特徴とするパター
    ン形成方法。
  3. 【請求項３】 基板上に化学増幅型レジスト材料からな
    るレジスト膜を形成するレジスト膜形成工程と、 前記レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜に極端紫外光をフォト
    マスクを介して照射してパターン露光を行なう露光工程
    と、 パターン露光された前記レジスト膜をポストベークする
    ポストベーク工程と、ポストベークされた前記レジスト
    膜を現像してレジストパターンを形成する現像工程とを
    備えたパターン形成方法において、 前記プリベーク工程、前記露光工程及び前記ポストベー
    ク工程は、前記レジスト膜を大気中に曝すことなく真空
    中において行なわれることを特徴とするパターン形成方
    法。
  4. 【請求項４】 大気又は不活性ガスの雰囲気に保たれた
    第１の処理室において、基板上に化学増幅型レジスト材
    料からなるレジスト膜を形成するレジスト膜形成工程
    と、 内部が真空状態に保たれた第２の処理室において、前記
    レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜をインラインで内部が
    真空状態に保たれた第３の処理室に移送した後、該第３
    の処理室において、プリベークされた前記レジスト膜に
    極端紫外光をフォトマスクを介して照射してパターン露
    光を行なう露光工程と、 パターン露光された前記レジスト膜をインラインで前記
    第２の処理室に移送した後、該第２の処理室において、
    パターン露光された前記レジスト膜をポストベークする
    ポストベーク工程と、 ポストベークされた前記レジスト膜を前記第１の処理室
    に移送した後、該第１の処理室において、パターン露光
    された前記レジスト膜を現像してレジストパターンを形
    成する現像工程とを備えていることを特徴とするパター
    ン形成方法。
  5. 【請求項５】 基板上に化学増幅型レジスト材料からな
    るレジスト膜を形成するレジスト膜形成工程と、 前記レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜に極端紫外光をフォト
    マスクを介して照射してパターン露光を行なう露光工程
    と、 パターン露光された前記レジスト膜をポストベークする
    ポストベーク工程と、 ポストベークされた前記レジスト膜の表面に選択的にシ
    リル化層を形成するシリル化工程と、 表面に前記シリル化層が形成された前記レジスト膜に対
    して前記シリル化層をハードマスクとしてドライ現像を
    行なってレジストパターンを形成するドライ現像工程と
    を備えたパターン形成方法において、 前記プリベーク工程、前記露光工程、前記ポストベーク
    工程及び前記シリル化工程及び前記ドライ現像工程は、
    前記レジスト膜を大気中に曝すことなく真空中において
    行なわれることを特徴とするパターン形成方法。
  6. 【請求項６】 大気又は不活性ガスの雰囲気に保たれた
    第１の処理室において、基板上にフォトレジスト材料か
    らなるレジスト膜を形成するレジスト膜形成工程と、 内部が真空状態に保たれた第２の処理室において、前記
    レジスト膜をプリベークするプリベーク工程と、 プリベークされた前記レジスト膜をインラインで内部が
    真空状態に保たれた第３の処理室に移送した後、該第３
    の処理室において、プリベークされた前記レジスト膜に
    極端紫外光をフォトマスクを介して照射してパターン露
    光を行なう露光工程と、 パターン露光された前記レジスト膜をインラインで前記
    第２の処理室に移送した後、該第２の処理室において、
    パターン露光された前記レジスト膜をポストベークする
    ポストベーク工程と、 ポストベークされた前記レジスト膜をインラインで内部
    が真空状態に保たれた第４の処理室に移送した後、該第
    ４の処理室において、ポストベークされた前記レジスト
    膜の表面に選択的にシリル化層を形成するシリル化工程
    と、 表面に前記シリル化層が形成された前記レジスト膜をイ
    ンラインで内部が真空状態に保たれた第５の処理室に移
    送した後、該第５の処理室において、表面に前記シリル
    化層が形成された前記レジスト膜に対して前記シリル化
    層をハードマスクとしてドライ現像を行なってレジスト
    パターンを形成するドライ現像工程とを備えていること
    を特徴とするパターン形成方法。
  7. 【請求項７】 前記プリベーク工程は、前記レジスト膜
    に該レジスト膜が感光しない程度の長波長光を照射しな
    がら前記レジスト膜を加熱する工程を含むことを特徴と
    する請求項１〜６のいずれか１項に記載のパターン形成
    方法。
  8. 【請求項８】 基板上にレジスト材料からなるレジスト
    膜を形成すると共にパターン露光された前記レジスト膜
    を現像してレジストパターンを形成するための第１の処
    理室と、 内部が真空状態に保たれており、レジスト膜をプリベー
    クするための第２の処理室と、 内部が真空状態に保たれており、プリベークされた前記
    レジスト膜に極端紫外光をフォトマスクを介して照射し
    てパターン露光を行なうための第３の処理室とを備えて
    いることを特徴とする半導体装置の製造装置。
  9. 【請求項９】 基板上に化学増幅型レジスト材料からな
    るレジスト膜を形成すると共にパターン露光された前記
    レジスト膜を現像してレジストパターンを形成するため
    の第１の処理室と、 内部が真空状態に保たれており、レジスト膜をプリベー
    クすると共にパターン露光された前記レジスト膜をポス
    トベークするための第２の処理室と、 内部が真空状態に保たれており、プリベークされた前記
    レジスト膜に極端紫外光をフォトマスクを介して照射し
    てパターン露光を行なうための第３の処理室とを備えて
    いることを特徴とする半導体装置の製造装置。
  10. 【請求項１０】 基板上に化学増幅型レジスト材料から
    なるレジスト膜を形成するための第１の処理室と、 内部が真空状態に保たれており、前記レジスト膜をプリ
    ベークすると共にパターン露光された前記レジスト膜を
    ポストベークするための第２の処理室と、 内部が真空状態に保たれており、プリベークされた前記
    レジスト膜に極端紫外光をフォトマスクを介して照射し
    てパターン露光を行なうための第３の処理室と、 ポストベークされた前記レジスト膜の表面に選択的にシ
    リル化層を形成するための第４の処理室と、 表面に前記シリル化層が形成された前記レジスト膜に対
    して前記シリル化層をハードマスクとしてドライ現像を
    行なってレジストパターンを形成するための第５の処理
    室とを備えていることを特徴とする半導体装置の製造装
    置。
  11. 【請求項１１】 前記第２の処理室は、前記レジスト膜
    に対して該レジスト膜が感光しない程度の長波長光を照
    射する手段を有していることを特徴とする請求項８〜１
    ０のいずれか１項に記載の半導体装置の製造装置。
  12. 【請求項１２】 前記第２の処理室は、前記レジスト膜
    から発生するガスを強制的に外部に排出する手段を有し
    ていることを特徴とする請求項８〜１０のいずれか１項
    に記載の半導体装置の製造装置。
JP2000192459A 2000-06-27 2000-06-27 パターン形成方法及び半導体装置の製造装置 Pending JP2002015971A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000192459A JP2002015971A (ja) 2000-06-27 2000-06-27 パターン形成方法及び半導体装置の製造装置
TW090111446A TW490736B (en) 2000-06-27 2001-05-14 Pattern forming method and apparatus for fabricating semiconductor device
US09/891,192 US6855485B2 (en) 2000-06-27 2001-06-26 Pattern forming method and apparatus for fabricating semiconductor device
KR1020010036840A KR20020001621A (ko) 2000-06-27 2001-06-27 패턴 형성방법 및 반도체 장치의 제조장치
US10/847,301 US6966710B2 (en) 2000-06-27 2004-05-18 Pattern forming method and apparatus for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000192459A JP2002015971A (ja) 2000-06-27 2000-06-27 パターン形成方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2002015971A true JP2002015971A (ja) 2002-01-18

Family

ID=18691588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000192459A Pending JP2002015971A (ja) 2000-06-27 2000-06-27 パターン形成方法及び半導体装置の製造装置

Country Status (4)

Country Link
US (2) US6855485B2 (ja)
JP (1) JP2002015971A (ja)
KR (1) KR20020001621A (ja)
TW (1) TW490736B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
US6908729B2 (en) 2001-10-31 2005-06-21 Matsushita Electric Industrial Co., Ltd. Pattern formation method
WO2009041306A1 (ja) * 2007-09-25 2009-04-02 Renesas Technology Corp. 半導体装置の製造方法および装置ならびにレジスト材料
WO2010004827A1 (ja) * 2008-07-07 2010-01-14 東京エレクトロン株式会社 レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278532B (en) * 2002-06-23 2007-04-11 Asml Us Inc Method for energy-assisted atomic layer deposition and removal
KR100495055B1 (ko) * 2002-10-10 2005-06-14 엘지전자 주식회사 자외선 경화수지의 패턴 형성 장치 및 방법
JP4347110B2 (ja) * 2003-10-22 2009-10-21 東京応化工業株式会社 電子線又はｅｕｖ用ポジ型レジスト組成物
KR100663343B1 (ko) * 2004-03-11 2007-01-02 삼성전자주식회사 독립형 시스템을 채택하는 포토리쏘그라피 장비를 사용하여 포토레지스트 패턴을 형성하는 사진공정
US7238624B2 (en) * 2005-03-01 2007-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for manufacturing semiconductor devices using a vacuum chamber
US20060269879A1 (en) * 2005-05-24 2006-11-30 Infineon Technologies Ag Method and apparatus for a post exposure bake of a resist
DE102006014298A1 (de) * 2006-03-28 2007-10-11 Infineon Technologies Ag Verfahren zur Herstellung von Strukturelementen in einem fotoempfindlichen Lack auf einem Substrat sowie Anordnung zur Durchführung eines thermischen Heizprozesses
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
US8658050B2 (en) * 2011-07-27 2014-02-25 International Business Machines Corporation Method to transfer lithographic patterns into inorganic substrates
US9223220B2 (en) * 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
JP6495025B2 (ja) * 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
DE102014113928B4 (de) * 2014-09-25 2023-10-05 Suss Microtec Lithography Gmbh Verfahren zum Beschichten eines Substrats mit einem Lack sowie Vorrichtung zum Planarisieren einer Lackschicht
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10032640B1 (en) * 2017-06-20 2018-07-24 Taiwan Semiconductor Manufacturing Co., Inc. Formation of semiconductor structure with a photoresist cross link and de-cross link process
US10274847B2 (en) 2017-09-19 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Humidity control in EUV lithography
CN107561747A (zh) * 2017-10-12 2018-01-09 惠科股份有限公司 一种显示基板的预烘烤装置及预烘烤系统
CN113039486A (zh) 2018-11-14 2021-06-25 朗姆研究公司 可用于下一代光刻法中的硬掩模制作方法
TWI748286B (zh) * 2019-11-21 2021-12-01 華邦電子股份有限公司 半導體裝置以及其形成方法
KR20210135004A (ko) 2020-01-15 2021-11-11 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
CN113327842A (zh) * 2020-02-28 2021-08-31 长鑫存储技术有限公司 半导体结构及其制备方法
CN115004110A (zh) * 2020-07-07 2022-09-02 朗姆研究公司 用于图案化辐射光致抗蚀剂图案化的集成干燥工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764247A (en) * 1987-03-18 1988-08-16 Syn Labs, Inc. Silicon containing resists
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
EP0524759A1 (en) 1991-07-23 1993-01-27 AT&T Corp. Device fabrication process
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
TW383416B (en) * 1997-06-26 2000-03-01 Matsushita Electric Ind Co Ltd Pattern forming method
US6368776B1 (en) * 1998-03-18 2002-04-09 Tokyo Electron Limited Treatment apparatus and treatment method
JP2000131854A (ja) 1998-10-23 2000-05-12 Nippon Telegr & Teleph Corp <Ntt> 化学増幅レジストのパタン形成方法
US6245491B1 (en) * 1999-02-05 2001-06-12 National Semiconductor Corp. Photo-assisted post exposure bake for chemically amplified photoresist process
JP2000286187A (ja) * 1999-03-31 2000-10-13 Canon Inc 露光装置、該露光装置に用いるマスク構造体、露光方法、前記露光装置を用いて作製された半導体デバイス、および半導体デバイス製造方法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6897455B2 (en) * 2002-01-07 2005-05-24 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for repairing resist latent images

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908729B2 (en) 2001-10-31 2005-06-21 Matsushita Electric Industrial Co., Ltd. Pattern formation method
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
WO2009041306A1 (ja) * 2007-09-25 2009-04-02 Renesas Technology Corp. 半導体装置の製造方法および装置ならびにレジスト材料
JP5295968B2 (ja) * 2007-09-25 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および装置
WO2010004827A1 (ja) * 2008-07-07 2010-01-14 東京エレクトロン株式会社 レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法
JP2010016314A (ja) * 2008-07-07 2010-01-21 Tokyo Electron Ltd レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法
KR101186058B1 (ko) 2008-07-07 2012-09-25 도쿄엘렉트론가부시키가이샤 레지스트 처리 장치, 레지스트 도포 현상 장치, 및 레지스트 처리 방법

Also Published As

Publication number Publication date
KR20020001621A (ko) 2002-01-09
US20010055731A1 (en) 2001-12-27
US20040213563A1 (en) 2004-10-28
TW490736B (en) 2002-06-11
US6855485B2 (en) 2005-02-15
US6966710B2 (en) 2005-11-22

Similar Documents

Publication Publication Date Title
JP2002015971A (ja) パターン形成方法及び半導体装置の製造装置
US8895234B2 (en) Immersion lithography watermark reduction
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JP2001023893A (ja) フォトレジストパターンの形成方法
KR20040094706A (ko) 이중 파장을 이용한 자기정렬 패턴 형성 방법
JPH08262699A (ja) レジスト組成物、レジスト処理方法及び装置
JP2008218866A (ja) パターン形成方法およびパターン形成装置
JP3363079B2 (ja) レジストパターン形成方法
US20080318166A1 (en) Method of manufacturing semiconductor device
JPH09260257A (ja) レンズ汚染を防止した投影露光装置およびそれを用いた半導体デバイス製造プロセス
JPH0290170A (ja) パターン形成方法
TWI825960B (zh) 半導體裝置的製造方法
JP3023882B2 (ja) 多層レジスト形成方法
KR20050003603A (ko) 미세 패턴 형성방법
JPH08199375A (ja) レジストパターンの形成方法
JP2004045969A (ja) パターン形成材料及びパターン形成方法
JPH11271965A (ja) パターン形成方法
JP3627137B2 (ja) パターン形成方法
JP2000241990A (ja) フォトレジストパターンの形成方法
KR100596276B1 (ko) 감광막 패턴 형성 방법
JPS61241745A (ja) ネガ型フオトレジスト組成物及びレジストパタ−ン形成方法
KR100515368B1 (ko) 쉬프트 패터닝에 의하여 반도체 소자의 미세패턴을형성하는 노광장치 및 그 방법
JP3366865B2 (ja) パターン形成法
JP2001284225A (ja) パターン形成プロセス用コーティング膜およびパターン形成方法
JP2004186242A (ja) レジストパターン形成方法およびこれを用いた半導体装置の製造方法。

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124