CN113327842A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN113327842A
CN113327842A CN202010129156.5A CN202010129156A CN113327842A CN 113327842 A CN113327842 A CN 113327842A CN 202010129156 A CN202010129156 A CN 202010129156A CN 113327842 A CN113327842 A CN 113327842A
Authority
CN
China
Prior art keywords
layer
mask
material layer
etched
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010129156.5A
Other languages
English (en)
Inventor
黄帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010129156.5A priority Critical patent/CN113327842A/zh
Priority to US17/595,656 priority patent/US20220254626A1/en
Priority to PCT/CN2021/077012 priority patent/WO2021169862A1/zh
Publication of CN113327842A publication Critical patent/CN113327842A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法，半导体结构的制备方法包括：提供待刻蚀层；于待刻蚀层的表面形成光刻胶层；对光刻胶层进行曝光处理，曝光后的光刻胶层包括掩膜部分和待去除部分；于光刻胶层的表面形成作用材料层；作用材料层与掩膜部分相互作用，以于掩膜部分的顶部形成掩膜层；去除残留的作用材料层；基于掩膜层刻蚀去除待去除部分，以形成掩膜图形。上述半导体结构的制备方法，能避免掩膜图形出现倾斜问题，使得后期形成的刻蚀图形更精确，提高器件质量，提高产品良率。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体结构及其制备方法。
背景技术
光刻(photoetching)是通过一系列生产步骤，将晶圆表面薄膜的特定部分除去的工艺。在此之后，晶圆表面会留下带有微图形结构的薄膜。通过光刻工艺过程，最终在晶圆上保留的是特征图形部分。一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。但是，曝光后的光刻胶层经过显影后形成的图形化光刻胶层经常会倾斜，从而导致后期形成的微图形结构不精确。
发明内容
基于此，针对上述问题，本发明提供一种半导体结构及其制备方法。
本发明提供一种半导体结构的制备方法，包括：提供待刻蚀层；于所述待刻蚀层的表面形成光刻胶层；对所述光刻胶层进行曝光处理，曝光后的所述光刻胶层包括掩膜部分和待去除部分；于所述光刻胶层的表面形成作用材料层；所述作用材料层与所述掩膜部分相互作用，以于所述掩膜部分的顶部形成掩膜层；去除残留的所述作用材料层；基于所述掩膜层刻蚀去除所述待去除部分，以形成掩膜图形。
上述半导体结构的制备方法，能避免掩膜图形出现倾斜问题，使得后期形成的刻蚀图形更精确，提高器件质量，提高产品良率。
在其中一个实施例中，在形成所述掩膜图形之后，还包括：基于所述掩膜图形刻蚀所述待刻蚀层，以形成刻蚀图形。
在其中一个实施例中，所述作用材料层包括含金属的碱性材料层或有机金属高分子材料层。
在其中一个实施例中，所述作用材料层与所述掩膜部分相互扩散，以于所述掩膜部分的顶部形成掩膜层。
在其中一个实施例中，所述作用材料层与所述掩膜部分相互扩散包括：对所述作用材料层和所述掩膜部分进行热处理，以使所述作用材料层与所述掩膜部分相互扩散。
在其中一个实施例中，所述热处理的时间介于0.5分钟～12分钟之间，所述热处理的温度介于50℃～150℃之间。
本发明还提供一种半导体结构，包括：待刻蚀层；曝光后的光刻胶层，位于所述待刻蚀层的表面，所述光刻胶层包括掩膜部分和待去除部分；作用材料层，位于所述光刻胶层的表面；掩膜层，位于所述掩膜部分的顶部；所述掩膜层由所述作用材料层与所述掩膜部分相互作用而形成。
上述半导体结构，能避免后期形成的掩膜图形出现倾斜问题，使得后期形成的刻蚀图形更精确，提高器件质量，提高产品良率。在其中一个实施例中，所述掩膜部分包括曝光区域。
在其中一个实施例中，所述掩膜部分包括曝光区域，所述待去除部分包括未曝光区域。
在其中一个实施例中，所述掩膜部分包括未曝光区域，所述待去除部分包括曝光区域。
在其中一个实施例中，所述作用材料层包括含金属的碱性材料层或有机金属高分子材料层。
附图说明
图1为本发明的半导体结构的制备方法的流程图。
图2～图10为本发明的半导体结构的制备方法中各步骤所呈现的结构示意图；其中，图5亦为本发明的半导体结构所呈现的结构示意图。
图中：10、待刻蚀层；20、光刻胶层；201、掩膜部分；202、待去除部分；30、作用材料层；301、作用材料层；40、掩膜层；50、掩膜图形；50、刻蚀图形。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
一个实施例，如图1所示，提供一种半导体结构的制备方法，包括：提供待刻蚀层10；于待刻蚀层10的表面形成光刻胶层20；对光刻胶层20进行曝光处理，曝光后的光刻胶层20包括掩膜部分201和待去除部分202；于光刻胶层20的表面形成作用材料层30；作用材料层30与掩膜部分201相互作用，以于掩膜部分201的顶部形成掩膜层40；去除残留的作用材料层301；基于掩膜层40刻蚀去除待去除部分202，以形成掩膜图形50。
在本实施例中，上述半导体结构的制备方法，能避免掩膜图形50出现倾斜问题，使得后期形成的刻蚀图形50更精确，提高器件质量，提高产品良率。
S10：如图2所示，提供待刻蚀层10。
在一个实施例中，待刻蚀层10的材质包括但不限于氧化硅层、氮化硅层、多晶硅层、低K介质材料、无定形碳、金属层中的一种或几种组合。
S20：如图3所示，于待刻蚀层10的表面形成光刻胶层20。
其中，光刻胶层20包括感光树脂、增感剂和溶剂。
S30：如图4所示，对光刻胶层20进行曝光处理，曝光后的光刻胶层20包括掩膜部分201和待去除部分202。
其中，对光刻胶层20进行选择性照射进行曝光处理。
在一个实施例中，掩膜部分201包括曝光区域，待去除部分202包括未曝光区域。此时，光刻胶层20为负光刻胶层20。
在另一个实施例中，掩膜部分201包括未曝光区域，待去除部分202包括曝光区域。此时，光刻胶层20为正光刻胶层20。
在一个实施例中，掩膜部分201包括酸性的高分子聚合物。
S40：如图5所示，于光刻胶层20的表面形成作用材料层30。
在一个实施例中，作用材料层30包括含金属的碱性材料层或有机金属高分子材料层。
S50：如图5所示，作用材料层30与掩膜部分201相互作用，以于掩膜部分201的顶部形成掩膜层40。
其中，掩膜层40相较于待去除部分202及作用材料层30具有较高的刻蚀选择比，以确保在刻蚀去除待去除部分202和作用材料层30时掩膜层40可以完整保留，而且掩膜层40的厚度较小。
在一个实施例中，作用材料层30与掩膜部分201的相互作用包括相互进行化学反应、相互物理吸收或单向吸附。
在一个实施例中，步骤S50，包括：作用材料层30与掩膜部分201相互扩散，以于掩膜部分201的顶部形成掩膜层40。
在一个实施例中，步骤S50，包括：对作用材料层30和掩膜部分201进行热处理，以使作用材料层30与掩膜部分201相互扩散。
其中，热处理可以采用热板加热。
在一个实施例中，热处理的时间介于0.5分钟～12分钟之间，例如，热处理的时间可以是4分钟、7分钟、9分钟、12分钟。热处理的温度介于50℃～150℃之间，例如，热处理的温度可以是50℃、80℃、120℃、150℃。
其中，扩散受热处理温度影响，温度越高扩散程度越大。
S50：如图7所示，去除残留的作用材料层301。
在一个实施例中，去除残留的作用材料层301的方法包括湿法刻蚀或干法刻蚀。
S70：如图8所示，基于掩膜层40刻蚀去除待去除部分202，以形成掩膜图形50。
在一个实施例中，刻蚀去除待去除部分202的方法包括干法刻蚀。
在一个实施例中，步骤S70之后，还包括：
S80：如图9所示，基于掩膜图形50刻蚀待刻蚀层10，以形成刻蚀图形50。
在一个实施例中，步骤S80之后，还包括：
S90：如图10所示，去除掩膜图形50和掩膜层40。
一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，在显影的过程中，会使得显影形成的光刻胶图形倾斜，从而影响了图案的精确性。而在本发明中，于光刻胶层20的表面形成作用材料层30，作用材料层30与掩膜部分201相互作用，以于掩膜部分201的顶部形成掩膜层40，去除残留的作用材料层301，基于掩膜层40刻蚀去除待去除部分202，以形成掩膜图形50，由于掩膜层40不容易倾斜，所以能保证刻蚀图形50的精确性。
一个实施例，如图5所示，提供一种半导体结构，包括：待刻蚀层10；曝光后的光刻胶层20，位于待刻蚀层10的表面，光刻胶层20包括掩膜部分201和待去除部分202；作用材料层301，位于光刻胶层20的表面；掩膜层40，位于掩膜部分201的顶部；掩膜层40由作用材料层30与掩膜部分201相互作用而形成。
在本实施例中，上述半导体结构，能避免后期形成的掩膜图形50出现倾斜问题，使得后期形成的刻蚀图形50更精确，提高器件质量，提高产品良率。在其中一个实施例中，掩膜部分201包括曝光区域。
在一个实施例中，待刻蚀层10的材质包括但不限于氧化硅层、氮化硅层、多晶硅层、低K介质材料、无定形碳、金属层中的一种或几种组合。
在一个实施例中，掩膜部分201包括曝光区域，待去除部分202包括未曝光区域。
在一个实施例中，掩膜部分201包括未曝光区域，待去除部分202包括曝光区域。
在一个实施例中，作用材料层30包括含金属的碱性材料层或有机金属高分子材料层。
在一个实施例中，掩膜部分201包括酸性的高分子聚合物。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供待刻蚀层；
于所述待刻蚀层的表面形成光刻胶层；
对所述光刻胶层进行曝光处理，曝光后的所述光刻胶层包括掩膜部分和待去除部分；
于所述光刻胶层的表面形成作用材料层；所述作用材料层与所述掩膜部分相互作用，以于所述掩膜部分的顶部形成掩膜层；
去除残留的所述作用材料层；
基于所述掩膜层刻蚀去除所述待去除部分，以形成掩膜图形。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述掩膜图形之后，还包括：基于所述掩膜图形刻蚀所述待刻蚀层，以形成刻蚀图形。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述作用材料层包括含金属的碱性材料层或有机金属高分子材料层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述作用材料层与所述掩膜部分相互扩散，以于所述掩膜部分的顶部形成掩膜层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述作用材料层与所述掩膜部分相互扩散包括：对所述作用材料层和所述掩膜部分进行热处理，以使所述作用材料层与所述掩膜部分相互扩散。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述热处理的时间介于0.5分钟～12分钟之间，所述热处理的温度介于50℃～160℃之间。
7.一种半导体结构，其特征在于，包括：
待刻蚀层；
曝光后的光刻胶层，位于所述待刻蚀层的表面，所述光刻胶层包括掩膜部分和待去除部分；
作用材料层，位于所述光刻胶层的表面；
掩膜层，位于所述掩膜部分的顶部；所述掩膜层由所述作用材料层与所述掩膜部分相互作用而形成。
8.根据权利要求7所述的半导体结构，其特征在于，所述掩膜部分包括曝光区域，所述待去除部分包括未曝光区域。
9.根据权利要求7所述的半导体结构，其特征在于，所述掩膜部分包括未曝光区域，所述待去除部分包括曝光区域。
10.根据权利要求7所述的半导体结构，其特征在于，所述作用材料层包括含金属的碱性材料层或有机金属高分子材料层。
CN202010129156.5A 2020-02-28 2020-02-28 半导体结构及其制备方法 Pending CN113327842A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010129156.5A CN113327842A (zh) 2020-02-28 2020-02-28 半导体结构及其制备方法
US17/595,656 US20220254626A1 (en) 2020-02-28 2021-02-20 Semiconductor structure and manufacturing method thereof
PCT/CN2021/077012 WO2021169862A1 (zh) 2020-02-28 2021-02-20 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010129156.5A CN113327842A (zh) 2020-02-28 2020-02-28 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113327842A true CN113327842A (zh) 2021-08-31

Family

ID=77412671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010129156.5A Pending CN113327842A (zh) 2020-02-28 2020-02-28 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20220254626A1 (zh)
CN (1) CN113327842A (zh)
WO (1) WO2021169862A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149441A (ja) * 1990-10-12 1992-05-22 Mitsubishi Electric Corp パターン形成方法
JPH1172922A (ja) * 1997-06-26 1999-03-16 Matsushita Electric Ind Co Ltd パターン形成方法
JPH11258803A (ja) * 1997-02-20 1999-09-24 Matsushita Electric Ind Co Ltd パターン形成材料及びパターン形成方法
US6017683A (en) * 1997-02-20 2000-01-25 Matsushita Electric Industrial Co., Ltd. Pattern forming material and pattern forming method
US6045981A (en) * 1997-02-07 2000-04-04 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US20010055731A1 (en) * 2000-06-27 2001-12-27 Shigeo Irie Pattern forming method and apparatus for fabricating semiconductor device
US20090311622A1 (en) * 2006-08-04 2009-12-17 Jsr Corporation Method of forming pattern, composition for forming upper-layer film, and composition for forming under-layer film
US20130183450A1 (en) * 2012-01-13 2013-07-18 David Bernard Non-photosensitive siloxane coating for processing hydrophobic photoimageable nozzle plate
CN110515266A (zh) * 2018-05-21 2019-11-29 信越化学工业株式会社 图案形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348619A (en) * 1992-09-03 1994-09-20 Texas Instruments Incorporated Metal selective polymer removal
US6232048B1 (en) * 1996-12-31 2001-05-15 Advanced Micro Devices Method for preparing narrow photoresist lines
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
US7566525B2 (en) * 2005-06-14 2009-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7083898B1 (en) * 2005-07-07 2006-08-01 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
KR100688570B1 (ko) * 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7531102B2 (en) * 2006-03-31 2009-05-12 Intel Corporation Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US8039195B2 (en) * 2008-02-08 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Si device making method by using a novel material for packing and unpacking process
CN101587304B (zh) * 2008-05-23 2011-11-30 中芯国际集成电路制造(北京)有限公司 图形转移方法
CN101640170A (zh) * 2008-07-29 2010-02-03 中芯国际集成电路制造(上海)有限公司 减小曝光图形宽度的光刻方法
KR101573464B1 (ko) * 2009-07-28 2015-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8795540B2 (en) * 2011-12-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Selective bias compensation for patterning steps in CMOS processes
CN102866574B (zh) * 2012-10-12 2014-08-13 上海华力微电子有限公司 相移光掩模制作方法
CN103871846B (zh) * 2012-12-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 自对准多重图形化方法及硅基硬掩模组合物的应用
TWI603145B (zh) * 2014-12-31 2017-10-21 羅門哈斯電子材料有限公司 光微影方法
KR102366801B1 (ko) * 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US10672610B2 (en) * 2017-05-19 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Grafting design for pattern post-treatment in semiconductor manufacturing
JP7307004B2 (ja) * 2019-04-26 2023-07-11 信越化学工業株式会社 ケイ素含有レジスト下層膜形成用組成物及びパターン形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149441A (ja) * 1990-10-12 1992-05-22 Mitsubishi Electric Corp パターン形成方法
US6045981A (en) * 1997-02-07 2000-04-04 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH11258803A (ja) * 1997-02-20 1999-09-24 Matsushita Electric Ind Co Ltd パターン形成材料及びパターン形成方法
US6017683A (en) * 1997-02-20 2000-01-25 Matsushita Electric Industrial Co., Ltd. Pattern forming material and pattern forming method
JPH1172922A (ja) * 1997-06-26 1999-03-16 Matsushita Electric Ind Co Ltd パターン形成方法
US20010055731A1 (en) * 2000-06-27 2001-12-27 Shigeo Irie Pattern forming method and apparatus for fabricating semiconductor device
US20090311622A1 (en) * 2006-08-04 2009-12-17 Jsr Corporation Method of forming pattern, composition for forming upper-layer film, and composition for forming under-layer film
US20130183450A1 (en) * 2012-01-13 2013-07-18 David Bernard Non-photosensitive siloxane coating for processing hydrophobic photoimageable nozzle plate
CN110515266A (zh) * 2018-05-21 2019-11-29 信越化学工业株式会社 图案形成方法

Also Published As

Publication number Publication date
US20220254626A1 (en) 2022-08-11
WO2021169862A1 (zh) 2021-09-02

Similar Documents

Publication Publication Date Title
US8530147B2 (en) Patterning process
US20080305638A1 (en) Coating compositions for use in forming patterns and methods of forming patterns
US7862986B2 (en) Patterning process
US8012675B2 (en) Method of patterning target layer on substrate
US8110496B2 (en) Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
JP2002299202A (ja) 半導体装置の製造方法
US9640410B2 (en) Pattern formation method
JP2015065412A (ja) Ｆｉｎｆｅｔ構造のドーパント注入方法
Schmid et al. Fabrication of 28nm pitch Si fins with DSA lithography
JP4456313B2 (ja) フォトレジストベーキングプロセスを制御するための方法および装置
KR100843899B1 (ko) 반도체 소자의 제조방법
US20160033863A1 (en) Photoresist composition to reduce photoresist pattern collapse
US7384726B2 (en) Resist collapse prevention using immersed hardening
JP2004087689A (ja) 半導体装置の製造方法
CN113327842A (zh) 半导体结构及其制备方法
JP3871923B2 (ja) パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
CN109712870A (zh) 半导体结构的形成方法
TW201128683A (en) Lithography patterning method and double patterning method
CN110737171B (zh) 纳米图形及其制备方法、纳米结构的制备方法
JP3878583B2 (ja) パターン形成方法、ならびに半導体装置およびその製造方法
JPS6142914A (ja) 半導体装置の製造方法
JP2003307856A (ja) レジストパターンの製造方法
JPS6343320A (ja) 半導体装置の製造方法
JP3540503B2 (ja) パターン形成方法
JP4322482B2 (ja) 微細レジストパターンの形成方法、および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210831