JPS6343320A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6343320A JPS6343320A JP18712586A JP18712586A JPS6343320A JP S6343320 A JPS6343320 A JP S6343320A JP 18712586 A JP18712586 A JP 18712586A JP 18712586 A JP18712586 A JP 18712586A JP S6343320 A JPS6343320 A JP S6343320A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- polymer film
- ions
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 11
- 229920006254 polymer film Polymers 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 4
- 229910001410 inorganic ion Inorganic materials 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 229920000642 polymer Polymers 0.000 claims 2
- 238000001312 dry etching Methods 0.000 abstract description 16
- 238000010894 electron beam technology Methods 0.000 abstract description 9
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract description 5
- 239000004926 polymethyl methacrylate Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 229920003986 novolac Polymers 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、イオン注入を伴なう半導体装置の製造方法に
関するものである。
関するものである。
従来の技術
近年、半導体集積回路の集積度は２年に倍のペースで増
大しており、この原動力であるリソグラフィー技術がま
すます重要視されてきている。このように、今後微細化
が進むにつれ直接回路パターンの原型となるレジストに
は、高解像度、高感度、ドライエツチング耐性等の性質
がますます要求されるようになってきている。しかし、
現状では上記３性質を満足するレジストは少ない。特に
電子線レジストに関してばＳｉ含有レジスト等のドライ
エツチング耐性のすぐれたレジストも開発されているが
、他の２性質の要求が満たされず、−船釣にはドライエ
ツチング耐性のすぐれたレジストがないのが現状である
。又、一般にいかなるリソグラフィー法の場合でも最大
限にレジストの解像度を引き出すためには、レジストの
膜厚を薄くすることが効果的であるが、レジストを薄膜
化した分だけドライエツチング耐性の向上が要求てれる
。このような要求の中でレジストのドライエツチング耐
性向上のための努力が払われており、イオン注入法によ
るレジストのドライエンチング耐性向上が行なわれてい
る。
大しており、この原動力であるリソグラフィー技術がま
すます重要視されてきている。このように、今後微細化
が進むにつれ直接回路パターンの原型となるレジストに
は、高解像度、高感度、ドライエツチング耐性等の性質
がますます要求されるようになってきている。しかし、
現状では上記３性質を満足するレジストは少ない。特に
電子線レジストに関してばＳｉ含有レジスト等のドライ
エツチング耐性のすぐれたレジストも開発されているが
、他の２性質の要求が満たされず、−船釣にはドライエ
ツチング耐性のすぐれたレジストがないのが現状である
。又、一般にいかなるリソグラフィー法の場合でも最大
限にレジストの解像度を引き出すためには、レジストの
膜厚を薄くすることが効果的であるが、レジストを薄膜
化した分だけドライエツチング耐性の向上が要求てれる
。このような要求の中でレジストのドライエツチング耐
性向上のための努力が払われており、イオン注入法によ
るレジストのドライエンチング耐性向上が行なわれてい
る。
発明が解決しようとする問題点
しかしながら、この方法を具体的に半導体プロセスに適
用しようとすると、単層レジストプロセスの場合、レジ
ストのみならず半導体基板中にもイオンが照射されイオ
ン照射損傷が生ずるという問題点があった。
用しようとすると、単層レジストプロセスの場合、レジ
ストのみならず半導体基板中にもイオンが照射されイオ
ン照射損傷が生ずるという問題点があった。
問題点を解決するための手段
そこで、本発明は上記問題点を解決するため、パターン
を形成するレジストと半導体基板との間に高分子膜をは
さむ、いわゆる多層レジストを用い、直接照射イオンが
半導体基板に注入されるのを避ける事により、半導体基
板の損傷をなくすものである。
を形成するレジストと半導体基板との間に高分子膜をは
さむ、いわゆる多層レジストを用い、直接照射イオンが
半導体基板に注入されるのを避ける事により、半導体基
板の損傷をなくすものである。
作用
本発明では、上記に示した如く半導体基板に損傷を与え
ることなくレジストにイオン注入を行なうことができる
。又、特に高感度、高解像度を有するがドライエツチン
グ耐性の乏しい電子線レジストの場合、本発明を用いる
ことにより上層の電子線レジストに形成された微細パタ
ーンをアスペクト比高く下層高分子膜に転写でき、この
時、高分子膜はイオン注入されドライエッチ耐性が向上
しているので、半導体基板のドライエツチングのマスク
として有効に作用する。その結果、半導体集積回路パタ
ーンの高集積化に対応できる。
ることなくレジストにイオン注入を行なうことができる
。又、特に高感度、高解像度を有するがドライエツチン
グ耐性の乏しい電子線レジストの場合、本発明を用いる
ことにより上層の電子線レジストに形成された微細パタ
ーンをアスペクト比高く下層高分子膜に転写でき、この
時、高分子膜はイオン注入されドライエッチ耐性が向上
しているので、半導体基板のドライエツチングのマスク
として有効に作用する。その結果、半導体集積回路パタ
ーンの高集積化に対応できる。
実施例
本発明の一実施例を第１図に示す。洗浄後の半導体基板
１Ｑ上にノボラック系レジスト１１を１〜２μｍ厚スピ
ンゴスピンコード６０℃で２０分間ベーキングを行なう
。スピンオングラス（ＳＯＧ）１２（塗布５ｉｎ２膜）
を７００人厚タビンコードし、１００℃で３ｏ分間ベー
キング後、上層レジストトシて電子ビームレジストすな
わちＰＭＭＡ１３を３０ｏｏ人厚スピンコードし、１６
０’Ｃで３０分間プリベークを行なう。（第１図ａ）電
子ビーム露光機を用いて所望のレジストパターンを描画
後、ＭＩＢＫとＩＰＡの混合液からなる現像液で現像し
、レジストパターン１３人を形成する。このレジストパ
ターン１３Ａをマスクとして、反応性イオンエツチング
により中間層の５ＯＧ１２のエツチングを行なってＳＯ
Ｇパターン１２Ａを形成する（第１図ｂ）。
１Ｑ上にノボラック系レジスト１１を１〜２μｍ厚スピ
ンゴスピンコード６０℃で２０分間ベーキングを行なう
。スピンオングラス（ＳＯＧ）１２（塗布５ｉｎ２膜）
を７００人厚タビンコードし、１００℃で３ｏ分間ベー
キング後、上層レジストトシて電子ビームレジストすな
わちＰＭＭＡ１３を３０ｏｏ人厚スピンコードし、１６
０’Ｃで３０分間プリベークを行なう。（第１図ａ）電
子ビーム露光機を用いて所望のレジストパターンを描画
後、ＭＩＢＫとＩＰＡの混合液からなる現像液で現像し
、レジストパターン１３人を形成する。このレジストパ
ターン１３Ａをマスクとして、反応性イオンエツチング
により中間層の５ＯＧ１２のエツチングを行なってＳＯ
Ｇパターン１２Ａを形成する（第１図ｂ）。
イオンビーム照射装置を用いて、Ｓエイオンビーム１４
を加速電圧３０ Ｋｅ’／で４×１０ 個／ｃｒＩ！、
先入する。１はＳｉ＋イオン注入領域である（第１図Ｃ
）。この時、Ｓｌ イオン注入深さはＰＭＭＡ。
を加速電圧３０ Ｋｅ’／で４×１０ 個／ｃｒＩ！、
先入する。１はＳｉ＋イオン注入領域である（第１図Ｃ
）。この時、Ｓｌ イオン注入深さはＰＭＭＡ。
ノボラック系レジスト中はぼ約０．３／１ｍである。
ウェハー（半導体基板）をフッ酸に侵し、中間層のＳＯ
Ｇパターン１２Ａを剥離する（第１図ｄ）。
Ｇパターン１２Ａを剥離する（第１図ｄ）。
このウェハーを紫外線ｌで全面露光し、ノボラック系レ
ジスト専用の有機アルカリ現像液で現像する。この時、
Ｓｌ イオノ注入領域は露光されないので現像液に対し
て不溶である。そのため、アスペクト比が高くドライエ
ッチ耐性のすぐれたノボラック系レジスト１１のレジス
トパターン１１人が形成できる（第１図８）。
ジスト専用の有機アルカリ現像液で現像する。この時、
Ｓｌ イオノ注入領域は露光されないので現像液に対し
て不溶である。そのため、アスペクト比が高くドライエ
ッチ耐性のすぐれたノボラック系レジスト１１のレジス
トパターン１１人が形成できる（第１図８）。
前記実施例では、上層レジストとして電子線レジストを
用いた場合を示したが、もちろんフォトリソグラフィー
により上層レジストパターンを形成してもよい。又、本
実施例では、三層レジストの中間層としてＳＯＧを用い
たが、他の無機膜。
用いた場合を示したが、もちろんフォトリソグラフィー
により上層レジストパターンを形成してもよい。又、本
実施例では、三層レジストの中間層としてＳＯＧを用い
たが、他の無機膜。
Ｓｉｎ、、 、 Ｗ 等でもよい。上記実施例でもわか
るように、本発明を用いると上層レジストの反転パター
ンが下層レジストに形成できるので、上層レジストとし
てポジレジストを用いた場合はネガパターンが、ネガレ
ジストを用いた場合はポジパターンが形成でき°る事に
なる。又、本実施例では、下層レジストのドライエツチ
ング耐性を向上させるためにＳｉ＋イオンの注入を行な
ったが、Ｓｉ＋イオン以外のＰ、Ｂ等の無機物イオン、
又はＡｒ等の不活性ガスイオンを注入しても同様の事が
実施できる。
るように、本発明を用いると上層レジストの反転パター
ンが下層レジストに形成できるので、上層レジストとし
てポジレジストを用いた場合はネガパターンが、ネガレ
ジストを用いた場合はポジパターンが形成でき°る事に
なる。又、本実施例では、下層レジストのドライエツチ
ング耐性を向上させるためにＳｉ＋イオンの注入を行な
ったが、Ｓｉ＋イオン以外のＰ、Ｂ等の無機物イオン、
又はＡｒ等の不活性ガスイオンを注入しても同様の事が
実施できる。
本発明の第２の実施例を第２図に示す。洗浄後の半導体
基板１ｏ上にＰＭＭ人２１を１〜２μｍ厚スピンゴスピ
ンコード６０℃で３０分間プリベーキングを行なった後
、全面にＨをイオン照射し露光する。このＰＭＭＡ２１
上に上層レジストとしてノボラック系レジスト２２を６
０００人厚スタビコートシ、ホットプレート上で１００
’Ｃで２分間ブリベーキングを行なう（第２図ａ）。フ
ォトリソグラフィーにより前記上層レジストに所望の回
路パターン２２Ａを形成後、１２０°Ｃで２０分間ポス
トベーキングを行なう（第２図ｂ）。
基板１ｏ上にＰＭＭ人２１を１〜２μｍ厚スピンゴスピ
ンコード６０℃で３０分間プリベーキングを行なった後
、全面にＨをイオン照射し露光する。このＰＭＭＡ２１
上に上層レジストとしてノボラック系レジスト２２を６
０００人厚スタビコートシ、ホットプレート上で１００
’Ｃで２分間ブリベーキングを行なう（第２図ａ）。フ
ォトリソグラフィーにより前記上層レジストに所望の回
路パターン２２Ａを形成後、１２０°Ｃで２０分間ポス
トベーキングを行なう（第２図ｂ）。
Ｓｌ イオノ２３を加速電圧４０ ＫｅＶで５ Ｘ
１０”個／ ｃｎ！注入する。この時のＳｌ イオン
の注入深さはノボラック系レジスト、ＰＭＭＡ中はぼ約
０．２Ｊｉｍであり、２はＳｌ イオノ注入領域である
（第２図Ｃ）。上層レジストパターン２２人を除去後、
ウェハーをＭＩＢＫとＩＰＡの混合液からなる現像液で
現像する。この時、Ｓｌ イオノ注入領域２は現像液
に対して不溶であり現像されないので、未注入領域のみ
が現像される。これにより、アスペクト比が高くドライ
エッチ耐性のすぐれたＰＭＭＡ２１の微細レジストパタ
ーン２１人を形成することができる（第２図ｅ）。
１０”個／ ｃｎ！注入する。この時のＳｌ イオン
の注入深さはノボラック系レジスト、ＰＭＭＡ中はぼ約
０．２Ｊｉｍであり、２はＳｌ イオノ注入領域である
（第２図Ｃ）。上層レジストパターン２２人を除去後、
ウェハーをＭＩＢＫとＩＰＡの混合液からなる現像液で
現像する。この時、Ｓｌ イオノ注入領域２は現像液
に対して不溶であり現像されないので、未注入領域のみ
が現像される。これにより、アスペクト比が高くドライ
エッチ耐性のすぐれたＰＭＭＡ２１の微細レジストパタ
ーン２１人を形成することができる（第２図ｅ）。
第２実施例では、上層レジストに７ｔトレジストを用い
たが、電子線レジストであってもよい。
たが、電子線レジストであってもよい。
発明の効果
本発明によれば、半導体基板にイオン照射を行なう事な
く、レジストのドライエツチング耐性を高め、アスペク
ト比の高い微細ノくターンを形成することができる。そ
れ故、半導体基板に損傷を与えないで半導体集積回路の
集積度が増大できるので超ＬＳＩのプロセスに大きく寄
与する。
く、レジストのドライエツチング耐性を高め、アスペク
ト比の高い微細ノくターンを形成することができる。そ
れ故、半導体基板に損傷を与えないで半導体集積回路の
集積度が増大できるので超ＬＳＩのプロセスに大きく寄
与する。
第１図は本発明の半導体装置の製造方法の第１の実施例
の工程断面図、第２図は同第２の実施例の工程断面図で
ある。 １．２・・・・・・Ｓｉ＋イオン注入領域、１０・・・
・・・半導体基板、１１．１２・・・・・・ｈｚレジス
ト、１２・・・・・・ＳＯＧ、 １３．２１・・・・・
・ＰＭＭＡ、１４．２３・・・・・・Ｓｌ イオン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図
の工程断面図、第２図は同第２の実施例の工程断面図で
ある。 １．２・・・・・・Ｓｉ＋イオン注入領域、１０・・・
・・・半導体基板、１１．１２・・・・・・ｈｚレジス
ト、１２・・・・・・ＳＯＧ、 １３．２１・・・・・
・ＰＭＭＡ、１４．２３・・・・・・Ｓｌ イオン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図
Claims (5)
- （１）半導体基板上に高分子膜を塗布し、前記高分子膜
上に無機膜を形成し、前記無機膜にレジストを塗布する
工程と、前記レジストを露光現像し半導体回路パターン
を形成する工程と、前記レジストパターンをマスクとし
て反応性イオンエッチングにより、前記無機膜をエッチ
ングする工程と、前記レジストパターンをマスクとして
イオン注入法により無機物イオンあるいは不活性ガスイ
オンを前記高分子膜中に注入する工程と、前記無機膜を
剥離後、全面露光し現像する工程とを備えてなる半導体
装置の製造方法。 - （２）不活性ガスイオン又は無機物イオンとして、Ａｒ
、ＰＢ、Ａｓ、又はＳｉイオンを用いる特許請求の範囲
第１項記載の半導体装置の製造方法。 - （３）レジストにネガレジストを用いることにより、ネ
ガパターンから高分子膜へのポジパターンの変換を行な
う特許請求の範囲第１項記載の半導体装置の製造方法。 - （４）高分子膜にポジのフォトレジストを用い、全面露
光することにより前記未注入高分子領域を現像する特許
請求の範囲第１項記載の半導体装置の製造方法。 - （５）半導体基板上に高分子膜を塗布し、全面露光を行
ない、前記高分子膜にレジストを塗布する工程と、前記
レジストを露光現像し半導体回路パターンを形成する工
程と、前記レジストパターンをマスクとしてイオン注入
法により無機物イオンあるいは不活性ガスイオンを前記
高分子膜中に注入する工程と、前記レジストを剥離し、
前記未注入高分子領域をエッチングする工程とを備えて
なる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712586A JPS6343320A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712586A JPS6343320A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343320A true JPS6343320A (ja) | 1988-02-24 |
Family
ID=16200551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18712586A Pending JPS6343320A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343320A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244844A (ja) * | 1987-03-23 | 1988-10-12 | インターナシヨナル・ビジネス・マシーンズ・・コーポレーシヨン | イメージ形成方法 |
| KR970051927A (ja) * | 1995-12-29 | 1997-07-29 | ||
| JP2008235226A (ja) * | 2007-03-23 | 2008-10-02 | Yamaha Corp | スイッチの防滴構造 |
| JP2009038085A (ja) * | 2007-07-31 | 2009-02-19 | Canon Inc | パターンの形成方法 |
| KR100891247B1 (ko) * | 2007-05-14 | 2009-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
-
1986
- 1986-08-08 JP JP18712586A patent/JPS6343320A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244844A (ja) * | 1987-03-23 | 1988-10-12 | インターナシヨナル・ビジネス・マシーンズ・・コーポレーシヨン | イメージ形成方法 |
| KR970051927A (ja) * | 1995-12-29 | 1997-07-29 | ||
| JP2008235226A (ja) * | 2007-03-23 | 2008-10-02 | Yamaha Corp | スイッチの防滴構造 |
| KR100891247B1 (ko) * | 2007-05-14 | 2009-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US7553771B2 (en) | 2007-05-14 | 2009-06-30 | Hynix Semiconductor Inc. | Method of forming pattern of semiconductor device |
| JP2009038085A (ja) * | 2007-07-31 | 2009-02-19 | Canon Inc | パターンの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956981B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
| US6696224B2 (en) | Methods of masking and etching a semiconductor substrate, and ion implant lithography methods of processing a semiconductor substrate | |
| US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
| KR100633994B1 (ko) | 반도체 소자의 웰 포토레지스트 패턴 및 그 형성 방법 | |
| US4591547A (en) | Dual layer positive photoresist process and devices | |
| JPS6343320A (ja) | 半導体装置の製造方法 | |
| KR20020000951A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP3986927B2 (ja) | 半導体装置の製造方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| JP2000181077A (ja) | リフトオフ法による配線パターン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100471345B1 (ko) | 반도체 소자의 마스크 패턴 형성 방법 | |
| JPH0467333B2 (ja) | ||
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPH042183B2 (ja) | ||
| JPS62128527A (ja) | 半導体装置の製造方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JP2002207300A (ja) | 半導体の製造方法及び半導体 | |
| JPH0793255B2 (ja) | 微細パタ−ン形成方法 | |
| JPH11231544A (ja) | レジストマスク構造、化学増幅レジストの感度促進方法およびパターン形成方法 |