JPS62128527A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62128527A JPS62128527A JP26970785A JP26970785A JPS62128527A JP S62128527 A JPS62128527 A JP S62128527A JP 26970785 A JP26970785 A JP 26970785A JP 26970785 A JP26970785 A JP 26970785A JP S62128527 A JPS62128527 A JP S62128527A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ions
- pattern
- ion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、イオン注入を伴う半導体装置の製造方法に
関する０ 従来の技術 近年、半導体集積回路の集積度は２年に倍のベースで増
大しておりこの原動力であるリソグラフィー技術がます
ます重要視されてきている。このように今後微細化が進
むにつれ直接回路パターンの原型となるレジストには、
高解像度、高感度。
関する０ 従来の技術 近年、半導体集積回路の集積度は２年に倍のベースで増
大しておりこの原動力であるリソグラフィー技術がます
ます重要視されてきている。このように今後微細化が進
むにつれ直接回路パターンの原型となるレジストには、
高解像度、高感度。
ドライエツチング耐性等の性能がますます要求されるよ
うになってきた。しかし現状では上記３性能を満足する
レジストは少ない。特に電子線レジストに関してはＳ１
含有レジスト等のドライエツチング耐性のすぐれたレジ
ストも開発されているが、他の２性能の要求が満たされ
ず、一般的にはドライエツチング耐性のすぐれたレジス
トがないのが現状である。又、一般に、いかなるリング
ラフィ法の場合でも最大限にレジストの解１象度を引き
出すためにはレジストの膜厚を薄くする事が効果的であ
るが、レジストパターンした分だけドライエツチング耐
性の向上が要求される。このような要求の中でレジスト
のドライエツチング耐性向上のための努力が払われてお
り、イオン注入法によるレジストのドライエツチング耐
性向上が行なわれている。
うになってきた。しかし現状では上記３性能を満足する
レジストは少ない。特に電子線レジストに関してはＳ１
含有レジスト等のドライエツチング耐性のすぐれたレジ
ストも開発されているが、他の２性能の要求が満たされ
ず、一般的にはドライエツチング耐性のすぐれたレジス
トがないのが現状である。又、一般に、いかなるリング
ラフィ法の場合でも最大限にレジストの解１象度を引き
出すためにはレジストの膜厚を薄くする事が効果的であ
るが、レジストパターンした分だけドライエツチング耐
性の向上が要求される。このような要求の中でレジスト
のドライエツチング耐性向上のための努力が払われてお
り、イオン注入法によるレジストのドライエツチング耐
性向上が行なわれている。
発明が解決しようとする問題点
しかしながら、この方法を具体的に半導体プロセスに適
用しようとすると単層レジストプロセスの場合、レジス
トのみならず半導体基板中にもイオンが照射されイオン
照射損傷が生ずるという問題点があった。又、通常のレ
ジストパターンは台形形状金しているため照射イオンが
レジスト表面全域に注入されウェットエツチング液によ
るレジストのはく離が困難であった。
用しようとすると単層レジストプロセスの場合、レジス
トのみならず半導体基板中にもイオンが照射されイオン
照射損傷が生ずるという問題点があった。又、通常のレ
ジストパターンは台形形状金しているため照射イオンが
レジスト表面全域に注入されウェットエツチング液によ
るレジストのはく離が困難であった。
問題点を解決するための手段
そこで、本発明は上記問題点を解決するため、パターン
を形成するレジストと半導体基板との間に高分子膜をは
さむ、いわゆる多層レジス）１用い、直接照射イオンを
半導体基板に注入されるのを避ける事により、半導体基
板の損［−なくすものである。又、レジスト断面形状が
逆台形となるレジストを用いて照射イオンがレジスト側
面に注入される事を避はウェットエツチングによる上層
レジストのはく離を容易にするものである。
を形成するレジストと半導体基板との間に高分子膜をは
さむ、いわゆる多層レジス）１用い、直接照射イオンを
半導体基板に注入されるのを避ける事により、半導体基
板の損［−なくすものである。又、レジスト断面形状が
逆台形となるレジストを用いて照射イオンがレジスト側
面に注入される事を避はウェットエツチングによる上層
レジストのはく離を容易にするものである。
作用
本発明では、上記に示した如く半導体基板に損傷ヲ与え
る事なくレジストにイオン注入を行う事が出来る０又、
特に高感度、高解像度を有するがドライエツチング耐性
の乏しい電子線レジストの場合、本発明を用いる事によ
り上層の電子線レジストに形成された微細パターンをア
スペクト比の高い下層ポリイミドパターンに転写出来る
ので半導体基板のドライエツチングのマスクとして有効
となる。その結果、半導体集積回路パターンの高集積化
に対応出来る。
る事なくレジストにイオン注入を行う事が出来る０又、
特に高感度、高解像度を有するがドライエツチング耐性
の乏しい電子線レジストの場合、本発明を用いる事によ
り上層の電子線レジストに形成された微細パターンをア
スペクト比の高い下層ポリイミドパターンに転写出来る
ので半導体基板のドライエツチングのマスクとして有効
となる。その結果、半導体集積回路パターンの高集積化
に対応出来る。
実施例
本発明の一実症例を第１図に示す。洗浄後の半導体ウェ
ハー（基板）１０上に高分子膜であるポリイミド膜１を
１〜２μｍ厚スピンニスピンコード６０℃で３０分間ベ
ーキンダ後、上層レジストとして電子ビームレジストす
なわちＰＭＭム２を３００ｏ人厚スピンコードし１８０
’Ｃで３０分間フリヘークする（ａ）ｏ電子ビーム鑵光
機を用いて所望のレジストパターンを描画後、ＭＩＢＫ
と工Ｐムの混合液からなる現］象液で現１象する。この
時レジスト断面形状は、第１図（ｂ）のように基板から
の後方散乱電子の影響で逆台形状になる。
ハー（基板）１０上に高分子膜であるポリイミド膜１を
１〜２μｍ厚スピンニスピンコード６０℃で３０分間ベ
ーキンダ後、上層レジストとして電子ビームレジストす
なわちＰＭＭム２を３００ｏ人厚スピンコードし１８０
’Ｃで３０分間フリヘークする（ａ）ｏ電子ビーム鑵光
機を用いて所望のレジストパターンを描画後、ＭＩＢＫ
と工Ｐムの混合液からなる現］象液で現１象する。この
時レジスト断面形状は、第１図（ｂ）のように基板から
の後方散乱電子の影響で逆台形状になる。
イオンビーム照射装置？用いてＳ１イオンビーム３を加
速電圧３０ ＫｅＶで２×１０１６個／ｃｍ１注入する
。４はＳ１イオン注入領域である（第１図（ｃ））０こ
の時Ｓ１＋イオンの注入深さは、ＰＭＭ人、ポリイミド
中はぼ約０．１６μｍである。アセトン中にウェハーを
つけてＰＭＭＡｉ溶解する。ｏ２（酸素）イオン５のＲ
ＩＭによりポリイミド１中に注入されたＳｉイオン注入
領域４をマスクとして未照射部のポリイミド２のエツチ
ングを行う（第１図（に））０この時Ｓ１イオン注入部
と未注入部とのエツチングレート差が大きいためにアス
ペクト比の高いポリイミド１のレジストパターンが形成
出来る（第１図（ｅ））。
速電圧３０ ＫｅＶで２×１０１６個／ｃｍ１注入する
。４はＳ１イオン注入領域である（第１図（ｃ））０こ
の時Ｓ１＋イオンの注入深さは、ＰＭＭ人、ポリイミド
中はぼ約０．１６μｍである。アセトン中にウェハーを
つけてＰＭＭＡｉ溶解する。ｏ２（酸素）イオン５のＲ
ＩＭによりポリイミド１中に注入されたＳｉイオン注入
領域４をマスクとして未照射部のポリイミド２のエツチ
ングを行う（第１図（に））０この時Ｓ１イオン注入部
と未注入部とのエツチングレート差が大きいためにアス
ペクト比の高いポリイミド１のレジストパターンが形成
出来る（第１図（ｅ））。
前記実施例では、上層レジストとして電子線レジストを
用いた場合を示したが、もちろんホトリソグラフィによ
り上層レジストパターンを形成してもよい。この時上層
レジストに例えばＲＤ−２００ＯＮ （日立化成）のネ
ガレジストを用いるとレジストパターンが逆台形状に形
成されるため、レジスト側壁面に３１イオンが照射され
ずＳｉイオン照射後のレジストのはく離が容易になる。
用いた場合を示したが、もちろんホトリソグラフィによ
り上層レジストパターンを形成してもよい。この時上層
レジストに例えばＲＤ−２００ＯＮ （日立化成）のネ
ガレジストを用いるとレジストパターンが逆台形状に形
成されるため、レジスト側壁面に３１イオンが照射され
ずＳｉイオン照射後のレジストのはく離が容易になる。
父上記実施例でもわかるように本発明を用いると上層レ
ジストの反転パターンがポリイミドに形成出来るので、
ボジレジストヲ用いた場合はネガパターン、ネガパター
ンを用いた場合はポジパターンが形成出来る事になる。
ジストの反転パターンがポリイミドに形成出来るので、
ボジレジストヲ用いた場合はネガパターン、ネガパター
ンを用いた場合はポジパターンが形成出来る事になる。
又、本実施例では、下層レジストにポリイミドを使用し
た場合を示したが−・役に耐熱性の高い高分子膜であれ
ばよいのは熱論の事である。また、高分子膜のドライエ
ツチング酊性金向上させるためにＳ？イオンの注入を行
ったが、Ｓｉ イオン以外のＰ、Ｂ等の無機物イオン又
はＡｒ等の不活性ガスイオンを注入しても同様の事が実
施出来る。
た場合を示したが−・役に耐熱性の高い高分子膜であれ
ばよいのは熱論の事である。また、高分子膜のドライエ
ツチング酊性金向上させるためにＳ？イオンの注入を行
ったが、Ｓｉ イオン以外のＰ、Ｂ等の無機物イオン又
はＡｒ等の不活性ガスイオンを注入しても同様の事が実
施出来る。
本発明の第２の実施例１を第２図に示す。洗浄後の半導
体基板１ｏ上にム２レジス） １１ ’ｉ１〜２μｍ厚
スピンコートスピンコード３０分間ベーキングする。５
ＯＧ１２（塗布５１０２Ｉｌ■を７００人厚ストンコー
ドし、１６０″Ｃで３０分間ベーキング後、上層ＫＡＺ
レジス） １３ｉ５０００人厚スピンコードし９０’Ｃ
で１０分間プリベーキングと行う（第２（２）（ａ））
。写真食刻法により前記上層レジストに所望の回路パタ
ーン形成後、１４０℃で３０分間ポストベーキングを行
う（第２図（ｂ））。
体基板１ｏ上にム２レジス） １１ ’ｉ１〜２μｍ厚
スピンコートスピンコード３０分間ベーキングする。５
ＯＧ１２（塗布５１０２Ｉｌ■を７００人厚ストンコー
ドし、１６０″Ｃで３０分間ベーキング後、上層ＫＡＺ
レジス） １３ｉ５０００人厚スピンコードし９０’Ｃ
で１０分間プリベーキングと行う（第２（２）（ａ））
。写真食刻法により前記上層レジストに所望の回路パタ
ーン形成後、１４０℃で３０分間ポストベーキングを行
う（第２図（ｂ））。
Ｓ１イオン１４を加速電圧４０ ＫｅＶテロ Ｘ １０
”個／ａｔｆ注入する。この時のレジスト１３中の８１
イオンの注入深さは約０．２０μｍ、５ＯＧｆ２中のＳ
ｉイオンの注入深さは０．０７μｍであり、１６はＳ１
イオンの注入領域である（第２図（Ｃ））。酸素イオン
１６のプラズマにより上層レジストパターン１３を除去
後、基板をフッ酸に侵す。これによりＳ１イオンが注入
された領域１５は対フッ酸に対してエツチングされなく
なるので未注入５ＯＧ１２のみがエツチングされる。酸
素反応性イオンエツチングによりＳｉ注入ｓｏｅ領域１
５をマスクとして下層ムクレジスト１１をエツチングす
る。これによりアスペクト比の高い微細パターンの形成
が出来る。
”個／ａｔｆ注入する。この時のレジスト１３中の８１
イオンの注入深さは約０．２０μｍ、５ＯＧｆ２中のＳ
ｉイオンの注入深さは０．０７μｍであり、１６はＳ１
イオンの注入領域である（第２図（Ｃ））。酸素イオン
１６のプラズマにより上層レジストパターン１３を除去
後、基板をフッ酸に侵す。これによりＳ１イオンが注入
された領域１５は対フッ酸に対してエツチングされなく
なるので未注入５ＯＧ１２のみがエツチングされる。酸
素反応性イオンエツチングによりＳｉ注入ｓｏｅ領域１
５をマスクとして下層ムクレジスト１１をエツチングす
る。これによりアスペクト比の高い微細パターンの形成
が出来る。
本第２実施例では、上層レジストにホトレジストを用い
たが電子線レジストであっても良い。また、本実施例で
は、３層レジストの中間層に５ＯＧｉ用いたが、イオン
照射によりウェットあるいはドライエツチングレート比
が変わるものであればこれに代用する事が出来る。
たが電子線レジストであっても良い。また、本実施例で
は、３層レジストの中間層に５ＯＧｉ用いたが、イオン
照射によりウェットあるいはドライエツチングレート比
が変わるものであればこれに代用する事が出来る。
発明の効果
本発明によれば、半導体基板にイオン照射を行う事なく
、レジストのドライエツチング耐性を高め、アスペクト
比の高い微細なパターンが形成出来る。それ故、半導体
基板に損傷を与えないで半導体集積回路の集積度が増大
出来るので超ＬＳＩのグロセスに大きく寄与する。
、レジストのドライエツチング耐性を高め、アスペクト
比の高い微細なパターンが形成出来る。それ故、半導体
基板に損傷を与えないで半導体集積回路の集積度が増大
出来るので超ＬＳＩのグロセスに大きく寄与する。
第１図は本発明の半導体装置の製造方法の第１の実施例
の工程断面図、第２図は同第２の実施例の工程断面図で
ある。 １・・・・・・ポリイミド膜、２．・−・、、Ｐ Ｍ
Ｍ Ａ、 ３．１４・・・・・・Ｓｉイオン、４．１
３・・・・・・Ａｚ、５．１２・・・・・・ＳＯＧ。
の工程断面図、第２図は同第２の実施例の工程断面図で
ある。 １・・・・・・ポリイミド膜、２．・−・、、Ｐ Ｍ
Ｍ Ａ、 ３．１４・・・・・・Ｓｉイオン、４．１
３・・・・・・Ａｚ、５．１２・・・・・・ＳＯＧ。
Claims (5)
- （１）半導体基板上に高分子膜を塗布し、前記高分子膜
にレジストを塗布する工程と、前記レジストを露光現像
し半導体回路パターンを形成する工程と、前記レジスト
パターンをマスクとしてイオン注入法により無機物イオ
ンあるいは不活性ガスイオンを前記高分子膜中に注入す
る工程と、前記レジストを剥離し前記高分子層中に形成
された前記注入イオン領域をマスクとして反応性イオン
エッチングにより未注入高分子領域をエッチングする工
程を含んでなる半導体装置の製造方法。 - （２）不活性ガスイオン又は無機物イオンとしてＡｒ、
Ｐ、Ｂ又はＡｓイオンを用いる特許請求の範囲第１項記
載の半導体装置の製造方法。 - （３）レジストにネガレジストを用いることにより、ネ
ガパターンから高分子膜へのポジパターンの変換を行う
特許請求の範囲第１項記載の半導体装置の製造方法。 - （４）前記レジストにネガのフォトレジストを用い逆テ
ーパパターンを形成しイオン注入後の前記レジスト除去
を容易にする特許請求の範囲第１項記載の半導体装置の
製造方法。 - （５）半導体基板上に、高分子膜、無機膜、レジストか
らなる３層構造を形成する工程と、前記レジストに回路
パターンを形成する工程と、前記レジストをマスクとし
てイオン注入法により無機物イオンを前記無機膜中に注
入する工程と、前記レジストを剥離後フッ酸により未注
入前記無機膜をエッチングする工程と、前記パターンニ
ングされた無機膜をマスクとして前記高分子膜を酸素反
応性イオンエッチングする工程とを備えた半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26970785A JPS62128527A (ja) | 1985-11-29 | 1985-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26970785A JPS62128527A (ja) | 1985-11-29 | 1985-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128527A true JPS62128527A (ja) | 1987-06-10 |
Family
ID=17476060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26970785A Pending JPS62128527A (ja) | 1985-11-29 | 1985-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282626A (ja) * | 1988-08-22 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | 半導体装置の相互接続方法 |
-
1985
- 1985-11-29 JP JP26970785A patent/JPS62128527A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282626A (ja) * | 1988-08-22 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | 半導体装置の相互接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956981B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
| EP0145272B1 (en) | Metal/semiconductor deposition | |
| US3412456A (en) | Production method of semiconductor devices | |
| JPS62128527A (ja) | 半導体装置の製造方法 | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| JPS6343320A (ja) | 半導体装置の製造方法 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| JPH0364758A (ja) | フォトレジスト剥離方法 | |
| KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JP2544478B2 (ja) | ウエットエッチング方法 | |
| JPH03141632A (ja) | パターン形成法及び半導体装置の製造方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH03110563A (ja) | パターン形成方法 | |
| KR940007064B1 (ko) | 미세패턴 형성방법 | |
| JPS62250637A (ja) | 半導体装置の製造方法 | |
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPS6216536B2 (ja) | ||
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| JPS62189734A (ja) | ホトレジスト被膜の埋込方法 |