JPS62189734A - ホトレジスト被膜の埋込方法 - Google Patents
ホトレジスト被膜の埋込方法Info
- Publication number
- JPS62189734A JPS62189734A JP3083786A JP3083786A JPS62189734A JP S62189734 A JPS62189734 A JP S62189734A JP 3083786 A JP3083786 A JP 3083786A JP 3083786 A JP3083786 A JP 3083786A JP S62189734 A JPS62189734 A JP S62189734A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- photoresist film
- groove
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000003960 organic solvent Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、凹凸を有する基板の表面を平担化する方法に
関するものである。
関するものである。
半導体LSIは、トランジスタやダイオードなどの能動
素子あるいは抵抗や容量などの受動素子とこれらの各素
子を機能的に接続するための配線などから構成されてい
る。実際の製造プロセスにおいては幾多の工程を必要と
し、工程の進展に伴って基板の表面は凹凸が激しくなる
。この凹凸により形成される段差は、配線の断線あるい
は短絡を生じ、著しく製造歩留りを低下させる原因とな
る。これを回避するためには表面を平担化する必要があ
る。従来1表面の凹凸を有する基板の表面を平担にする
方法としてホトレジストを用いる方法が知られている。
素子あるいは抵抗や容量などの受動素子とこれらの各素
子を機能的に接続するための配線などから構成されてい
る。実際の製造プロセスにおいては幾多の工程を必要と
し、工程の進展に伴って基板の表面は凹凸が激しくなる
。この凹凸により形成される段差は、配線の断線あるい
は短絡を生じ、著しく製造歩留りを低下させる原因とな
る。これを回避するためには表面を平担化する必要があ
る。従来1表面の凹凸を有する基板の表面を平担にする
方法としてホトレジストを用いる方法が知られている。
特公昭59−18858号公報には表面に凹凸を有する
基板の四部にホトレジスト被膜を理込む方法が述べられ
ている。具体的には凹部にのみ第1のホトレジストパタ
ーンを形成した後、全面に第2のホトレジスト被膜を形
成して表面を平担化し、さらに全面を一様にエツチング
することによって前記四部にのみレジストを残存させる
方法である。しかしこの方法では凹部に形成された第1
のホトレジスト被膜が第2のホトレジスト被膜形成時に
第2のホトレジスト溶液中に含まれる有機溶媒によって
溶解されるため、最終的には凹部内のホトレジストは落
ち込みを生じ、表面の平担化を困難になるという問題が
あった。
基板の四部にホトレジスト被膜を理込む方法が述べられ
ている。具体的には凹部にのみ第1のホトレジストパタ
ーンを形成した後、全面に第2のホトレジスト被膜を形
成して表面を平担化し、さらに全面を一様にエツチング
することによって前記四部にのみレジストを残存させる
方法である。しかしこの方法では凹部に形成された第1
のホトレジスト被膜が第2のホトレジスト被膜形成時に
第2のホトレジスト溶液中に含まれる有機溶媒によって
溶解されるため、最終的には凹部内のホトレジストは落
ち込みを生じ、表面の平担化を困難になるという問題が
あった。
基板表面に存在する凹部内に第1のホトレジストのパタ
ーンを形成した後、何らの処理もせずに第2のホトレジ
スト被膜を重ねて全面に形成しただけでは、先に述べた
ように第1のホトレジスト被膜のパターンを形成する効
果を出することばできない。図を用いてさらに詳細に説
明する。通常。
ーンを形成した後、何らの処理もせずに第2のホトレジ
スト被膜を重ねて全面に形成しただけでは、先に述べた
ように第1のホトレジスト被膜のパターンを形成する効
果を出することばできない。図を用いてさらに詳細に説
明する。通常。
半導体LSIの製造プロセス途中で基板表面に形成され
る四部の形状は、種々雑多であり、特に凹部の間隔は、
1μmから数10μmの非常に広範囲に旦っている。そ
の状態を、幅の狭い凹部と幅の広い凹部で代表し、模式
的に第2図に示す。
る四部の形状は、種々雑多であり、特に凹部の間隔は、
1μmから数10μmの非常に広範囲に旦っている。そ
の状態を、幅の狭い凹部と幅の広い凹部で代表し、模式
的に第2図に示す。
Si基板1表面に幅の狭い凹部2および幅の広に凹部3
を形成する(a)0回転塗布法によりホトレジスト被I
I!l!4を形成する(b)、その結果、幅の狭い凹部
2はホトレジスト被膜4で完全に埋め込まれその表面は
平担になるが、幅の広い四部3では段差部5および凹部
3の中央部分でホトレジスト被膜4の膜厚が薄くなり1
表面の平担化はできない、そこで広い凹部3内に第1の
ホトレジスト6のパターンを通常のホトリソクラフィー
によって形成しくC)、その後、全面に第2のホトレジ
スト被膜7を形成する(d) 、 L、かじ、このよう
な方法によって得られる結果も(b)図と同様に広い凹
部3の中央部ではホトレジスト被膜の膜厚が薄くなり、
第1のホトレジスト被膜6のパターンを形成した効果は
得られない、この原因は、前述のように第2のホトレジ
スト溶液に含まれる有機溶媒が、凹部内に既に形成され
ている第1のホトレジスト被膜を溶解し1元の形状を維
持できなくなることにある。
を形成する(a)0回転塗布法によりホトレジスト被I
I!l!4を形成する(b)、その結果、幅の狭い凹部
2はホトレジスト被膜4で完全に埋め込まれその表面は
平担になるが、幅の広い四部3では段差部5および凹部
3の中央部分でホトレジスト被膜4の膜厚が薄くなり1
表面の平担化はできない、そこで広い凹部3内に第1の
ホトレジスト6のパターンを通常のホトリソクラフィー
によって形成しくC)、その後、全面に第2のホトレジ
スト被膜7を形成する(d) 、 L、かじ、このよう
な方法によって得られる結果も(b)図と同様に広い凹
部3の中央部ではホトレジスト被膜の膜厚が薄くなり、
第1のホトレジスト被膜6のパターンを形成した効果は
得られない、この原因は、前述のように第2のホトレジ
スト溶液に含まれる有機溶媒が、凹部内に既に形成され
ている第1のホトレジスト被膜を溶解し1元の形状を維
持できなくなることにある。
本発明はホトレジスト被膜を用いて基板表面の四部を埋
め込んで表面を平担にし、全面エツチングによって凹部
にのみ所望の材料を残すのに効果的な方法を提供するこ
とを目的とする。
め込んで表面を平担にし、全面エツチングによって凹部
にのみ所望の材料を残すのに効果的な方法を提供するこ
とを目的とする。
従って、この問題を解決するためには凹部内に形成され
ている第1のホトレジスト被膜が第2のホトレジスト被
膜中の含まれる有機溶媒によって溶解しないようにして
やれば良い。そのためには第1のホトレジスト被膜の表
面層を有機溶媒によって侵されない物質で覆うか、ある
いは表面そのものに有機溶媒に対する耐性を持たせてや
れば良い。具体的には、第1のホトレジスト被膜を形成
した後、S OG (Spin on (i Q 0s
s)等の低温形成が可能な物質で被覆するか、あるいは
紫外線等のエネルギー線を照射するかまたは加熱するこ
とによってホトレジストの組成を変化させてやれば良い
。
ている第1のホトレジスト被膜が第2のホトレジスト被
膜中の含まれる有機溶媒によって溶解しないようにして
やれば良い。そのためには第1のホトレジスト被膜の表
面層を有機溶媒によって侵されない物質で覆うか、ある
いは表面そのものに有機溶媒に対する耐性を持たせてや
れば良い。具体的には、第1のホトレジスト被膜を形成
した後、S OG (Spin on (i Q 0s
s)等の低温形成が可能な物質で被覆するか、あるいは
紫外線等のエネルギー線を照射するかまたは加熱するこ
とによってホトレジストの組成を変化させてやれば良い
。
上述の如き処理によれば、広い段差部凹所に形成した第
1のホトレジスト膜は第2のホトレジストに対して十分
な不溶性が付与され、原形が維持されるため、良好な平
担化が可能となる。
1のホトレジスト膜は第2のホトレジストに対して十分
な不溶性が付与され、原形が維持されるため、良好な平
担化が可能となる。
以下、本発明を実施例を参照して詳細に説明する。まず
、第1のホトレジスト膜を熱処理する第1の実施例を第
1図により説明する。Si基板1の表面に幅が1μmの
狭い溝8と幅が30μmの広い溝9をいずれも深さが1
μm程度となるように形成した(a)、次に、例えばA
Z−L350J(シブレイ: Sh、tplay社m)
のごとき第1のポジ型ホトレジスト10を厚さが1μm
となるように全面に回転塗布した(b)。通常のリソグ
ラフィー技術を用いて幅の広い溝9内にのみ第1のホト
レジスト10のパターンを形成した(c)。この時、溝
9の側壁とホトレジスト10のパターンの間幅は1μm
8度になるようにした。このような工程ではリソグラフ
ィーにおける、いわゆる合せズレの問題がしばしば生じ
るが、間隔を1μmに設定しておけば、もし合せズレが
生じたとしても本実施例で期待する形状を得るための障
害にはならなに。次に基板全体を240℃の空気中で1
0分間熱処理を施した(d)。次いで第2のポジ型ホト
レジスト11を全面に回転塗布した(8)。この結果、
幅の狭い溝8はもちろん、*にの広い溝9の表面もホト
レジストによって平担化することができた。
、第1のホトレジスト膜を熱処理する第1の実施例を第
1図により説明する。Si基板1の表面に幅が1μmの
狭い溝8と幅が30μmの広い溝9をいずれも深さが1
μm程度となるように形成した(a)、次に、例えばA
Z−L350J(シブレイ: Sh、tplay社m)
のごとき第1のポジ型ホトレジスト10を厚さが1μm
となるように全面に回転塗布した(b)。通常のリソグ
ラフィー技術を用いて幅の広い溝9内にのみ第1のホト
レジスト10のパターンを形成した(c)。この時、溝
9の側壁とホトレジスト10のパターンの間幅は1μm
8度になるようにした。このような工程ではリソグラフ
ィーにおける、いわゆる合せズレの問題がしばしば生じ
るが、間隔を1μmに設定しておけば、もし合せズレが
生じたとしても本実施例で期待する形状を得るための障
害にはならなに。次に基板全体を240℃の空気中で1
0分間熱処理を施した(d)。次いで第2のポジ型ホト
レジスト11を全面に回転塗布した(8)。この結果、
幅の狭い溝8はもちろん、*にの広い溝9の表面もホト
レジストによって平担化することができた。
この実施例では、第1のホトレジスト10を熱処理する
ことによって組成を変化させ、第2のホトレジスト溶液
中に含有される有機溶媒に対する耐性を向上させること
ができた。ただ、この場合、第1のホトレジスト10を
加熱処理した時にホトレジスト自身の粘性流動によって
パターンの端部が丸くなるため、溝側壁との間に部分で
第2のホトレジスト形成後の厚さが多少薄くなり、薄全
な平担化はできていない。
ことによって組成を変化させ、第2のホトレジスト溶液
中に含有される有機溶媒に対する耐性を向上させること
ができた。ただ、この場合、第1のホトレジスト10を
加熱処理した時にホトレジスト自身の粘性流動によって
パターンの端部が丸くなるため、溝側壁との間に部分で
第2のホトレジスト形成後の厚さが多少薄くなり、薄全
な平担化はできていない。
次に、f51の実施例の次点を補うための第2の実施例
を第:3図により説明する。
を第:3図により説明する。
第1図(C)に示したごとく第1のホトレジスト10の
パターンを形成した後、表面から遠紫外光を5mW/
tyl、60分の条件で照射した。その後、200℃で
20分加熱処理を行った(a)。
パターンを形成した後、表面から遠紫外光を5mW/
tyl、60分の条件で照射した。その後、200℃で
20分加熱処理を行った(a)。
次いで第2のホトレジスト11を全面に形成した(b)
。この実施例では、第1のホトレジストの形状を変えず
に第2のホトレジスト11を形成できた。従って、はぼ
完全に平担な表面を得ることができた。遠紫外光照射後
の熱処理を行わないと(c)図に示したように、第2の
ホトレジスト11を形成した時に第1のホ1−レジ入ド
パターンの側壁からホトレジストのしみ出し現象が生じ
形状が損なわれる。
。この実施例では、第1のホトレジストの形状を変えず
に第2のホトレジスト11を形成できた。従って、はぼ
完全に平担な表面を得ることができた。遠紫外光照射後
の熱処理を行わないと(c)図に示したように、第2の
ホトレジスト11を形成した時に第1のホ1−レジ入ド
パターンの側壁からホトレジストのしみ出し現象が生じ
形状が損なわれる。
次に、第2の実施例を用いて溝の中に5i02を残存さ
せる第3の実施例を第4図により説明する。
せる第3の実施例を第4図により説明する。
第1図(a)に示したようにSi基板1表面に溝を形成
した後、5LOa (モノ シラン)とN z Oのソ
ースガスを用い、温度800〜850℃、圧力106
P a(0,8Torr)の条件で厚さ1.2 pmの
Si、0z12を気相成長法により堆積した(a)。
した後、5LOa (モノ シラン)とN z Oのソ
ースガスを用い、温度800〜850℃、圧力106
P a(0,8Torr)の条件で厚さ1.2 pmの
Si、0z12を気相成長法により堆積した(a)。
その後、実施例の第2で述べた方法に従ってホトレジス
ト13により表面を平担にした(b)。その後、平行平
板型プラズマエツチング装置を用い、エツチングガスと
してCy、F eガスあるいはCzFe+Ot。
ト13により表面を平担にした(b)。その後、平行平
板型プラズマエツチング装置を用い、エツチングガスと
してCy、F eガスあるいはCzFe+Ot。
混合ガス、圧力0 、5 Torr、パワー2 w /
aAの条件でホトレジスト13と5i0212を等し
いエツチング速度でエツチングし、ホトレジス1−13
がエツチング終了した時点でエツチングを停止した(c
)。次いで、Si基板1表面に残存した0、1〜0.2
μmの5iO212を希釈フッ酸によりエツチング除去
した(d)。ぞの結果、狭い溝および広い溝共に完全に
5i(hで埋め込むことができた。
aAの条件でホトレジスト13と5i0212を等し
いエツチング速度でエツチングし、ホトレジス1−13
がエツチング終了した時点でエツチングを停止した(c
)。次いで、Si基板1表面に残存した0、1〜0.2
μmの5iO212を希釈フッ酸によりエツチング除去
した(d)。ぞの結果、狭い溝および広い溝共に完全に
5i(hで埋め込むことができた。
なお、狭い溝においてはSi表面に残存した0、1〜0
.2μmのSjghを希釈フッ酸でエツチングする際、
溝の中央部に割れ1.;を生じることがしばしば観8!
!Iされた。これを防止するため本実施例では5LOz
を全面に形成した後、湿性VF囲気でl000℃60分
の熱酸化処理を行った。
.2μmのSjghを希釈フッ酸でエツチングする際、
溝の中央部に割れ1.;を生じることがしばしば観8!
!Iされた。これを防止するため本実施例では5LOz
を全面に形成した後、湿性VF囲気でl000℃60分
の熱酸化処理を行った。
次に、実施例3と同様に溝内にSiOxを埋め込む方法
において四部にパターン形成する第1のホトレジストを
組成の異なる物質としてSOGで被覆する第4の実施例
を第5図により説明する。
において四部にパターン形成する第1のホトレジストを
組成の異なる物質としてSOGで被覆する第4の実施例
を第5図により説明する。
前記実施例の同様の方法でSi基板1表面に溝を形成し
た後、厚さ1.2μmの5jOz12を全面に堆積し広
い溝内に第1のホトレジスト10をパターン形成した(
a)。次いで、厚さ0.1μmのS O(31,4を全
面に回転塗布した(b)。続いて第2のホトレジスト1
1全面に形成して表面を平担にした(C)。その後、実
施例の第3で述べた方法に従い、全面エツチングを行っ
て溝内にのみ5iOzを埋め込んだ(d、)。本実施例
では第1.のホ1−レジスト10がSOGで覆われでい
るため、第2のホ1−レジスト1−1を形成する際、有
機溶媒が第1のホトレジストを溶解することがなく、元
を形状を維持できるためほぼ完全な表面の平担化を実現
することができる。
た後、厚さ1.2μmの5jOz12を全面に堆積し広
い溝内に第1のホトレジスト10をパターン形成した(
a)。次いで、厚さ0.1μmのS O(31,4を全
面に回転塗布した(b)。続いて第2のホトレジスト1
1全面に形成して表面を平担にした(C)。その後、実
施例の第3で述べた方法に従い、全面エツチングを行っ
て溝内にのみ5iOzを埋め込んだ(d、)。本実施例
では第1.のホ1−レジスト10がSOGで覆われでい
るため、第2のホ1−レジスト1−1を形成する際、有
機溶媒が第1のホトレジストを溶解することがなく、元
を形状を維持できるためほぼ完全な表面の平担化を実現
することができる。
なお、本発明において埋め込む物質は、ホトレシストや
5iftに限られるものではなく、電子線レジストある
いは多結晶Siなどであっても同様の埋め込みを実現で
きる。また、凹部内にパターニングされた第1のレジス
トを改質する手段は遠紫外光である必要はなく、レジス
トの表面を改質し得るエネルギー線ならば何でも良い、
さらに第1のレジストを被覆する材料はSOGに限定さ
れるものではなく、レジストの形状を損なわない温度で
形成できるものであれば良い。
5iftに限られるものではなく、電子線レジストある
いは多結晶Siなどであっても同様の埋め込みを実現で
きる。また、凹部内にパターニングされた第1のレジス
トを改質する手段は遠紫外光である必要はなく、レジス
トの表面を改質し得るエネルギー線ならば何でも良い、
さらに第1のレジストを被覆する材料はSOGに限定さ
れるものではなく、レジストの形状を損なわない温度で
形成できるものであれば良い。
以上説明したごとく本発明によれば、基板表面に形成さ
れている凹部を、その幅に依存せずに一様にホトレジス
トあるいは5iftで埋め込むことが可能である。
れている凹部を、その幅に依存せずに一様にホトレジス
トあるいは5iftで埋め込むことが可能である。
第1図は本発明の第1の実施例の加工工程におけるウェ
ハの断面図、第2図は従来の問題点を説明するウェハ断
面図、第3図は第2の実施例を説明するウェハ断面図、
第4図は第3の実施例を説明するウェハ断面図、第5図
は第4の実施例を説明するウェハ断面図。
ハの断面図、第2図は従来の問題点を説明するウェハ断
面図、第3図は第2の実施例を説明するウェハ断面図、
第4図は第3の実施例を説明するウェハ断面図、第5図
は第4の実施例を説明するウェハ断面図。
Claims (1)
- 【特許請求の範囲】 1、凹部の側面と所望の間隔を有する第1のホトレジス
ト膜のパターンを上記凹部内に形成する工程と、上記凹
部内にパターニングされたホトレジスト膜は少なくとも
表面を改質する工程と、第2のホトレジストを塗布して
上記間隔部は厚く上記第1のホトレジスト膜のパターン
上では薄い第2のホトレジスト膜を形成する工程と、上
記第2のホトレジスト膜をエッチして表面を平担化する
工程を含むことを特徴とするホトレジスト被膜の埋込方
法。 2、請求の範囲第1項記載の第1のホトレジスト膜およ
び第2のホトレジスト膜は、いずれもポジ型ホトレジス
トがあることを特徴とする特許請求の範囲第1項記載の
ホトレジスト被膜の埋込方法。 3、請求の範囲第1項記載のホトレジスト膜の少なくと
も表面を改質する工程は、熱処理を施すか、もしくはエ
ネルギー線を照射するか、もしくは組成の異なる物質で
被覆するかの少なくともいずれかひとつ、あるいはそれ
らの組み合せによつて成ることを特徴とする特許請求の
範囲第1項記載のホトレジスト被膜の埋め込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3083786A JPS62189734A (ja) | 1986-02-17 | 1986-02-17 | ホトレジスト被膜の埋込方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3083786A JPS62189734A (ja) | 1986-02-17 | 1986-02-17 | ホトレジスト被膜の埋込方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62189734A true JPS62189734A (ja) | 1987-08-19 |
Family
ID=12314809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3083786A Pending JPS62189734A (ja) | 1986-02-17 | 1986-02-17 | ホトレジスト被膜の埋込方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62189734A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063901A (ja) * | 2012-09-21 | 2014-04-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1986
- 1986-02-17 JP JP3083786A patent/JPS62189734A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063901A (ja) * | 2012-09-21 | 2014-04-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0344418B2 (ja) | ||
JPH0434296B2 (ja) | ||
JPH02252233A (ja) | 微細パターン形成方法 | |
JPS62189734A (ja) | ホトレジスト被膜の埋込方法 | |
JP3351708B2 (ja) | 半導体装置の製造方法 | |
JPH03297137A (ja) | 半導体装置の製造方法 | |
JPS62128527A (ja) | 半導体装置の製造方法 | |
JPH0391233A (ja) | パターン形成方法 | |
JP2589471B2 (ja) | 半導体装置の製造方法 | |
JPS59114824A (ja) | 半導体装置の平坦化方法 | |
JPS6232617A (ja) | 半導体装置およびその製造方法 | |
JPH04177719A (ja) | 半導体装置の製造方法 | |
JPH01199434A (ja) | 半導体素子の製造方法 | |
JPH01205552A (ja) | 半導体装置の製造方法 | |
JPH03184323A (ja) | 高段差基板上の高精度レジストパターン形成方法 | |
JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
JPS61161721A (ja) | 表面平坦化法 | |
JPS5854631A (ja) | 半導体装置の製造方法 | |
JPH03266419A (ja) | 四層マスクパターン形成法 | |
JPS63136631A (ja) | パタ−ン形成方法 | |
JPS59148348A (ja) | 半導体装置およびその製造方法 | |
JPH02180017A (ja) | 層間絶縁膜の平坦化方法 | |
JPH01137649A (ja) | 半導体装置の平坦化方法 | |
JPS61220334A (ja) | 半導体装置の製造方法 | |
JPH01239848A (ja) | 表面平担化処理法 |