JPS61161721A - 表面平坦化法 - Google Patents
表面平坦化法Info
- Publication number
- JPS61161721A JPS61161721A JP276285A JP276285A JPS61161721A JP S61161721 A JPS61161721 A JP S61161721A JP 276285 A JP276285 A JP 276285A JP 276285 A JP276285 A JP 276285A JP S61161721 A JPS61161721 A JP S61161721A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- substrate
- pattern
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 13
- 239000000377 silicon dioxide Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路等の表面に凹凸パターンが形成
された基板上に７オトレジスト膜を形成して表面を平坦
化する方法に関するものである。
された基板上に７オトレジスト膜を形成して表面を平坦
化する方法に関するものである。
従来、半導体集積回路等のＭＤＳＩＣ製造プロセスで各
素子間及びソース、ドレインの絶縁方法にはＬＯＣＯ８
酸化法が用いられている。
素子間及びソース、ドレインの絶縁方法にはＬＯＣＯ８
酸化法が用いられている。
この目的の従来の方法を第２図に模式的断面図を示す、
第２図（ａ）において、基板１０上にチャンネルストツ
バ−１１、ＬＯＧＯ８酸化法により形成された二酸化シ
リコン膜稔、ゲート酸化膜１４、不純物層１６、ゲート
ポリシリコン膜１５、層間絶縁膜１３を形成し、次に第
２図（ｂ）のように不純物層１６及びゲートポリシリコ
ン膜１５と導通を取る九めのコンタクトホール１７を、
フォトレジストのパターンユング法を用いた後にウェッ
トエツチング法あるいはガスによるドライエツチング法
によって開孔する。
第２図（ａ）において、基板１０上にチャンネルストツ
バ−１１、ＬＯＧＯ８酸化法により形成された二酸化シ
リコン膜稔、ゲート酸化膜１４、不純物層１６、ゲート
ポリシリコン膜１５、層間絶縁膜１３を形成し、次に第
２図（ｂ）のように不純物層１６及びゲートポリシリコ
ン膜１５と導通を取る九めのコンタクトホール１７を、
フォトレジストのパターンユング法を用いた後にウェッ
トエツチング法あるいはガスによるドライエツチング法
によって開孔する。
第２図（Ｃ）において、蒸着法またはスパッタリング法
を用いてＭ膜１８を堆積し、フォトレジストのパターン
ユング法を用いた後ウェットエツチング法あるいはガス
によるドライエツチング法によってＭ膜１８をエツチン
グ除去する（第２図（ｄ） ） 。
を用いてＭ膜１８を堆積し、フォトレジストのパターン
ユング法を用いた後ウェットエツチング法あるいはガス
によるドライエツチング法によってＭ膜１８をエツチン
グ除去する（第２図（ｄ） ） 。
しかしながら、従来半導体装置で用いられているＬＯＧ
Ｏ８酸化法を使って素子間及び層間絶縁膜を形成すると
、基板のコンタクトホール面に対して大きな段差が生じ
、基板１０上には多数の凹凸が形成され、次に行うＭ膜
堆積後のフォトレジストを用いたパターンユング法では
凹部凸部での焦点深度の差があり過ぎるため適切なＭ膜
バター／幅が得られず、次のエツチング工程では凹凸段
差部でＭ膜１８が切断され、Ｍ膜１８のパターン幅の再
現性及び半導体装置としての歩留りが低下する欠点があ
った。
Ｏ８酸化法を使って素子間及び層間絶縁膜を形成すると
、基板のコンタクトホール面に対して大きな段差が生じ
、基板１０上には多数の凹凸が形成され、次に行うＭ膜
堆積後のフォトレジストを用いたパターンユング法では
凹部凸部での焦点深度の差があり過ぎるため適切なＭ膜
バター／幅が得られず、次のエツチング工程では凹凸段
差部でＭ膜１８が切断され、Ｍ膜１８のパターン幅の再
現性及び半導体装置としての歩留りが低下する欠点があ
った。
本発明はこのような欠点を除去し、凹凸パターンの平坦
化を半導体装置にダメージを与えずに行える方法を提供
することを目的とするものである。
化を半導体装置にダメージを与えずに行える方法を提供
することを目的とするものである。
本発明は表面に凹凸パターンが形成された基板上に絶縁
膜を凹凸段差よシ厚く形成し、次にこの絶縁膜の所望の
部分に開口を形成した後、ポジ型フォトレジスト膜を全
面に形成して表面を平坦とし、表面から前記絶縁膜の凸
部表面まで露光し、これを現像して開口部にポジ型フォ
トレジストを残して表面を平坦化ならしめ、次にポジ型
フォトレジスト膜のエッチレートが絶縁膜のニッチレー
トよシ小さい条件でドライエツチングしてポジ型フォト
レジストを除去することを特徴とする表面平坦化法であ
る。
膜を凹凸段差よシ厚く形成し、次にこの絶縁膜の所望の
部分に開口を形成した後、ポジ型フォトレジスト膜を全
面に形成して表面を平坦とし、表面から前記絶縁膜の凸
部表面まで露光し、これを現像して開口部にポジ型フォ
トレジストを残して表面を平坦化ならしめ、次にポジ型
フォトレジスト膜のエッチレートが絶縁膜のニッチレー
トよシ小さい条件でドライエツチングしてポジ型フォト
レジストを除去することを特徴とする表面平坦化法であ
る。
以下に実施例を用いて本発明の詳細な説明する・第１図
（ａ）〜瞳）は本実施例を説明するための図で主要工程
での基板の断面を願を追って模式的に示したものである
。
（ａ）〜瞳）は本実施例を説明するための図で主要工程
での基板の断面を願を追って模式的に示したものである
。
第１図（ａ）において、基板２０にチャンネルストツバ
−２１，ＬＯＧＯ８酸化法によって形成された二酸化シ
リコン膜ｎ、ゲート酸化膜四、０．５μｍのゲートポリ
シリコン膜が、不純物層スを形成した後、層間絶縁膜と
してＧ■法により二酸化シリコ／膜ｎをゲートポリシリ
コン膜厚の約２倍の１μｍに堆積する０次に低粘度ポジ
型フォトレジストを約１μｍの平均膜厚で通常の回転塗
布法によってコンタクトホールパターン転写用フォトレ
ジストとして被膜し、８０℃の温度で熱処理した後１／
１０縮小投影露光装置を用いて露光を行い、現像液で現
像して１１０℃の温度で熱処理し、次にＯ■法によシ堆
積した二酸化シリコン膜をポジ型フォトレジストをマス
クとしてドライエツチングを行いエツチング除去し開口
部を形成し、ドライエツチングによりポジ型フォトレジ
ストを除去する（第１図（ｂ））・更に第１図（ｅ）に
おいて、高粘度ポジ型フォトレジメト四を約６μ雷の平
均膜厚で通常の回転塗布法によって被膜する・次に第１
図（ｄ）のように８０’Ｃの温度で熱処理した後１／１
０縮小投影露光装置を用いてＣの法により堆積した二酸
化シリコン膜ｎの上部表面とでポジ型フォトレジストが
感光されるように露光し、現像液を用いて現像を行い１
２０℃の温度で熱処理を行う。続いてポジ型フォトレジ
ストトＣＤＤ法とにより堆積した二酸化シリコン膜のエ
ツチング比がｌ：ｌの条件でドライエツチングを行な゛
い、ＣＶＤ法により堆積した二酸化シリコン膜厚がゲ
ートポリシリコン上で約０．５μｍ残る位置までエツチ
ング除去する（第１図（ｅ））・その後、凹部に残った
ポジ型フォトレジスト膜ｘｌ酸素プラズマで除去する０
次に第１図（ｆ）において、真空蒸着法を用いてＭ膜を
約１．２μｍの平均膜厚になるように蒸着し、低粘度ポ
ジ型フォトレジストを約１．５μｍの平均膜厚で通常の
回転塗布法によってＭ膜配線パターン転写用フォトレジ
ストとして被膜し、８０℃の温度で熱処理した後、１／
１０縮小投影露光装置を用いて露光を行ない、現像液で
現像して１１０℃の温度で熱処理し、次にＭ膜配線パタ
ーン転写用フォトレジストをマスクとしてドライエツチ
ングを行った後、Ｍ膜配線パターン転写用フォトレジス
トを酸素プラズマで除去することＫより、第１図（２）
Ｋ示すようにＭ膜配線パターンを形成する。
−２１，ＬＯＧＯ８酸化法によって形成された二酸化シ
リコン膜ｎ、ゲート酸化膜四、０．５μｍのゲートポリ
シリコン膜が、不純物層スを形成した後、層間絶縁膜と
してＧ■法により二酸化シリコ／膜ｎをゲートポリシリ
コン膜厚の約２倍の１μｍに堆積する０次に低粘度ポジ
型フォトレジストを約１μｍの平均膜厚で通常の回転塗
布法によってコンタクトホールパターン転写用フォトレ
ジストとして被膜し、８０℃の温度で熱処理した後１／
１０縮小投影露光装置を用いて露光を行い、現像液で現
像して１１０℃の温度で熱処理し、次にＯ■法によシ堆
積した二酸化シリコン膜をポジ型フォトレジストをマス
クとしてドライエツチングを行いエツチング除去し開口
部を形成し、ドライエツチングによりポジ型フォトレジ
ストを除去する（第１図（ｂ））・更に第１図（ｅ）に
おいて、高粘度ポジ型フォトレジメト四を約６μ雷の平
均膜厚で通常の回転塗布法によって被膜する・次に第１
図（ｄ）のように８０’Ｃの温度で熱処理した後１／１
０縮小投影露光装置を用いてＣの法により堆積した二酸
化シリコン膜ｎの上部表面とでポジ型フォトレジストが
感光されるように露光し、現像液を用いて現像を行い１
２０℃の温度で熱処理を行う。続いてポジ型フォトレジ
ストトＣＤＤ法とにより堆積した二酸化シリコン膜のエ
ツチング比がｌ：ｌの条件でドライエツチングを行な゛
い、ＣＶＤ法により堆積した二酸化シリコン膜厚がゲ
ートポリシリコン上で約０．５μｍ残る位置までエツチ
ング除去する（第１図（ｅ））・その後、凹部に残った
ポジ型フォトレジスト膜ｘｌ酸素プラズマで除去する０
次に第１図（ｆ）において、真空蒸着法を用いてＭ膜を
約１．２μｍの平均膜厚になるように蒸着し、低粘度ポ
ジ型フォトレジストを約１．５μｍの平均膜厚で通常の
回転塗布法によってＭ膜配線パターン転写用フォトレジ
ストとして被膜し、８０℃の温度で熱処理した後、１／
１０縮小投影露光装置を用いて露光を行ない、現像液で
現像して１１０℃の温度で熱処理し、次にＭ膜配線パタ
ーン転写用フォトレジストをマスクとしてドライエツチ
ングを行った後、Ｍ膜配線パターン転写用フォトレジス
トを酸素プラズマで除去することＫより、第１図（２）
Ｋ示すようにＭ膜配線パターンを形成する。
以上の実施例では、ポジ型フォトレジストとして低粘度
及び高粘度の２種類を用いたが、回転塗布法によって所
望の平均膜厚が得られれば、他の同一粘度のポジ型フォ
トレジストでも用いることができる。更に、Ｇ■法によ
って二酸化シリコン膜を約１μｍ堆積したが、デバイス
特性上問題が無い厚みであれば任意に変えることができ
る。
及び高粘度の２種類を用いたが、回転塗布法によって所
望の平均膜厚が得られれば、他の同一粘度のポジ型フォ
トレジストでも用いることができる。更に、Ｇ■法によ
って二酸化シリコン膜を約１μｍ堆積したが、デバイス
特性上問題が無い厚みであれば任意に変えることができ
る。
本発明によれば、表面に凹凸パターンが形成された基板
上にポジ型フォトレジスト膜を形成した後、凸部上まで
感光されるように露光し、現像液で現し、次に凸部物質
をエツチング除去した後に任意の物質を堆積するので、
凹凸段差による凹凸部上の堆積膜の不均一性を防ぐこと
ができ、製造歩留りを著しく向上できる効果を有する。
上にポジ型フォトレジスト膜を形成した後、凸部上まで
感光されるように露光し、現像液で現し、次に凸部物質
をエツチング除去した後に任意の物質を堆積するので、
凹凸段差による凹凸部上の堆積膜の不均一性を防ぐこと
ができ、製造歩留りを著しく向上できる効果を有する。
第１図（＆）〜（ｇ）は本発明の実施例を主要工程順に
追って模式的に示した模式的な断面図、第２図（ａ）〜
（ｄ）は従来の半導体集積回路ＭＤＳＩＣの製造プロセ
スの主要工程順に追って模式的に示した模式的な断面図
である。 １０・・・基板、１１・・・チャンネルストッパー、稔
・・・二酸化シリコン膜、１３・・・層間絶縁膜、１４
・・・ゲート酸化膜、１５・・・ゲートポリシリコン膜
、１６・−・不純物層、１７・・・コンタクトホール、
１８・・・Ｍ膜、２０・・・基板、２１・・・チャンネ
ルストツバ、 ２２・・・二酸化シリコン膜、ｎ・・・
Ｑつ法による二酸化シリコン膜、冴・・・不純物層、妬
・・・ゲート酸化膜、２６・・・ゲートポリシリコン膜
、２７・・・コンタクトホール、羽・・・ポジ型フォト
レジスト、四・・・Ｍ膜 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋 ・、第１
図 ２４ ２５ め ２／ 第１図 第２図
追って模式的に示した模式的な断面図、第２図（ａ）〜
（ｄ）は従来の半導体集積回路ＭＤＳＩＣの製造プロセ
スの主要工程順に追って模式的に示した模式的な断面図
である。 １０・・・基板、１１・・・チャンネルストッパー、稔
・・・二酸化シリコン膜、１３・・・層間絶縁膜、１４
・・・ゲート酸化膜、１５・・・ゲートポリシリコン膜
、１６・−・不純物層、１７・・・コンタクトホール、
１８・・・Ｍ膜、２０・・・基板、２１・・・チャンネ
ルストツバ、 ２２・・・二酸化シリコン膜、ｎ・・・
Ｑつ法による二酸化シリコン膜、冴・・・不純物層、妬
・・・ゲート酸化膜、２６・・・ゲートポリシリコン膜
、２７・・・コンタクトホール、羽・・・ポジ型フォト
レジスト、四・・・Ｍ膜 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋 ・、第１
図 ２４ ２５ め ２／ 第１図 第２図
Claims (1)
- （１）表面に凹凸パターンが形成された基板上に絶縁膜
を凹凸段差より厚く形成し、次にこの絶縁膜の所望の部
分に開口を形成した後、次にポジ型フォトレジスト膜を
全面に形成して表面を平坦とし、表面から前記絶縁膜の
凸部表面まで露光し、これを現像して開口部にポジ型フ
ォトレジストを残して表面を平坦化ならしめ、次にポジ
型フォトレジスト膜のエッチレートが絶縁膜のエッチレ
ートより小さい条件でドライエッチングしてポジ型フォ
トレジストを除去することを特徴とする表面平坦化法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP276285A JPS61161721A (ja) | 1985-01-11 | 1985-01-11 | 表面平坦化法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP276285A JPS61161721A (ja) | 1985-01-11 | 1985-01-11 | 表面平坦化法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161721A true JPS61161721A (ja) | 1986-07-22 |
Family
ID=11538344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP276285A Pending JPS61161721A (ja) | 1985-01-11 | 1985-01-11 | 表面平坦化法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237936A (ja) * | 1985-08-09 | 1987-02-18 | インタ−ナショナル．ビジネス．マシ−ンズ．コ−ポレ−ション | 異なる厚さの層に同時に開孔を形成する方法 |
| JPS6331122A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1985
- 1985-01-11 JP JP276285A patent/JPS61161721A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237936A (ja) * | 1985-08-09 | 1987-02-18 | インタ−ナショナル．ビジネス．マシ−ンズ．コ−ポレ−ション | 異なる厚さの層に同時に開孔を形成する方法 |
| JPH0545057B2 (ja) * | 1985-08-09 | 1993-07-08 | Ibm | |
| JPS6331122A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0624195B2 (ja) * | 1986-07-24 | 1994-03-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010043B1 (ko) | 스페이서를 이용한 미세선폭 형성방법 | |
| KR930011432B1 (ko) | 접촉 홀의 형성방법 | |
| JPH0548617B2 (ja) | ||
| JPS61161721A (ja) | 表面平坦化法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH02172215A (ja) | 半導体装置の製造方法 | |
| KR950010853B1 (ko) | 반도체장치의 역 콘택 제조 방법 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS63240025A (ja) | ドライエツチング方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS5927528A (ja) | 半導体装置の製造方法 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPS63155619A (ja) | 多層レジスト形成方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH04116825A (ja) | 半導体装置の製造方法 |