JPS5927528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5927528A JPS5927528A JP13603282A JP13603282A JPS5927528A JP S5927528 A JPS5927528 A JP S5927528A JP 13603282 A JP13603282 A JP 13603282A JP 13603282 A JP13603282 A JP 13603282A JP S5927528 A JPS5927528 A JP S5927528A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- irradiation
- insulating film
- oxide film
- wall surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 abstract description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に係シ、竹に半導体装置
の素子間配線の段切れ防止のために絶縁膜開口部内壁面
に傾斜をつける方法に関する。
の素子間配線の段切れ防止のために絶縁膜開口部内壁面
に傾斜をつける方法に関する。
半導体装置の側進に際して、素子間の配線を行なうため
に、半導体基板表面とか層間に酸化膜の如き絶縁膜たと
えば８１０２とかその他のＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によシ成長した
ＣＶＤ膜にたとえば湿式エツチング法によｐ開口部を設
け、この酸化膜の上１のアルミニウム配線と拡散層との
間あるいはアルミニウム配線とポリシリコン層とをアル
ミニウム配線あるいはポリシリコン配線によシ結＃１１
することが多い。
に、半導体基板表面とか層間に酸化膜の如き絶縁膜たと
えば８１０２とかその他のＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によシ成長した
ＣＶＤ膜にたとえば湿式エツチング法によｐ開口部を設
け、この酸化膜の上１のアルミニウム配線と拡散層との
間あるいはアルミニウム配線とポリシリコン層とをアル
ミニウム配線あるいはポリシリコン配線によシ結＃１１
することが多い。
このような場合、上記開口部における配線の段切れ防止
対策としてυ１１口部内壁ｍＪに傾斜をつけている。
対策としてυ１１口部内壁ｍＪに傾斜をつけている。
上述したように酸化膜開口部内壁面に傾剰をつける方法
として、従来は（１）リンダツタ方式、（２）チー／−
Ｐ ＰＳＧ方式が行なわれている。上記リングツ、り方
式は、ＣＶＤ膜のリンダツタ時に形成されるリンガラス
層をエツチング液にてエツチングし、リンガラスの残膜
厚を制御することにより開口部内壁面傾斜を制御するも
のである。しかし、この方式によれば、拡散炉にてリン
グツタを行なうため、リンガラス膜厚はウェハ内、チャ
ージ内で均一性がないという欠点があシ、またエツチン
グによるリンがラス残膜厚の制御が難しいため、開口部
内壁面の傾斜角度はばらつきが大°きく、ウェハ内、ロ
ット内におけるばらつきの許容角度である±５度の規格
内に治まシ難いという欠点があった。
として、従来は（１）リンダツタ方式、（２）チー／−
Ｐ ＰＳＧ方式が行なわれている。上記リングツ、り方
式は、ＣＶＤ膜のリンダツタ時に形成されるリンガラス
層をエツチング液にてエツチングし、リンガラスの残膜
厚を制御することにより開口部内壁面傾斜を制御するも
のである。しかし、この方式によれば、拡散炉にてリン
グツタを行なうため、リンガラス膜厚はウェハ内、チャ
ージ内で均一性がないという欠点があシ、またエツチン
グによるリンがラス残膜厚の制御が難しいため、開口部
内壁面の傾斜角度はばらつきが大°きく、ウェハ内、ロ
ット内におけるばらつきの許容角度である±５度の規格
内に治まシ難いという欠点があった。
一方、前記チー／ｆ ＰＳＧ方式は、酸化膜上に直接に
リンガラス（ＰＳＧ ）を１００ＯＸ程度付着さぜ１こ
のときのＰＨ，の流量を制御してリンガラス中のリン濃
度を制御することによシ開ロ部内壁面傾斜を制御するも
のである。この方式は）前述したリンダツタ方式に比べ
て得られる傾斜の角度は安定しているが、リンガラス伺
着工稈とリン１度制御工程との２工程が増え朗欠点があ
る。
リンガラス（ＰＳＧ ）を１００ＯＸ程度付着さぜ１こ
のときのＰＨ，の流量を制御してリンガラス中のリン濃
度を制御することによシ開ロ部内壁面傾斜を制御するも
のである。この方式は）前述したリンダツタ方式に比べ
て得られる傾斜の角度は安定しているが、リンガラス伺
着工稈とリン１度制御工程との２工程が増え朗欠点があ
る。
本発明は上記の事情に鑑みて外されたもので、；に子間
配れｊのために絶縁膜に１１１１０部を形成する際に、
九ない工程で開１部内壁面に安定性のある角度で傾ｆ１
をつけ、前記配線の段切れを防止し得る半導体装置の製
造方法を提供するものである。
配れｊのために絶縁膜に１１１１０部を形成する際に、
九ない工程で開１部内壁面に安定性のある角度で傾ｆ１
をつけ、前記配線の段切れを防止し得る半導体装置の製
造方法を提供するものである。
〔発ＩＪＪの４１↓Ｌ軟〕
すなわち、本５１すＪの半導体装置の升、Ｖ端方法け、
半将体つェノ・における絶縁膜の表面をプラズマ装置に
よシフ０ラズマ照射し、こののし湿式エツチング法によ
るパターンニ／グを施すことによって、上記絶縁膜の開
口部の内壁ｉＴ＋ｌｉに所要の傾斜角を形成することを
特徴とするものである。
半将体つェノ・における絶縁膜の表面をプラズマ装置に
よシフ０ラズマ照射し、こののし湿式エツチング法によ
るパターンニ／グを施すことによって、上記絶縁膜の開
口部の内壁ｉＴ＋ｌｉに所要の傾斜角を形成することを
特徴とするものである。
したがって、プラズマ照射によυ絶縁膜表面に形成され
るプラズマダメージ層の存在によυ、湿式エツチング後
における絶縁ＪＩＫ開口部内壁面に安定かつ、再現性の
ある傾斜角が得られ、この傾斜角はプラズマ照射の条件
の制御によって開口部配線に段差切れを生じさせない所
望の値か鵜°られる。しかも、上述したフ０ラズマ照射
は前述のチーｄＰＳＧ方式に比べて工程数が少なく、プ
ロセス管理が簡単になる。
るプラズマダメージ層の存在によυ、湿式エツチング後
における絶縁ＪＩＫ開口部内壁面に安定かつ、再現性の
ある傾斜角が得られ、この傾斜角はプラズマ照射の条件
の制御によって開口部配線に段差切れを生じさせない所
望の値か鵜°られる。しかも、上述したフ０ラズマ照射
は前述のチーｄＰＳＧ方式に比べて工程数が少なく、プ
ロセス管理が簡単になる。
以下、本発明をたとえば半導体基板表面の酸化膜の如き
絶縁膜の開口部に適用した例について図面を参照して説
明する。
絶縁膜の開口部に適用した例について図面を参照して説
明する。
先ず、第１図に示すように、半導体基板（たとえばＳｔ
） Ｊ上にたとえば高温熱酸化法によシフ００Ｘ〜１５
０００ Ｘの厚みとなるように下地酸化膜２を成長させ
る。次に、上記下地酸化膜２に素子間配線のだめの開口
部を設けるのに先立って、第２図に示すように下地酸化
膜２０表面をプラズマ装置によってプラズマ照射し、グ
ツズｉダ、メージ層（図中Ｘ印で表わす）２′を形成す
る。この場合プラズマエツチングによる酸化膜エツチン
グ量は数Ｘ以下に抑える。次に、上記プラズマダメージ
層２′の異常サイドエツチングを防止するために、表面
改質剤（ヘキサメチルソシテザン等）による処理を行な
った後、通常の方法でノやターニングを実施する。すな
わら、ホトレジスタの塗布→フ０レペーク→露光→現、
像→ポストベーク→湿式エツチング→レジスト除
′去の工程を実施する。この場合、湿式エツチング後に
おけるウエノ・の状態は第３図に示すようになシ、レジ
スト−３の開口部４下に形成される酸化展開［コ部５の
内壁面５′に所要の１１．Ｉｉ斜角度が得られる。この
傾斜角度ｌＪ１、プラズマ照射時のガス、たとえばフレ
オン（ＣＦ’４ ） ｒ酸素Ｃｏ２） 。
） Ｊ上にたとえば高温熱酸化法によシフ００Ｘ〜１５
０００ Ｘの厚みとなるように下地酸化膜２を成長させ
る。次に、上記下地酸化膜２に素子間配線のだめの開口
部を設けるのに先立って、第２図に示すように下地酸化
膜２０表面をプラズマ装置によってプラズマ照射し、グ
ツズｉダ、メージ層（図中Ｘ印で表わす）２′を形成す
る。この場合プラズマエツチングによる酸化膜エツチン
グ量は数Ｘ以下に抑える。次に、上記プラズマダメージ
層２′の異常サイドエツチングを防止するために、表面
改質剤（ヘキサメチルソシテザン等）による処理を行な
った後、通常の方法でノやターニングを実施する。すな
わら、ホトレジスタの塗布→フ０レペーク→露光→現、
像→ポストベーク→湿式エツチング→レジスト除
′去の工程を実施する。この場合、湿式エツチング後に
おけるウエノ・の状態は第３図に示すようになシ、レジ
スト−３の開口部４下に形成される酸化展開［コ部５の
内壁面５′に所要の１１．Ｉｉ斜角度が得られる。この
傾斜角度ｌＪ１、プラズマ照射時のガス、たとえばフレ
オン（ＣＦ’４ ） ｒ酸素Ｃｏ２） 。
窒素（Ｎ２）の流量比および１１（１射パソー、照射時
間の制御によシ素子間配線の段切れ防止に有効な１５度
〜４５度の範囲内の任意の角度を設定可能であ月この照
射条件で前記酸化膜エッチ リ：：、しくング量を
数Ｘ以下に制御することはり能である。 □この場
合、上記照射条件は安定に制御可能であ ゛るので、＃
を胴内は安定に躬現性よく得られる。
間の制御によシ素子間配線の段切れ防止に有効な１５度
〜４５度の範囲内の任意の角度を設定可能であ月この照
射条件で前記酸化膜エッチ リ：：、しくング量を
数Ｘ以下に制御することはり能である。 □この場
合、上記照射条件は安定に制御可能であ ゛るので、＃
を胴内は安定に躬現性よく得られる。
たとえばＣＶＤ法によシ約７８００１の厚みの酸化膜（
ＣＶＤ膜）が伺けられた半導体ウニ・ハに、プラズマ装
置にてＣＦ４＝１２０８ｃｃＭ、０□＝４０８０ＣＭ”
”ワー＝ ３００ Ｗの条件で２０秒間ププラズマ射し
た場合には、ツヤターニング実施によシｕｌＪロ部内壁
面に２５度の傾斜角が安定に得られ、ばらつきの許容規
格±５度に対して全く問題がない。
ＣＶＤ膜）が伺けられた半導体ウニ・ハに、プラズマ装
置にてＣＦ４＝１２０８ｃｃＭ、０□＝４０８０ＣＭ”
”ワー＝ ３００ Ｗの条件で２０秒間ププラズマ射し
た場合には、ツヤターニング実施によシｕｌＪロ部内壁
面に２５度の傾斜角が安定に得られ、ばらつきの許容規
格±５度に対して全く問題がない。
なお、本発明方法は上述した半導体基板表面の酸化膜の
開口部に限らず、層間の酸化膜の開口部にも適用可能で
ある。
開口部に限らず、層間の酸化膜の開口部にも適用可能で
ある。
上述したように本発明方法によれば、グラノ。
マ装置にて絶縁膜表面にプラズマ装置したのちパターニ
ングを実施することによって、前述のチー／ｅ ＰＳＧ
方弐に比べて工程が少ないのでプロセス管理が簡単であ
シ、しかも絶縁膜［４１ｍ１部内壁面に安定かつ再籾、
性のある所望の傾斜角を形成することができ、上記開口
部における素子間配線の段切れを防止することができる
。
ングを実施することによって、前述のチー／ｅ ＰＳＧ
方弐に比べて工程が少ないのでプロセス管理が簡単であ
シ、しかも絶縁膜［４１ｍ１部内壁面に安定かつ再籾、
性のある所望の傾斜角を形成することができ、上記開口
部における素子間配線の段切れを防止することができる
。
第１図ないし第３図は本発明に係る半導体装置の製造方
法の一実施例に係る各工程におりるウェハ断面を示す断
面図である。 １・・・半導体基板、２・・・酸化膜、２′・・・プラ
ス゛マダメージ層、３・・・ホトレジスト、５′・・・
開口部内壁面。
法の一実施例に係る各工程におりるウェハ断面を示す断
面図である。 １・・・半導体基板、２・・・酸化膜、２′・・・プラ
ス゛マダメージ層、３・・・ホトレジスト、５′・・・
開口部内壁面。
Claims (3)
- （１）半導体ウェハにおける絶縁膜の表面をプラズマ装
置によシプラズマ照躬し、こののち湿式エツチング法に
よるパターニングを施すことによって、上記絶縁膜の開
口部の内壁面に所要の傾斜角を形成することを特徴とす
る半導体装置の製造方法。 - （２） 前記絶縁膜の厚さは７００Ｘ〜１５０００１
であシ、前記フ０ラズマ照射による絶縁膜エツチング量
を数Ｘ以下に制御することを特徴とする特許 製造方法。 - （３）前記プラズマ装置によるプラズマ照射時−の使用
ガスの流ぢ，比、照射パワー、照射時間の制御によシ前
記傾斜角を１５度〜４５度の範囲内に設定することを４
￥徴とする前記ｌ１す許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13603282A JPS5927528A (ja) | 1982-08-04 | 1982-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13603282A JPS5927528A (ja) | 1982-08-04 | 1982-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927528A true JPS5927528A (ja) | 1984-02-14 |
Family
ID=15165581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13603282A Pending JPS5927528A (ja) | 1982-08-04 | 1982-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350836A (ja) * | 1989-07-19 | 1991-03-05 | Sanyo Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US7670891B2 (en) | 2004-09-10 | 2010-03-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
-
1982
- 1982-08-04 JP JP13603282A patent/JPS5927528A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350836A (ja) * | 1989-07-19 | 1991-03-05 | Sanyo Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US7670891B2 (en) | 2004-09-10 | 2010-03-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US8158509B2 (en) | 2004-09-10 | 2012-04-17 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007189237A (ja) | 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法 | |
| JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
| JPS59214240A (ja) | 半導体装置の製造方法 | |
| JPS5927528A (ja) | 半導体装置の製造方法 | |
| US20130260563A1 (en) | Mask Treatment for Double Patterning Design | |
| CN109494149A (zh) | 半导体结构的制作方法 | |
| JPS5994829A (ja) | 半導体装置の製造方法 | |
| US7498226B2 (en) | Method for fabricating semiconductor device with step gated asymmetric recess | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| US5661079A (en) | Contacting process using O-SIPOS layer | |
| JP2006294909A (ja) | 半導体装置の製造方法 | |
| JPH0393223A (ja) | 半導体装置の製造方法 | |
| JPS60158642A (ja) | 半導体装置 | |
| US20230187219A1 (en) | Semiconductor structure and method for manufacturing same | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JP2001077087A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JPS61161721A (ja) | 表面平坦化法 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04127429A (ja) | 半導体装置の製造方法 | |
| JPS61166143A (ja) | 半導体装置の製造方法 | |
| JP2005032785A (ja) | 半導体装置の製造方法 | |
| JPS61189653A (ja) | 半導体集積装置の製造方法 | |
| KR100206588B1 (ko) | 커패시터 콘택 에칭 공정의 균일도 테스트 구조와그 테스트 구조의 제조 방법 및 그 테스트 구조를 이용한 테스트 방법 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH11265888A (ja) | 半導体装置の平坦化方法 |