JPH0350836A - Mos型半導体装置の製造方法 - Google Patents
Mos型半導体装置の製造方法Info
- Publication number
- JPH0350836A JPH0350836A JP18678389A JP18678389A JPH0350836A JP H0350836 A JPH0350836 A JP H0350836A JP 18678389 A JP18678389 A JP 18678389A JP 18678389 A JP18678389 A JP 18678389A JP H0350836 A JPH0350836 A JP H0350836A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- forming
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 4
- 230000010354 integration Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 82
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は微細化したコンタクト孔を具備するMOS型半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
(ロ)従来の技術
従来のMOS型半導体装置をパワーMOS F ETを
例に説明する。即ち第4図に示す如く、底部に高濃度N
゛型層1)を有するN−型シリコン基体(2)をドレイ
ンとして、その表面上に所定の間隔でゲート電極(ポリ
Siゲート)(3)が配置され、このゲート電極(3)
の下にチャンネル部を作るように基体(2)表面にP型
拡散領域(4)とN+型ソース領域(5)を形成したも
ので、ゲートへの電圧印加によってゲート下のP型拡散
領域(4)(チャンネル部)を通るドレイン電流ros
を制御するようにMOSFETを動作させるものである
。
例に説明する。即ち第4図に示す如く、底部に高濃度N
゛型層1)を有するN−型シリコン基体(2)をドレイ
ンとして、その表面上に所定の間隔でゲート電極(ポリ
Siゲート)(3)が配置され、このゲート電極(3)
の下にチャンネル部を作るように基体(2)表面にP型
拡散領域(4)とN+型ソース領域(5)を形成したも
ので、ゲートへの電圧印加によってゲート下のP型拡散
領域(4)(チャンネル部)を通るドレイン電流ros
を制御するようにMOSFETを動作させるものである
。
ところで、ソース領域(5)の取り出しは絶縁膜(6)
に開口したコンタクトホール(7)を介してオーミック
接触する電極(8)により行われるのであるが、装置の
微細化を押し進める上で、コンタクト孔(7)の段差に
よる断線がしばしば大きな問題となる。
に開口したコンタクトホール(7)を介してオーミック
接触する電極(8)により行われるのであるが、装置の
微細化を押し進める上で、コンタクト孔(7)の段差に
よる断線がしばしば大きな問題となる。
そこで第5図に示すように、ホトレジスト膜(9)をマ
スクとして絶縁膜(6)の半分を等方エツチング、残り
半分を異方性エツチングすることによりテーパ形状の側
壁と接続部分の微細化を両立せんとする技術が例えば特
開昭58−143535号公報に提案されている。
スクとして絶縁膜(6)の半分を等方エツチング、残り
半分を異方性エツチングすることによりテーパ形状の側
壁と接続部分の微細化を両立せんとする技術が例えば特
開昭58−143535号公報に提案されている。
しかしながら、これとて膜厚が厚い(例えば、1μm以
上)と下半分の段差が急峻となり、Aρ電極(7)の断
線の危惧は免れない。そこで本願発明者は、絶縁に必要
な最小膜厚だけを残し膜厚の大部分を等方エツチングで
開口することを検討したが、エツチング工程は時間的な
制御しかできないので、例えば0.1μmの如き薄い膜
厚を残して等方エツチングを終了するようなコントロー
ルは不可能であるという新たな課題が生じた。しかも膜
厚が厚ければ当然膜厚のばらつきも大きくなり、エツチ
ングの制御性は更に困難を極める。
上)と下半分の段差が急峻となり、Aρ電極(7)の断
線の危惧は免れない。そこで本願発明者は、絶縁に必要
な最小膜厚だけを残し膜厚の大部分を等方エツチングで
開口することを検討したが、エツチング工程は時間的な
制御しかできないので、例えば0.1μmの如き薄い膜
厚を残して等方エツチングを終了するようなコントロー
ルは不可能であるという新たな課題が生じた。しかも膜
厚が厚ければ当然膜厚のばらつきも大きくなり、エツチ
ングの制御性は更に困難を極める。
くハ)発明が解決しようとする課題
このように、従来の改良されたコンタクトホールの形成
方法においても、エツチングの制御性に難問を残す欠点
があった。
方法においても、エツチングの制御性に難問を残す欠点
があった。
(ニ)課題を解決するための手段
本発明は上記従来の課題に鑑み成されたもので、ゲート
絶縁膜(14)上にゲート絶縁膜(14)よりエツチン
グレートが大きい材料で居間絶縁膜(18)を形成し、
等方エツチングでゲート絶縁膜(14)が残るように層
間絶縁膜(18)を完全に開口し、統いて異方性エツチ
ングで残るゲート絶縁膜<14> E開口することによ
り、微細化しステップカバレージに優れ且つエツチング
制御の困難性を解消したコンタクトホール(20)を具
備するMOS型半導体装置の製造方法を提供するもので
ある。
絶縁膜(14)上にゲート絶縁膜(14)よりエツチン
グレートが大きい材料で居間絶縁膜(18)を形成し、
等方エツチングでゲート絶縁膜(14)が残るように層
間絶縁膜(18)を完全に開口し、統いて異方性エツチ
ングで残るゲート絶縁膜<14> E開口することによ
り、微細化しステップカバレージに優れ且つエツチング
制御の困難性を解消したコンタクトホール(20)を具
備するMOS型半導体装置の製造方法を提供するもので
ある。
(ホ)作用
本発明によれば、膜厚の大部分を占める層間絶縁膜(1
8)の等方エツチングが進行してゲート絶縁膜(14)
の表面が露出されると、ゲート絶縁膜(14)と層間絶
縁膜(18)とでエツチングレートを大きく異ならしめ
たので、それ以上は膜厚方向へのエツチングの進行を抑
制できる。従って、多少のオーバーエツチングがあって
もコンタクトホール(20)が貫通してしまうことを避
けられるので、エツチングの制御性は極めて良好となり
薄い絶縁膜を確実に残すことができる。その後、残った
ゲート絶縁膜(14)を異方性エツチングで開口するの
で、コンタクトホール(20)の接続部分は微細加工を
確実に行うことができ、しかもコンタクトホール(20
)の側壁の大部分はテーバ形状に形成できる。
8)の等方エツチングが進行してゲート絶縁膜(14)
の表面が露出されると、ゲート絶縁膜(14)と層間絶
縁膜(18)とでエツチングレートを大きく異ならしめ
たので、それ以上は膜厚方向へのエツチングの進行を抑
制できる。従って、多少のオーバーエツチングがあって
もコンタクトホール(20)が貫通してしまうことを避
けられるので、エツチングの制御性は極めて良好となり
薄い絶縁膜を確実に残すことができる。その後、残った
ゲート絶縁膜(14)を異方性エツチングで開口するの
で、コンタクトホール(20)の接続部分は微細加工を
確実に行うことができ、しかもコンタクトホール(20
)の側壁の大部分はテーバ形状に形成できる。
(へ)実施例
以下に本発明の実施例を図面を参照して詳細に説明する
。先ず1樅型D S A (Diffusion 5e
lfΔlignment )構造のパワーMOS F
ETを例にとり説明する。
。先ず1樅型D S A (Diffusion 5e
lfΔlignment )構造のパワーMOS F
ETを例にとり説明する。
第1図Aに示すように、裏面に高濃度N”型層(11〉
を有するN−型シリコン半導体基板(12)の表面に、
浅い部分と深い部分とを有するP型不純物領域(13)
を選択的に形成し、次いで基板(12)表面を露出し1
100°C,weto、の酸化性雰囲気内で基板(12
)表面を熱酸化することにより膜厚1000人程度0シ
リコン酸化膜(SiOt)を形成し、これをゲート絶縁
膜(14)とする。シリコン酸化膜(SiO4)は熱酸
化で形成することにより不純物がノンドープのものにな
る。その後、例えばCVD法等による膜厚1.0μm前
後のポリシリコン層の堆積とホトエツチングにより、ゲ
ート絶縁膜(14)表面に選択的にゲート電極(15)
を形成する。
を有するN−型シリコン半導体基板(12)の表面に、
浅い部分と深い部分とを有するP型不純物領域(13)
を選択的に形成し、次いで基板(12)表面を露出し1
100°C,weto、の酸化性雰囲気内で基板(12
)表面を熱酸化することにより膜厚1000人程度0シ
リコン酸化膜(SiOt)を形成し、これをゲート絶縁
膜(14)とする。シリコン酸化膜(SiO4)は熱酸
化で形成することにより不純物がノンドープのものにな
る。その後、例えばCVD法等による膜厚1.0μm前
後のポリシリコン層の堆積とホトエツチングにより、ゲ
ート絶縁膜(14)表面に選択的にゲート電極(15)
を形成する。
次いで第1図Bに示すように、ゲート絶縁膜(14)上
にレジストパターン(16)を形成し、ゲート電!(1
5)トレジストパターン(16)ヲマスクパターンとし
ながらリン(P)等のN型不純物をイオン注入する。イ
オン注入した不純物はゲート絶縁!(14>を貫通して
基板(12)表面に導入きれ、その後の熱処理によって
N+型ソース領域<17)を形成する。
にレジストパターン(16)を形成し、ゲート電!(1
5)トレジストパターン(16)ヲマスクパターンとし
ながらリン(P)等のN型不純物をイオン注入する。イ
オン注入した不純物はゲート絶縁!(14>を貫通して
基板(12)表面に導入きれ、その後の熱処理によって
N+型ソース領域<17)を形成する。
次いで第1図Cに示すように、シラン(SiH4)とフ
ォスフイン(PH,)との化学反応を利用する常圧又は
g圧CVD法により、ゲート電極(15)とゲート絶縁
膜(14)の表面を覆うリンドープのシリコン酸化膜か
ら成る膜厚的1.0μmの層間絶縁膜(18)を堆積す
る。ノンドープのシリコン酸化膜の弗酸系エッチャント
に対するエツチングレートは約1000人/minなの
で、居間絶縁膜(18)はそれより大きくなるように、
例えば5倍の5000人/min以上のエツチングレー
トとなるようにフォスフイン(PH,)の流量をコント
ロールして不k Mytのドープ量を制御する。
ォスフイン(PH,)との化学反応を利用する常圧又は
g圧CVD法により、ゲート電極(15)とゲート絶縁
膜(14)の表面を覆うリンドープのシリコン酸化膜か
ら成る膜厚的1.0μmの層間絶縁膜(18)を堆積す
る。ノンドープのシリコン酸化膜の弗酸系エッチャント
に対するエツチングレートは約1000人/minなの
で、居間絶縁膜(18)はそれより大きくなるように、
例えば5倍の5000人/min以上のエツチングレー
トとなるようにフォスフイン(PH,)の流量をコント
ロールして不k Mytのドープ量を制御する。
その後、ポジ又はネガ型ホトレジストのスピンオン塗布
、ソフトベーク、露光、現像および120″Cl2O分
のハードヘークを行うことにより洛間絶縁膜(18)の
表面にコンタクト孔に対応したレジストパターン(19
)を形成する。
、ソフトベーク、露光、現像および120″Cl2O分
のハードヘークを行うことにより洛間絶縁膜(18)の
表面にコンタクト孔に対応したレジストパターン(19
)を形成する。
次いで第1図りに示すように、レジストパターン(19
)をエツチングマスクとして層間絶縁膜(18)を酸化
膜エッチャント例えば弗化アンモン(NH4F)と弗酸
(HF)との緩衝液等で選択的にエツチングする。ウェ
ットであるから層間絶縁膜(18)は等方エツチングき
れ、ドープ量にもよるが側壁はおおむね70〜80°の
傾斜を持つテーバ状に形成される。
)をエツチングマスクとして層間絶縁膜(18)を酸化
膜エッチャント例えば弗化アンモン(NH4F)と弗酸
(HF)との緩衝液等で選択的にエツチングする。ウェ
ットであるから層間絶縁膜(18)は等方エツチングき
れ、ドープ量にもよるが側壁はおおむね70〜80°の
傾斜を持つテーバ状に形成される。
一方、層間絶縁膜(18)が完全に開孔されゲート絶縁
膜(14)の表面が露出すると、ゲート絶縁膜(14)
は層間絶縁膜(18)よりエツチングレートが小さい構
成としたので、上記酸化膜エッチャントではこれ以上の
エツチングの進行が極めて遅くなる。
膜(14)の表面が露出すると、ゲート絶縁膜(14)
は層間絶縁膜(18)よりエツチングレートが小さい構
成としたので、上記酸化膜エッチャントではこれ以上の
エツチングの進行が極めて遅くなる。
エツチングレートの差は、上記第1図Cの工程で約5倍
以上としである。従って、層間絶縁膜(18)の等方エ
ツチングが多少進行しても、ゲート絶縁膜(14)が膜
厚方向の開口を阻止するような働きをするので、層間絶
縁膜(18)のサイドエツチングが進行するだけで済み
、層間絶縁膜(18)の下部に薄い絶縁膜を確実に残す
ことができる。具体的には、前記エツチングレートと膜
厚において層間絶縁膜(18)が貫通してから1分間の
オーバーエツチングが許容できるものである。
以上としである。従って、層間絶縁膜(18)の等方エ
ツチングが多少進行しても、ゲート絶縁膜(14)が膜
厚方向の開口を阻止するような働きをするので、層間絶
縁膜(18)のサイドエツチングが進行するだけで済み
、層間絶縁膜(18)の下部に薄い絶縁膜を確実に残す
ことができる。具体的には、前記エツチングレートと膜
厚において層間絶縁膜(18)が貫通してから1分間の
オーバーエツチングが許容できるものである。
次いで第1図Eに示すように、層間絶縁膜(18)表面
を覆うレジストパターン(19)を再びエツチングマス
クとして残るゲート絶縁膜(14)を異方性エツチング
で開口し、コンタクトホール(20)を形成する。異方
性エツチングは、CD E (ChemicalDry
Etching )装置やRI E (Reacti
ve IonEtching )装置等により行う。
を覆うレジストパターン(19)を再びエツチングマス
クとして残るゲート絶縁膜(14)を異方性エツチング
で開口し、コンタクトホール(20)を形成する。異方
性エツチングは、CD E (ChemicalDry
Etching )装置やRI E (Reacti
ve IonEtching )装置等により行う。
この後第1図Fに示すように硫酸等でレジストパターン
(19)を除去し、きらに第1図Gに示すように蒸着又
はスパッタによるアルミの堆積とバターニングにより、
コンタクトホール(20)を介してP型不純物領域(1
3)とN′″型ソース領域(17)との両方にオーミッ
クコンタクトする電極(21)を形成する。
(19)を除去し、きらに第1図Gに示すように蒸着又
はスパッタによるアルミの堆積とバターニングにより、
コンタクトホール(20)を介してP型不純物領域(1
3)とN′″型ソース領域(17)との両方にオーミッ
クコンタクトする電極(21)を形成する。
斯る本願発明の製造方法によれば、層間絶縁膜(18)
とゲート絶縁膜(14)とでエツチングレートが異なる
構成としたので、ゲート絶縁膜(14〉は層間絶縁膜(
18)のエツチング工程においてエツチングがそれ以上
膜厚方向に進行するのを阻止する働きを成す。その為層
間絶縁膜(18)に多少のオーバーエツチングや膜厚の
ばらつきがあっても、確実に薄い絶縁膜を残しこの工程
でコンタクトホール(20)が貫通してしまうことを避
けられる。従って、居間絶縁膜(18)のエツチング工
程は時間の制御が極めて容易となる。
とゲート絶縁膜(14)とでエツチングレートが異なる
構成としたので、ゲート絶縁膜(14〉は層間絶縁膜(
18)のエツチング工程においてエツチングがそれ以上
膜厚方向に進行するのを阻止する働きを成す。その為層
間絶縁膜(18)に多少のオーバーエツチングや膜厚の
ばらつきがあっても、確実に薄い絶縁膜を残しこの工程
でコンタクトホール(20)が貫通してしまうことを避
けられる。従って、居間絶縁膜(18)のエツチング工
程は時間の制御が極めて容易となる。
一方、コンタクトホール(20)の接続部分となるゲー
ト絶縁膜(14)は異方性エツチングで微細加工ができ
るので、素子の集積度を向上できる。また、絶縁膜の膜
厚の大部分をテーバ状に形成されるので、Aj2配線(
21)の断線等を防止できる。さらに、ゲート絶縁膜(
14)を利用するので新たに工程を追加せずに済み、工
程を簡略化できる。
ト絶縁膜(14)は異方性エツチングで微細加工ができ
るので、素子の集積度を向上できる。また、絶縁膜の膜
厚の大部分をテーバ状に形成されるので、Aj2配線(
21)の断線等を防止できる。さらに、ゲート絶縁膜(
14)を利用するので新たに工程を追加せずに済み、工
程を簡略化できる。
以上は縦型パワーMOSFETについて説明したが、本
発明は第2図に示す如く、LOGO3(30)で囲まれ
た活性領域にゲート電極(15)が形成され、ゲートを
極(15)の両脇の基板(12)表面にソース領域(3
1)とドレイン領域(32)とが形成された、MOS型
集積回路を構成するような所謂横型のMOS素子につい
ても適用できることは明らかである。
発明は第2図に示す如く、LOGO3(30)で囲まれ
た活性領域にゲート電極(15)が形成され、ゲートを
極(15)の両脇の基板(12)表面にソース領域(3
1)とドレイン領域(32)とが形成された、MOS型
集積回路を構成するような所謂横型のMOS素子につい
ても適用できることは明らかである。
次に本発明の第2の実施例は、層間絶縁膜(18)の表
面をガスプラズマ中に曝すことによりコンタクトホール
(20)のテーバ角を適切に制御するものである。
面をガスプラズマ中に曝すことによりコンタクトホール
(20)のテーバ角を適切に制御するものである。
第2の実施例は、先ず第1図Aから第1図Cまでの工程
を経て層間絶縁膜(18)の表面レジストパターン(1
9)を形成し、第2図Aに示すように露出した眉間絶縁
膜(18)の表面をガスプラズマ処理し、第2図Bに示
すように同じく弗酸系の酸化膜エッチャントで層間絶縁
膜(18)を等方エツチングし、モして第1図E以降の
工程を処すものである。
を経て層間絶縁膜(18)の表面レジストパターン(1
9)を形成し、第2図Aに示すように露出した眉間絶縁
膜(18)の表面をガスプラズマ処理し、第2図Bに示
すように同じく弗酸系の酸化膜エッチャントで層間絶縁
膜(18)を等方エツチングし、モして第1図E以降の
工程を処すものである。
前記ガスプラズマ処理は例えばCD E (Chemi
calDry Etching)装置等により等方モー
ドで0.4Torr、 150 WでCF、ガス又はC
Ft+Otガスをプラズマ化し、該プラズマ雰囲気内で
層間絶縁膜(18)の露出部分に約2分間の表面処理を
与えたものである。シリコン酸化膜(5102)に対す
るCF、プラズマガスはエツチング反応は殆ど示きない
ので、層間絶縁膜(18)は除去されない。あっても数
十〜盲人と極く僅かである。ガスプラズマ処理を受けた
層間絶縁膜(18)の露出表面は、プラズマで解離され
た活性ラジカルF*と反応し、表面に弗酸リッチの状態
の層(40)が形成されると考えられる。また、前記弗
酸リッチの状態の層り40)は処理時間によって層間絶
縁膜(18)の露出部分からレジストパターン(19)
との境界部分に沿っである程度拡大されると考えられる
。弗酸はシリコンエッチャントであるから、プラズマ処
理後のウェットエツチング工程において先ずフッ酸リッ
チの状態層(40)が瞬時にして除去される。その結果
層間絶縁膜(18)の表面部分はレジストパターン(1
9)の開口面積より拡大された面積が先ず除去され、こ
れがサイドエッチを助長する。従って、先の実施例のテ
ーパ角が70〜80°なのに対し、本実施例のテーパ角
(第2図B図示θ)は40〜50°の適切な角度に形成
できる。しかもプラズマ処理を受ける範囲が限定される
ことから、プラズマ処理の時間に対するテーパ角の変化
が緩やかなのC1テーパ角の制御が容易に且つ正確に行
える。また、プラズマ処理を受けることによりウェット
エツチング工程において初期のエツチングレートが極め
て犬となり、その結果膜厚方向のエツチング制御の困難
性を増大することになるので、本願発明の有効性が増す
。
calDry Etching)装置等により等方モー
ドで0.4Torr、 150 WでCF、ガス又はC
Ft+Otガスをプラズマ化し、該プラズマ雰囲気内で
層間絶縁膜(18)の露出部分に約2分間の表面処理を
与えたものである。シリコン酸化膜(5102)に対す
るCF、プラズマガスはエツチング反応は殆ど示きない
ので、層間絶縁膜(18)は除去されない。あっても数
十〜盲人と極く僅かである。ガスプラズマ処理を受けた
層間絶縁膜(18)の露出表面は、プラズマで解離され
た活性ラジカルF*と反応し、表面に弗酸リッチの状態
の層(40)が形成されると考えられる。また、前記弗
酸リッチの状態の層り40)は処理時間によって層間絶
縁膜(18)の露出部分からレジストパターン(19)
との境界部分に沿っである程度拡大されると考えられる
。弗酸はシリコンエッチャントであるから、プラズマ処
理後のウェットエツチング工程において先ずフッ酸リッ
チの状態層(40)が瞬時にして除去される。その結果
層間絶縁膜(18)の表面部分はレジストパターン(1
9)の開口面積より拡大された面積が先ず除去され、こ
れがサイドエッチを助長する。従って、先の実施例のテ
ーパ角が70〜80°なのに対し、本実施例のテーパ角
(第2図B図示θ)は40〜50°の適切な角度に形成
できる。しかもプラズマ処理を受ける範囲が限定される
ことから、プラズマ処理の時間に対するテーパ角の変化
が緩やかなのC1テーパ角の制御が容易に且つ正確に行
える。また、プラズマ処理を受けることによりウェット
エツチング工程において初期のエツチングレートが極め
て犬となり、その結果膜厚方向のエツチング制御の困難
性を増大することになるので、本願発明の有効性が増す
。
(ト)発明の効果
以上に説明した如く、本願発明によれば絶縁膜の膜厚の
大部分をテーパエツチングできるので、エツチング段差
部における配線のステップカバレッジを改善し信頼性の
高い電極配線を有するMOS型半導体装置が得られる利
点を有する。
大部分をテーパエツチングできるので、エツチング段差
部における配線のステップカバレッジを改善し信頼性の
高い電極配線を有するMOS型半導体装置が得られる利
点を有する。
また、エツチングレートが小さいゲート絶縁膜(14)
を残すことにより、層間絶縁膜(18)のエツチング制
御が極めて容易に行える他、ゲート絶縁膜(14)の微
細化コンタクトが安定して高精度に得られ、よって半導
体装置の微細化、高集積化を押し進められる利点を有す
る。
を残すことにより、層間絶縁膜(18)のエツチング制
御が極めて容易に行える他、ゲート絶縁膜(14)の微
細化コンタクトが安定して高精度に得られ、よって半導
体装置の微細化、高集積化を押し進められる利点を有す
る。
そして、ゲート絶縁膜(14)をそのまま利用するので
、新たに膜形成の為の工程を付加せずに済み、工程を簡
略化できる利点を有する。
、新たに膜形成の為の工程を付加せずに済み、工程を簡
略化できる利点を有する。
さらに本願第2の実施例によれば、先の実施例より緩や
かなテーパ角が得られ且つ処理時間の制御によってテー
パ角の制御が安定して高精度に行える利点を有する。
かなテーパ角が得られ且つ処理時間の制御によってテー
パ角の制御が安定して高精度に行える利点を有する。
そしてきらに、本願発明は層間絶縁膜(18)のエツチ
ング制御が容易に行えるので、エツチングレートが大き
い高ドープ量のPSG又はBPSG膜を使用できる。そ
して高ドープ量である程ゲッタリング効果が高い等の効
果を期待できる利点をも有する。
ング制御が容易に行えるので、エツチングレートが大き
い高ドープ量のPSG又はBPSG膜を使用できる。そ
して高ドープ量である程ゲッタリング効果が高い等の効
果を期待できる利点をも有する。
第1図A乃至第1図Gは本発明を説明する為の断面図、
第2図はMOS集積回路に本発明を適用した実施例を説
明する為の断面図、第3図Aと第3図Bは本発明の第2
の実施例を説明する為の断面図、第4図と第5図は従来
例を説明する為の断面図である。
第2図はMOS集積回路に本発明を適用した実施例を説
明する為の断面図、第3図Aと第3図Bは本発明の第2
の実施例を説明する為の断面図、第4図と第5図は従来
例を説明する為の断面図である。
Claims (9)
- (1)半導体基板表面にゲート絶縁膜を形成する工程、 前記ゲート絶縁膜上にゲート電極を形成する工程、 少なくとも前記ゲート電極をマスクの一部として用いな
がら、前記ゲート絶縁膜を通して不純物をイオン注入す
ることにより前記半導体基板の表面に不純物拡散領域を
形成する工程、 前記ゲート絶縁膜に比べてエッチングレートが大きい材
料から成る層間絶縁膜を前記ゲート絶縁膜を覆うように
形成する工程、 前記層間絶縁膜上にコンタクト孔形成用のレジストパタ
ーンを形成する工程、 前記レジストパターンをマスクとして前記層間絶縁膜を
等方エッチングし、前記ゲート絶縁膜の表面を露出する
工程、 前記レジストパターンを再びマスクとして前記ゲート絶
縁膜を異方エッチングし、コンタクト孔を貫通させる工
程、 前記レジストパターンを除去し、前記コンタクトホール
の開孔により露出した前記不純物拡散領域の表面にコン
タクトする電極を形成する工程とを具備することを特徴
とするMOS型半導体装置の製造方法。 - (2)前記ゲート絶縁膜が前記半導体基板表面の熱酸化
によるシリコン酸化膜、前記層間絶縁膜がCVD法によ
る不純物ドープのシリコン酸化膜であることを特徴とす
る請求項第1項記載のMOS型半導体装置の製造方法。 - (3)前記層間絶縁膜の膜厚が前記ゲート絶縁膜の膜厚
より大であることを特徴とする請求項第1項記載のMO
S型半導体装置の製造方法。 - (4)前記半導体装置はMOS型集積回路を構成する横
型MOS素子であり前記不純物のイオン注入により前記
ゲート電極の脇に形成した不純物拡散領域は一方がソー
ス領域、他方がドレイン領域であることを特徴とする請
求項第1項記載のMOS型半導体装置の製造方法。 - (5)前記半導体装置はパワーMOSFET装置を構成
する縦型MOS素子であり前記不純物のイオン注入によ
り前記ゲート電極の脇に形成した不純物拡散領域はソー
ス領域であることを特徴とする請求項第1項記載のMO
S型半導体装置の製造方法。 - (6)半導体基板表面にゲート絶縁膜を形成する工程、 前記ゲート絶縁膜上にゲート電極を形成する工程、 少なくとも前記ゲート電極をマスクの一部として用いな
がら、前記ゲート絶縁膜を通して不純物をイオン注入す
ることにより前記半導体基板の表面に不純物拡散領域を
形成する工程、 前記ゲート絶縁膜に比べてエッチングレートが大きい材
料から成る層間絶縁膜を前記ゲート絶縁膜を覆うように
形成する工程、 前記層間絶縁膜上にコンタクト孔形成用のレジストパタ
ーンを形成する工程、 前記レジストパターンで覆われない前記層間絶縁膜の表
面をプラズマ雰囲気中で表面処理を行う工程、 前記レジストパターンをマスクとして前記層間絶縁膜を
等方エッチングし、前記ゲート絶縁膜の表面を露出する
工程、 前記レジストパターンを再びマスクとして前記ゲート絶
縁膜を異方エッチングし、コンタクト孔を貫通させる工
程、 前記レジストパターンを除去し、前記コンタクトホール
の開孔により露出した前記不純物拡散領域の表面にコン
タクトする電極を形成する工程とを具備することを特徴
とするMOS型半導体装置の製造方法。 - (7)前記ゲート絶縁膜が前記半導体基板表面の熱酸化
によるシリコン酸化膜、前記層間絶縁膜がCVD法によ
る不純物ドープのシリコン酸化膜でであり、且つ前記プ
ラズマ雰囲気はCF_4ガス又はCF_4+O_2ガス
を使用したものであることを特徴とする請求項第6項記
載のMOS型半導体装置の製造方法。 - (8)前記層間絶縁膜の膜厚が前記ゲート絶縁膜の膜厚
より大であることを特徴とする請求項第6項記載のMO
S型半導体装置の製造方法。 - (9)前記半導体装置はパワーMOSFET装置を構成
する縦型MOS素子であり前記不純物のイオン注入によ
り前記ゲート電極の脇に形成した不純物拡散領域はソー
ス領域であることを特徴とする請求項第6項記載のMO
S型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1186783A JP2854019B2 (ja) | 1989-07-19 | 1989-07-19 | Mos型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1186783A JP2854019B2 (ja) | 1989-07-19 | 1989-07-19 | Mos型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0350836A true JPH0350836A (ja) | 1991-03-05 |
JP2854019B2 JP2854019B2 (ja) | 1999-02-03 |
Family
ID=16194519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1186783A Expired - Fee Related JP2854019B2 (ja) | 1989-07-19 | 1989-07-19 | Mos型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2854019B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026322A (ja) * | 2000-07-10 | 2002-01-25 | Denso Corp | 半導体装置及びその製造方法 |
JP2017126767A (ja) * | 2017-03-06 | 2017-07-20 | 富士電機株式会社 | 縦型トレンチigbtおよびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5927528A (ja) * | 1982-08-04 | 1984-02-14 | Toshiba Corp | 半導体装置の製造方法 |
JPS63111168A (ja) * | 1986-10-29 | 1988-05-16 | Hitachi Ltd | 磁気デイスク基板 |
-
1989
- 1989-07-19 JP JP1186783A patent/JP2854019B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5927528A (ja) * | 1982-08-04 | 1984-02-14 | Toshiba Corp | 半導体装置の製造方法 |
JPS63111168A (ja) * | 1986-10-29 | 1988-05-16 | Hitachi Ltd | 磁気デイスク基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026322A (ja) * | 2000-07-10 | 2002-01-25 | Denso Corp | 半導体装置及びその製造方法 |
JP2017126767A (ja) * | 2017-03-06 | 2017-07-20 | 富士電機株式会社 | 縦型トレンチigbtおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2854019B2 (ja) | 1999-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3029653B2 (ja) | 半導体装置の製造方法 | |
JPH06260497A (ja) | 半導体装置及びその製造方法 | |
JP2001007196A (ja) | 半導体装置の製造方法 | |
JPS61247051A (ja) | 半導体装置の製造方法 | |
JPH0350836A (ja) | Mos型半導体装置の製造方法 | |
JPS60145664A (ja) | 半導体装置の製造方法 | |
JPH023244A (ja) | 半導体装置の製造方法 | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
JPS62291176A (ja) | 半導体装置の製造方法 | |
JP2950857B2 (ja) | 半導体装置の製造方法 | |
JP2002094052A (ja) | 半導体装置の製造方法 | |
JP2002164537A (ja) | 半導体装置及びその製造方法 | |
JPS5856436A (ja) | 半導体装置の製造方法 | |
JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
JPH06196498A (ja) | 半導体装置およびその製造方法 | |
JPS603157A (ja) | 半導体装置の製造方法 | |
JPH088262A (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPS6316672A (ja) | 半導体素子の製造方法 | |
JP2551028B2 (ja) | 半導体装置の製造方法 | |
JP2001053158A (ja) | 半導体装置及びその製造方法 | |
JPH0217931B2 (ja) | ||
JPH11274492A (ja) | 半導体装置及びその製造方法 | |
JPH08162634A (ja) | 半導体装置の製造方法 | |
JPH08274112A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |