JP2002094052A

JP2002094052A - 半導体装置の製造方法

Info

Publication number: JP2002094052A
Application number: JP2000278177A
Authority: JP
Inventors: Hirobumi Katayama; 博文片山; Takashi Ueda; 多加志上田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-09-13
Filing date: 2000-09-13
Publication date: 2002-03-29
Anticipated expiration: 2020-09-13
Also published as: JP3597122B2

Abstract

(57)【要約】【課題】【解決手段】（ａ）半導体基板上に第1絶縁膜及び酸
化膜を形成し、（ｂ）該酸化膜上に第1金属膜からなる
ダミーゲート電極を形成し、（ｃ）熱処理により前記酸
化膜と第1金属膜とを反応させて前記酸化膜を前記ダミ
ーゲート電極を構成する金属の酸化膜からなる高誘電体
膜に変換し、（ｄ）得られた半導体基板上に第２絶縁膜
を形成し、該第２絶縁膜を前記ダミーゲート電極表面が
露出するまで平坦化することにより、前記第２絶縁膜内
にダミーゲート電極を形成し、（ｅ）該ダミーゲート電
極を除去することにより前記第２絶縁膜に溝を形成し、
（ｆ）該溝内に少なくとも第２金属膜を埋め込むことに
よりメタルゲート電極を形成することからなる半導体装
置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には、メタルゲート電極を備える半
導体装置の製造方法に関する。

【０００２】

【従来の技術】トランジスタの高速化、低消費電力化を
実現するため、トランジスタの一層の微細化が求められ
ている。従来からトランジスタのゲート電極材料として
使用されているポリシリコン膜は、リン等の不純物をド
ーピングして低抵抗化を図っているが、ポリシリコン膜
自体の抵抗が高いため、トランジスタの微細化に伴って
ゲート電極の配線抵抗の増大が顕著になり、高速化及び
さらなる微細化に対応できない。また、ゲート電極がゲ
ート絶縁膜に接する部分で空乏化が生じて実効的なゲー
ト絶縁膜の膜厚が厚くなり、ゲート絶縁膜の薄膜化に対
応できない。

【０００３】これに対して、近年、抵抗が低いアルミニ
ウムをゲート電極材料として用いることが提案されてい
るが、アルミニウムは融点が低いため、製造プロセスに
おける耐熱性の問題もある。つまり、アルミニウム膜に
よってゲート電極を形成した後、イオン注入により、ゲ
ート電極に対して自己整合的にソース／ドレイン領域を
形成し、活性化アニールのための高温熱処理（８００〜
９００℃）を行うと、この熱処理にアルミニウム膜によ
るゲート電極が耐えられない。

【０００４】これを防ぐためには、単純には、ソース／
ドレイン領域の活性化アニールを行った後にゲート電極
を形成する方法が考えられるが、フォトリソグラフィ工
程におけるアライメント精度を考慮すると、このような
方法は現実的ではない。そこで、ダミーゲートを用いた
メタルゲートトランジスタが種々提案されている（例え
ば、特開平１１−７４５２７号公報、特開平１０−１８
９９６６号公報、特開平１１−２６７５７号公報等）。

【０００５】これらの方法によれば、まず、図３（ａ）
に示したように、素子分離領域２１が形成されたシリコ
ン基板２０上に、シリコン酸化膜、ダミーゲートの材料
となるシリコン窒化膜を堆積する。これらをフォトリソ
グラフィ及びエッチング工程により所望の形状にパター
ニングして、ダミーゲート２３及びダミーゲート絶縁膜
２２を形成する。次いで、ダミーゲート２３をマスクに
して、例えばリンなどの不純物を自己整合的にイオン注
入してＬＤＤ領域２４を形成する。さらにダミーゲート
２３の側壁に側壁絶縁膜２５を形成し、これらダミーゲ
ート２３及び側壁絶縁膜２５をマスクにして、砒素など
の不純物を自己整合的にイオン注入し、ソース／ドレイ
ン領域２６を形成する。

【０００６】続いて、図３（ｂ）に示したように、得ら
れたシリコン基板２０上全面にＣＶＤ−シリコン酸化膜
からなる層間絶縁膜２７を堆積し、熱処理により層間絶
縁膜２７を緻密化する。その後、ＣＭＰにより層間絶縁
膜２７の表面を、ダミーゲート２３の表面が露出するま
で研磨してダミーゲート２３及び側壁絶縁膜２５を層間
絶縁膜２７に埋め込む。

【０００７】次いで、図３（ｃ）に示したように、露出
したダミーゲート２３を熱リン酸で選択的に除去して溝
２８を形成する。層間絶縁膜２７及び側壁絶縁膜２５を
マスクとして用いて、チャネル領域２９にイオン注入す
る。その後、ＲＴＡにより熱処理を行いチャネル領域２
９を活性化する。次に、溝２８底部のダミーゲート絶縁
膜２２を希釈したフッ酸溶液で除去し、溝２８底部のシ
リコン基板２０表面を露出させる。その後、図３（ｄ）
に示したように、溝２８にＴａ₂Ｏ₅からなる高誘電体膜
３０、ＴｉＮ等のバリアメタル（図示せず）、メタルゲ
ート材料となるアルミニウム膜３１を堆積する。

【０００８】続いて、図３（ｅ）に示したように、層間
絶縁膜２７の表面が露出するまで、高誘電体膜３０、バ
リアメタル及びアルミニウム膜３１をＣＭＰを用いて平
坦化し、溝２８内にアルミニウム膜３１を埋め込むこと
によってメタルゲートを形成する。その後、層間絶縁
膜、コンタクトホール、タングステンプラグ、Ａｌ配線
等を形成することにより、トランジスタの基本構造を完
成させる。

【０００９】

【発明が解決しようとする課題】上記のように、ゲート
絶縁膜として高誘電体膜を使用すると、シリコン酸化膜
を使用する場合に比べて実効的にゲート絶縁膜の膜厚を
薄くできるため、厚膜状で形成することができ、均一な
膜厚とすることができる。しかし、近年の微細プロセス
では、溝２８内に高誘電体膜を均一に形成することはき
わめて困難である。特に、溝２８のエッジ部では膜厚が
薄くなりやすい。その結果、高誘電体膜３０自体のリー
ク特性や信頼性のほかに、溝２８のエッジ部での薄膜化
に起因するリーク電流の増大、さらには電界集中による
膜破壊等により、トランジスタ特性が劣化するという問
題が生じる。本発明は上記課題に鑑みなされたものであ
り、高誘電体膜による信頼性の高いゲート絶縁膜を有す
る半導体装置を自己整合的なプロセスにより形成するこ
とができる半導体装置の製造方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】本発明によれば、（ａ）
半導体基板上に第1絶縁膜及び酸化膜を形成し、（ｂ）
該酸化膜上に第1金属膜からなるダミーゲート電極を形
成し、（ｃ）熱処理により前記酸化膜と第1金属膜とを
反応させて前記酸化膜を前記ダミーゲート電極を構成す
る金属の酸化膜からなる高誘電体膜に変換し、（ｄ）得
られた半導体基板上に第２絶縁膜を形成し、該第２絶縁
膜を前記ダミーゲート電極表面が露出するまで平坦化す
ることにより、前記第２絶縁膜内にダミーゲート電極を
形成し、（ｅ）該ダミーゲート電極を除去することによ
り前記第２絶縁膜に溝を形成し、（ｆ）該溝内に少なく
とも第２金属膜を埋め込むことによりメタルゲート電極
を形成することからなる半導体装置の製造方法が提供さ
れる。

【００１１】

【発明の実施の形態】本発明の半導体装置の製造方法に
よれば、まず、工程（ａ）において、半導体基板上に第
1絶縁膜及び酸化膜を形成する。半導体基板としては、
通常、半導体装置に使用されるものであれば特に限定さ
れるものではなく、例えば、シリコン、ゲルマニウム等
の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の
化合物半導体が挙げられる。なかでもシリコン基板が好
ましい。この半導体基板上には、素子分離領域が形成さ
れていることが好ましく、さらにトランジスタ、キャパ
シタ、抵抗等の素子、層間絶縁膜、これらによる回路、
半導体装置等が組み合わせられて形成されていてもよ
い。

【００１２】半導体基板上に形成する第１絶縁膜は、半
導体基板と後述するダミーゲート電極を構成する第１金
属膜との反応を防止し得る材料からなる絶縁膜であるこ
とが好ましい。また、この第１絶縁膜は、最終的に、半
導体基板とメタルゲート電極との間に位置し、後述する
高誘電体膜とともにゲート絶縁膜の役割を果たすもので
あるため、誘電率が高いものが好ましい。第１絶縁膜の
材料としては、シリコン窒化膜、ＳｉＯＮ膜等が挙げら
れる。第１絶縁膜の膜厚は、例えば、３〜５ｎｍ程度の
膜厚で形成することが適当である。

【００１３】酸化膜としては、後述するダミーゲート電
極を構成する第１金属膜と反応して第１金属膜を酸化し
得るものであればその材料は特に限定されるものではな
く、例えば、シリコン酸化膜、ＳｉＯＮ膜等が挙げられ
る。なかでも、シリコン酸化膜が好ましい。酸化膜の膜
厚は、得ようとする高誘電体膜の膜厚によって適宜調整
することができる。

【００１４】次いで、工程（ｂ）において、酸化膜上に
第1金属膜からなるダミーゲート電極を形成する。ダミ
ーゲート電極の形成は、まず、酸化膜上全面に第１金属
膜を形成する。第１金属膜の材料としては、第１金属膜
を酸化することにより高誘電体を形成することができる
ものであることが好ましく、例えば、アルミニウム、タ
ンタル、チタン、白金等が挙げられる。なかでも、アル
ミニウム膜が好ましい。第１金属膜の膜厚は、後述する
メタルゲート電極の膜厚により適宜調整することがで
き、例えば５０〜１００ｎｍ程度が挙げられる。第１金
属膜は、例えば、スパッタ法、真空蒸着法、ＥＢ法等種
々の方法で形成することができる。次に、第１金属膜上
に公知の方法、例えば、フォトリソグラフィ及びエッチ
ング工程により所定の形状のレジストパターンを形成
し、このレジストパターンをマスクとして用いてエッチ
ングすることにより、所定の形状のダミーゲート電極を
形成することができる。なお、ダミーゲート電極の形状
は、特に限定されるものではなく、後述するメタルゲー
ト電極の形状の応じて適宜調整することができる。

【００１５】工程（ｃ）において、熱処理により酸化膜
と第1金属膜とを反応させて、酸化膜を、ダミーゲート
電極を構成する金属の酸化膜からなる高誘電体膜に変換
する。ここでの熱処理は、得られた半導体基板を、窒素
雰囲気又は大気中で、５００〜５５０℃程度の温度範囲
にて行うことができる。熱処理の方法としては、例え
ば、ランプアニール、高速熱処理（ＲＴＡ）、炉アニー
ル等の種々の方法を利用することができるが、ランプア
ニールを利用することが好ましい。熱処理の時間は、高
誘電体膜に変換する酸化膜の膜厚等により適宜調整する
ことができ、例えば、０．５〜１分間程度が挙げられ
る。なお、ここでの熱処理は、酸化膜を深さ方向に完全
に、つまり、酸化膜を第１絶縁膜に至るまで完全に高誘
電体膜に変換するように行うことが好ましい。高誘電体
膜は、先の工程で形成した第１金属膜の材料により決定
されるが、例えば、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＯ₂、Ｌ
ａ₂Ｏ₃、ＺｒＯ₂等が挙げられる。また、高誘電体膜
は、最終的に、３〜５ｎｍ程度の膜厚となることが適当
である。

【００１６】工程（ｄ）において、まず、得られた半導
体基板上に第２絶縁膜を形成する。第２絶縁膜として
は、例えば、層間絶縁膜として機能するような絶縁材料
であることが好ましく、例えば、シリコン酸化膜、シリ
コン窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＰＳＧ膜等が挙げ
られる。第２絶縁膜の膜厚は、ダミーゲート電極の膜厚
よりも厚いことが好ましく、例えば、１０００〜１１０
０ｎｍ程度が挙げられる。第２絶縁膜は、その材料によ
り異なるが、例えば、ＣＶＤ法、プラズマＣＶＤ法、ス
パッタ法等の種々の方法により形成することができる。

【００１７】次いで、第２絶縁膜をダミーゲート電極表
面が露出するまで平坦化する。第２絶縁膜の平坦化は、
公知の方法、例えば、スパッタ法、ウェットエッチング
法、ドライエッチング法、ＣＭＰ法等種々の方法が利用
できるが、ＣＭＰ法を利用することが好ましい。これに
より、第２絶縁膜内に埋め込んだ状態のダミーゲート電
極を形成することができる。

【００１８】工程（ｅ）において、ダミーゲート電極を
除去する。ダミーゲート電極の除去は、ダミーゲート電
極を構成する第１金属膜を選択的に除去することができ
る方法、つまり、第２絶縁膜及び高誘電体膜等に対して
第１金属膜の除去速度が大きい方法であれば特に限定さ
れるものではなく、例えば、ドライエッチング法、ウェ
ットエッチング法等の種々の方法が挙げられるが、第１
金属膜を溶解する溶液を用いたウェットエッチング法が
好ましい。これにより、第２絶縁膜に溝を形成すること
ができる。

【００１９】工程（ｆ）において、溝内に少なくとも第
２金属膜を埋め込むことによりメタルゲート電極を形成
する。メタルゲート電極を形成するためには、まず、第
２金属膜を溝を含む半導体基板上の全面に形成する。こ
こで、第２金属膜としては、メタルゲート電極として機
能し得るものであれば特に限定されるものではなく、抵
抗が低く、後工程での熱処理に耐えることができるもの
等が好ましい。具体的には、アルミニウム、銅、等の金
属膜又はこれらの合金膜が挙げられる。なかでもアルミ
ニウム膜が好ましい。第２金属膜は、例えば、スパッタ
法、真空蒸着法等の種々の方法で形成することができ
る。第２金属膜は、溝の深さよりも厚い膜厚で形成する
ことが好ましく、例えば、１００〜２００ｎｍ程度が挙
げられる。次に、第２金属膜を、第２絶縁膜の表面が露
出するまで平坦化する方法が挙げられる。平坦化の方法
は、上記と同様のものが挙げられるが、ＣＭＰ法が好ま
しい。これらの方法により、メタルゲート電極を形成す
ることができる。

【００２０】この工程においては、メタルゲート電極と
して機能する第２金属膜のほかに、例えば、第２金属膜
のバリアメタルとして機能する金属膜を第２金属膜の直
下に形成してもよい。バリアメタルとしては、例えば、
ＴｉＷ、ＴｉＮ、遷移金属の窒化物、ホウ化物、炭化
物、シリサイド等がげられる。バリアメタルの膜厚は、
特に限定されるものではなく、例えば、３０〜５０ｎｍ
程度が挙げられる。

【００２１】なお、本発明においては、工程（ｃ）の
後、工程（ｄ）の前に、ダミーゲート電極をマスクとし
て用いて、イオン注入することにより、ダミーゲート電
極の両側にソース／ドレイン領域を形成することが好ま
しい。ここでのイオン注入は、通常のトランジスタ形成
工程で行う方法、条件を適宜変更して利用することがで
きる。また、工程（ｃ）の後、工程（ｄ）の前に、ダミ
ーゲート電極の側壁にサイドウォールスペーサを形成す
ることが好ましい。サイドウォールスペーサは、当該分
野で公知の方法、つまり、絶縁膜を形成し、ＲＩＥ法等
の異方性エッチング法によりエッチバックする方法等に
より、形成することができる。さらに、ダミーゲート電
極の側壁にサイドウォールスペーサを形成した場合に
は、ダミーゲート電極及びサイドウォールスペーサをマ
スクとして用いて、イオン注入することにより、サイド
ウォールスペーサの両側にソース／ドレイン領域を形成
することが好ましい。ここでのイオン注入は、上記と同
様に公知の方法を変更して利用することができる。

【００２２】本発明においては、工程（ｃ）の後、工程
（ｄ）の前に、上記の工程の１種のみ又は２種のみを行
ってもよいが、３種の工程のすべてを追加することが好
ましい。また、これらの工程の後、注入イオンを活性化
するための熱処理を行うことが好ましい。活性化の熱処
理条件は、特に限定されるものではなく、当該分野で公
知の方法、条件を適宜変更して利用することができる。
以下に本発明の半導体装置及びその製造方法を図面に基
づいて説明する。

【００２３】まず、図１（ａ）に示したように、シリコ
ン基板１上全面に、ＬＰＣＶＤ法によりシリコン窒化膜
２を１ｎｍ程度、ＬＰＣＶＤ法によりシリコン酸化膜３
を１〜２ｎｍ程度形成する。この上に、さらにアルミニ
ウム膜をスパッタ法により１００ｎｍ程度形成し、アル
ミニウム膜上にレジスト５を塗布する。フォトリソグラ
フィ及びエッチング工程によりレジスト５を所望の形状
にパターニングし、得られたレジスト５をマスクとして
用いて、アルミニウム膜をＲＩＥ法によりエッチング
し、ダミーゲート電極４を形成する。

【００２４】アルミニウム膜はシリコン酸化膜との密着
性が非常によく、さらに、反応性も非常によい。よっ
て、レジスト５を除去した後、アルミニウム膜によるダ
ミーゲート電極４が形成されたシリコン基板１を、例え
ば、窒素ガス雰囲気下、５５０℃程度の温度で、２分間
ＲＴＡすることにより、図１（ｂ）に示したように、ア
ルミニウム−シリコン酸化膜界面で、

【００２５】４Ａｌ＋３ＳｉＯ₂→２Ａｌ₂Ｏ₃＋３Ｓｉ
の反応が起き、アルミニウム膜の膜厚が減少するととも
に、安定したＡｌ₂Ｏ₃膜６がシリコン窒化膜２上に形成
される。つまり、上記の反応により、ダミーゲート電極
４直下に、高誘電体膜であるＡｌ₂Ｏ₃膜６を均一な膜厚
で、かつ安定に形成することができる。しかも、Ａｌ₂
Ｏ₃膜６の直下には、シリコン窒化膜２が存在するため
に、アルミニウム膜とシリコン基板１との反応を防止す
る反応ストッパーとしての役割も果たす。その後、ダミ
ーゲート電極４をマスクとして用いたてリンをイオン注
入（７０ｋｅＶ、４×１０¹³ｃｍ^-2）することにより、
ＬＤＤ領域７を形成する。

【００２６】続いて、図１（ｃ）に示したように、得ら
れたシリコン基板１上全面に、シリコン酸化膜８ａをＣ
ＶＤ法により１００ｎｍ程度堆積する。次いで、図１
（ｄ）に示したように、シリコン酸化膜８ａをＲＩＥ法
にて異方性エッチングすることにより、ダミーゲート電
極４の側壁にサイドウォールスペーサ８を形成する。ダ
ミーゲート電極４とサイドウォールスペーサ８とをマス
クとして用いて、砒素をイオン注入（３０ｋｅＶ、５×
１０¹⁵ｃｍ^-2）し、ＬＤＤ構造を有するソース／ドレイ
ン領域９を形成する。

【００２７】その後、図２（ｅ）に示したように、得ら
れたシリコン基板上全面に膜厚２０００ｎｍ程度のシリ
コン酸化膜からなる層間絶縁膜１０を形成し、ダミーゲ
ート電極４をストッパーとして用いて、ダミーゲート電
極４の表面が露出するまでＣＭＰで平坦化を行う。次
に、図２（ｆ）に示したように、硫酸等のＡｌ₂Ｏ₃に対
して選択性の高いエッチャントを用いて、選択的にアル
ミニウム膜からなるダミーゲート電極４を、Ａｌ₂Ｏ₃膜
６が露出するまで除去し、溝１１を形成する。

【００２８】続いて、図２（ｇ）に示したように、メタ
ルゲート電極を形成するために、まずバリアメタルであ
るＴｉＮ膜１２を得られたシリコン基板上全面に膜厚３
０ｎｍ程度堆積し、その上に、さらにメタルゲート電極
材料としてアルミニウム膜１３ａを膜厚１００ｎｍ程度
堆積する。次いで、図２（ｈ）に示したように、ＣＭＰ
により層間絶縁膜１０の表面が露出するまでアルミニウ
ム膜１３ａ及びＴｉＮ膜１２を平坦化し、溝１１内にア
ルミニウム膜１３ａを埋め込むことにより、メタルゲー
ト電極１３を形成する。その後、得られたシリコン基板
１上全面に層間絶縁膜としてシリコン酸化膜を堆積し、
コンタクトホールを形成し、タングステンプラグを埋め
込み、Ａｌ配線を形成することによってトランジスタと
しての基本構造を完成させる。

【００２９】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、ダミーゲート電極が、ソース／ドレイン領域を自己
整合的に形成する役割を果たすのみならず、酸化膜と反
応させて高誘電体膜を形成するという役割を果たすこと
で、高誘電体膜からなるゲート絶縁膜を均一に形成する
ことができる。よって、従来問題となっていたエッジ部
での高誘電体膜の薄膜化を防止することができる、エッ
ジ部でのリーク電流の防止、さらには電界集中による膜
破壊を防止することができ、高性能の半導体装置を製造
することが可能となる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の一実施例を説
明するための概略断面製造工程図である。

【図２】本発明の半導体装置の製造方法の一実施例を説
明するための概略断面製造工程図である。

【図３】従来の半導体装置の製造方法を説明するための
概略断面製造工程図である。

【符号の説明】

１シリコン基板（半導体基板）２シリコン窒化膜（第１絶縁膜）３シリコン酸化膜（酸化膜）４ダミーゲート電極５レジスト６Ａｌ₂Ｏ₃膜（高誘電体膜）７ＬＤＤ領域８ａシリコン酸化膜８サイドウォールスペーサ９ソース／ドレイン領域１０層間絶縁膜（第２絶縁膜）１１溝１２ＴｉＮ膜１３ａアルミニウム膜（第２金属膜）１３メタルゲート電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M104 AA01 AA02 AA04 AA05 BB02 BB04 BB14 BB29 BB30 BB34 BB35 CC05 DD03 DD34 DD37 EE03 EE09 EE12 EE16 EE17 HH20 5F040 DA14 DA19 DB01 DB09 DB10 DC01 DC03 DC04 DC05 EC01 EC04 EC09 EC10 ED01 ED03 ED04 EF02 EH02 EH05 EH07 EL02 EL03 EL06 FA01 FA05 FB02 FB04 FC10 FC21

Claims

【特許請求の範囲】

【請求項１】（ａ）半導体基板上に第1絶縁膜及び酸
化膜を形成し、（ｂ）該酸化膜上に第1金属膜からなる
ダミーゲート電極を形成し、（ｃ）熱処理により前記酸
化膜と第1金属膜とを反応させて前記酸化膜を前記ダミ
ーゲート電極を構成する金属の酸化膜からなる高誘電体
膜に変換し、（ｄ）得られた半導体基板上に第２絶縁膜
を形成し、該第２絶縁膜を前記ダミーゲート電極表面が
露出するまで平坦化することにより、前記第２絶縁膜内
にダミーゲート電極を形成し、（ｅ）該ダミーゲート電
極を除去することにより前記第２絶縁膜に溝を形成し、
（ｆ）該溝内に少なくとも第２金属膜を埋め込むことに
よりメタルゲート電極を形成することからなる半導体装
置の製造方法。
【請求項２】工程（ａ）の酸化膜がシリコン酸化膜で
あり、工程（ｂ）の第１金属膜がアルミニウム膜であ
り、工程（ｃ）においてランプアニールにより半導体基
板を５００〜５５０℃で熱処理してＡｌ₂Ｏ₃膜からなる
高誘電体膜を形成する請求項１記載の方法。
【請求項３】工程（ｃ）の後、工程（ｄ）の前に、ダ
ミーゲート電極にサイドウォールスペーサを形成する請
求項１又は２に記載の方法。