JP3597122B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3597122B2 JP3597122B2 JP2000278177A JP2000278177A JP3597122B2 JP 3597122 B2 JP3597122 B2 JP 3597122B2 JP 2000278177 A JP2000278177 A JP 2000278177A JP 2000278177 A JP2000278177 A JP 2000278177A JP 3597122 B2 JP3597122 B2 JP 3597122B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- dummy gate
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には、メタルゲート電極を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
トランジスタの高速化、低消費電力化を実現するため、トランジスタの一層の微細化が求められている。
従来からトランジスタのゲート電極材料として使用されているポリシリコン膜は、リン等の不純物をドーピングして低抵抗化を図っているが、ポリシリコン膜自体の抵抗が高いため、トランジスタの微細化に伴ってゲート電極の配線抵抗の増大が顕著になり、高速化及びさらなる微細化に対応できない。また、ゲート電極がゲート絶縁膜に接する部分で空乏化が生じて実効的なゲート絶縁膜の膜厚が厚くなり、ゲート絶縁膜の薄膜化に対応できない。
【０００３】
これに対して、近年、抵抗が低いアルミニウムをゲート電極材料として用いることが提案されているが、アルミニウムは融点が低いため、製造プロセスにおける耐熱性の問題もある。つまり、アルミニウム膜によってゲート電極を形成した後、イオン注入により、ゲート電極に対して自己整合的にソース／ドレイン領域を形成し、活性化アニールのための高温熱処理（８００〜９００℃）を行うと、この熱処理にアルミニウム膜によるゲート電極が耐えられない。
【０００４】
これを防ぐためには、単純には、ソース／ドレイン領域の活性化アニールを行った後にゲート電極を形成する方法が考えられるが、フォトリソグラフィ工程におけるアライメント精度を考慮すると、このような方法は現実的ではない。
そこで、ダミーゲートを用いたメタルゲートトランジスタが種々提案されている（例えば、特開平１１−７４５２７号公報、特開平１０−１８９９６６号公報、特開平１１−２６７５７号公報等）。
【０００５】
これらの方法によれば、まず、図３（ａ）に示したように、素子分離領域２１が形成されたシリコン基板２０上に、シリコン酸化膜、ダミーゲートの材料となるシリコン窒化膜を堆積する。これらをフォトリソグラフィ及びエッチング工程により所望の形状にパターニングして、ダミーゲート２３及びダミーゲート絶縁膜２２を形成する。次いで、ダミーゲート２３をマスクにして、例えばリンなどの不純物を自己整合的にイオン注入してＬＤＤ領域２４を形成する。さらにダミーゲート２３の側壁に側壁絶縁膜２５を形成し、これらダミーゲート２３及び側壁絶縁膜２５をマスクにして、砒素などの不純物を自己整合的にイオン注入し、ソース／ドレイン領域２６を形成する。
【０００６】
続いて、図３（ｂ）に示したように、得られたシリコン基板２０上全面にＣＶＤ−シリコン酸化膜からなる層間絶縁膜２７を堆積し、熱処理により層間絶縁膜２７を緻密化する。その後、ＣＭＰにより層間絶縁膜２７の表面を、ダミーゲート２３の表面が露出するまで研磨してダミーゲート２３及び側壁絶縁膜２５を層間絶縁膜２７に埋め込む。
【０００７】
次いで、図３（ｃ）に示したように、露出したダミーゲート２３を熱リン酸で選択的に除去して溝２８を形成する。層間絶縁膜２７及び側壁絶縁膜２５をマスクとして用いて、チャネル領域２９にイオン注入する。その後、ＲＴＡにより熱処理を行いチャネル領域２９を活性化する。次に、溝２８底部のダミーゲート絶縁膜２２を希釈したフッ酸溶液で除去し、溝２８底部のシリコン基板２０表面を露出させる。
その後、図３（ｄ）に示したように、溝２８にＴａ２Ｏ５からなる高誘電体膜３０、ＴｉＮ等のバリアメタル（図示せず）、メタルゲート材料となるアルミニウム膜３１を堆積する。
【０００８】
続いて、図３（ｅ）に示したように、層間絶縁膜２７の表面が露出するまで、高誘電体膜３０、バリアメタル及びアルミニウム膜３１をＣＭＰを用いて平坦化し、溝２８内にアルミニウム膜３１を埋め込むことによってメタルゲートを形成する。
その後、層間絶縁膜、コンタクトホール、タングステンプラグ、Ａｌ配線等を形成することにより、トランジスタの基本構造を完成させる。
【０００９】
【発明が解決しようとする課題】
上記のように、ゲート絶縁膜として高誘電体膜を使用すると、シリコン酸化膜を使用する場合に比べて実効的にゲート絶縁膜の膜厚を薄くできるため、厚膜状で形成することができ、均一な膜厚とすることができる。
しかし、近年の微細プロセスでは、溝２８内に高誘電体膜を均一に形成することはきわめて困難である。特に、溝２８のエッジ部では膜厚が薄くなりやすい。その結果、高誘電体膜３０自体のリーク特性や信頼性のほかに、溝２８のエッジ部での薄膜化に起因するリーク電流の増大、さらには電界集中による膜破壊等により、トランジスタ特性が劣化するという問題が生じる。
本発明は上記課題に鑑みなされたものであり、高誘電体膜による信頼性の高いゲート絶縁膜を有する半導体装置を自己整合的なプロセスにより形成することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、（ａ）半導体基板上に第１絶縁膜としてのシリコン窒化膜及び酸化膜としてのシリコン酸化膜を形成し、
（ｂ）該シリコン酸化膜上に第１金属膜としてのアルミニウム膜からなるダミーゲート電極を形成し、
（ｃ）熱処理により前記シリコン酸化膜とアルミニウム膜とを反応させて前記シリコン酸化膜を前記ダミーゲート電極を構成するアルミニウムの酸化膜からなる高誘電体膜に変換し、
（ｄ）得られた半導体基板上に第２絶縁膜を形成し、該第２絶縁膜を前記ダミーゲート電極表面が露出するまで平坦化することにより、前記第２絶縁膜内にダミーゲート電極を形成し、
（ｅ）該ダミーゲート電極を除去することにより前記第２絶縁膜に溝を形成し、（ｆ）該溝内に少なくとも第２金属膜を埋め込むことによりメタルゲート電極を形成することからなる半導体装置の製造方法が提供される。
【００１１】
【発明の実施の形態】
本発明の半導体装置の製造方法によれば、まず、工程（ａ）において、半導体基板上に第１絶縁膜及び酸化膜を形成する。
半導体基板としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体が挙げられる。なかでもシリコン基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、層間絶縁膜、これらによる回路、半導体装置等が組み合わせられて形成されていてもよい。
【００１２】
半導体基板上に形成する第１絶縁膜は、半導体基板と後述するダミーゲート電極を構成する第１金属膜との反応を防止し得る材料からなる絶縁膜であることが好ましい。また、この第１絶縁膜は、最終的に、半導体基板とメタルゲート電極との間に位置し、後述する高誘電体膜とともにゲート絶縁膜の役割を果たすものであるため、誘電率が高いものが好ましい。第１絶縁膜の材料としては、シリコン窒化膜が挙げられる。第１絶縁膜の膜厚は、例えば、３〜５ｎｍ程度の膜厚で形成することが適当である。
【００１３】
酸化膜としては、後述するダミーゲート電極を構成する第１金属膜と反応して第１金属膜を酸化し得るものであればその材料は特に限定されるものではなく、例えば、シリコン酸化膜が好ましい。酸化膜の膜厚は、得ようとする高誘電体膜の膜厚によって適宜調整することができる。
【００１４】
次いで、工程（ｂ）において、酸化膜上に第1金属膜からなるダミーゲート電極を形成する。ダミーゲート電極の形成は、まず、酸化膜上全面に第１金属膜を形成する。第１金属膜の材料としては、第１金属膜を酸化することにより高誘電体を形成することができるものであることが好ましく、例えば、アルミニウム膜が好ましい。第１金属膜の膜厚は、後述するメタルゲート電極の膜厚により適宜調整することができ、例えば５０〜１００ｎｍ程度が挙げられる。第１金属膜は、例えば、スパッタ法、真空蒸着法、ＥＢ法等種々の方法で形成することができる。次に、第１金属膜上に公知の方法、例えば、フォトリソグラフィ及びエッチング工程により所定の形状のレジストパターンを形成し、このレジストパターンをマスクとして用いてエッチングすることにより、所定の形状のダミーゲート電極を形成することができる。なお、ダミーゲート電極の形状は、特に限定されるものではなく、後述するメタルゲート電極の形状の応じて適宜調整することができる。
【００１５】
工程（ｃ）において、熱処理により酸化膜と第1金属膜とを反応させて、酸化膜を、ダミーゲート電極を構成する金属の酸化膜からなる高誘電体膜に変換する。ここでの熱処理は、得られた半導体基板を、窒素雰囲気又は大気中で、５００〜５５０℃程度の温度範囲にて行うことができる。熱処理の方法としては、例えば、ランプアニール、高速熱処理（ＲＴＡ）、炉アニール等の種々の方法を利用することができるが、ランプアニールを利用することが好ましい。熱処理の時間は、高誘電体膜に変換する酸化膜の膜厚等により適宜調整することができ、例えば、０．５〜１分間程度が挙げられる。なお、ここでの熱処理は、酸化膜を深さ方向に完全に、つまり、酸化膜を第１絶縁膜に至るまで完全に高誘電体膜に変換するように行うことが好ましい。高誘電体膜は、先の工程で形成した第１金属膜の材料により決定されるが、例えば、Ａｌ2Ｏ 3 が挙げられる。また、高誘電体膜は、最終的に、３〜５ｎｍ程度の膜厚となることが適当である。
【００１６】
工程（ｄ）において、まず、得られた半導体基板上に第２絶縁膜を形成する。第２絶縁膜としては、例えば、層間絶縁膜として機能するような絶縁材料であることが好ましく、例えば、シリコン酸化膜、シリコン窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＰＳＧ膜等が挙げられる。第２絶縁膜の膜厚は、ダミーゲート電極の膜厚よりも厚いことが好ましく、例えば、１０００〜１１００ｎｍ程度が挙げられる。第２絶縁膜は、その材料により異なるが、例えば、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等の種々の方法により形成することができる。
【００１７】
次いで、第２絶縁膜をダミーゲート電極表面が露出するまで平坦化する。第２絶縁膜の平坦化は、公知の方法、例えば、スパッタ法、ウェットエッチング法、ドライエッチング法、ＣＭＰ法等種々の方法が利用できるが、ＣＭＰ法を利用することが好ましい。これにより、第２絶縁膜内に埋め込んだ状態のダミーゲート電極を形成することができる。
【００１８】
工程（ｅ）において、ダミーゲート電極を除去する。ダミーゲート電極の除去は、ダミーゲート電極を構成する第１金属膜を選択的に除去することができる方法、つまり、第２絶縁膜及び高誘電体膜等に対して第１金属膜の除去速度が大きい方法であれば特に限定されるものではなく、例えば、ドライエッチング法、ウェットエッチング法等の種々の方法が挙げられるが、第１金属膜を溶解する溶液を用いたウェットエッチング法が好ましい。これにより、第２絶縁膜に溝を形成することができる。
【００１９】
工程（ｆ）において、溝内に少なくとも第２金属膜を埋め込むことによりメタルゲート電極を形成する。メタルゲート電極を形成するためには、まず、第２金属膜を溝を含む半導体基板上の全面に形成する。ここで、第２金属膜としては、メタルゲート電極として機能し得るものであれば特に限定されるものではなく、抵抗が低く、後工程での熱処理に耐えることができるもの等が好ましい。具体的には、アルミニウム、銅、等の金属膜又はこれらの合金膜が挙げられる。なかでもアルミニウム膜が好ましい。第２金属膜は、例えば、スパッタ法、真空蒸着法等の種々の方法で形成することができる。第２金属膜は、溝の深さよりも厚い膜厚で形成することが好ましく、例えば、１００〜２００ｎｍ程度が挙げられる。次に、第２金属膜を、第２絶縁膜の表面が露出するまで平坦化する方法が挙げられる。平坦化の方法は、上記と同様のものが挙げられるが、ＣＭＰ法が好ましい。これらの方法により、メタルゲート電極を形成することができる。
【００２０】
この工程においては、メタルゲート電極として機能する第２金属膜のほかに、例えば、第２金属膜のバリアメタルとして機能する金属膜を第２金属膜の直下に形成してもよい。バリアメタルとしては、例えば、ＴｉＷ、ＴｉＮ、遷移金属の窒化物、ホウ化物、炭化物、シリサイド等が挙げられる。バリアメタルの膜厚は、特に限定されるものではなく、例えば、３０〜５０ｎｍ程度が挙げられる。
【００２１】
なお、本発明においては、工程（ｃ）の後、工程（ｄ）の前に、ダミーゲート電極をマスクとして用いて、イオン注入することにより、ダミーゲート電極の両側にソース／ドレイン領域を形成することが好ましい。ここでのイオン注入は、通常のトランジスタ形成工程で行う方法、条件を適宜変更して利用することができる。
また、工程（ｃ）の後、工程（ｄ）の前に、ダミーゲート電極の側壁にサイドウォールスペーサを形成することが好ましい。サイドウォールスペーサは、当該分野で公知の方法、つまり、絶縁膜を形成し、ＲＩＥ法等の異方性エッチング法によりエッチバックする方法等により、形成することができる。
さらに、ダミーゲート電極の側壁にサイドウォールスペーサを形成した場合には、ダミーゲート電極及びサイドウォールスペーサをマスクとして用いて、イオン注入することにより、サイドウォールスペーサの両側にソース／ドレイン領域を形成することが好ましい。ここでのイオン注入は、上記と同様に公知の方法を変更して利用することができる。
【００２２】
本発明においては、工程（ｃ）の後、工程（ｄ）の前に、上記の工程の１種のみ又は２種のみを行ってもよいが、３種の工程のすべてを追加することが好ましい。また、これらの工程の後、注入イオンを活性化するための熱処理を行うことが好ましい。活性化の熱処理条件は、特に限定されるものではなく、当該分野で公知の方法、条件を適宜変更して利用することができる。
以下に本発明の半導体装置及びその製造方法を図面に基づいて説明する。
【００２３】
まず、図１（ａ）に示したように、シリコン基板１上全面に、ＬＰＣＶＤ法によりシリコン窒化膜２を１ｎｍ程度、ＬＰＣＶＤ法によりシリコン酸化膜３を１〜２ｎｍ程度形成する。この上に、さらにアルミニウム膜をスパッタ法により１００ｎｍ程度形成し、アルミニウム膜上にレジスト５を塗布する。フォトリソグラフィ及びエッチング工程によりレジスト５を所望の形状にパターニングし、得られたレジスト５をマスクとして用いて、アルミニウム膜をＲＩＥ法によりエッチングし、ダミーゲート電極４を形成する。
【００２４】
アルミニウム膜はシリコン酸化膜との密着性が非常によく、さらに、反応性も非常によい。よって、レジスト５を除去した後、アルミニウム膜によるダミーゲート電極４が形成されたシリコン基板１を、例えば、窒素ガス雰囲気下、５５０℃程度の温度で、２分間ＲＴＡすることにより、図１（ｂ）に示したように、アルミニウム−シリコン酸化膜界面で、
【００２５】
４Ａｌ＋３ＳｉＯ２→２Ａｌ２Ｏ３＋３Ｓｉ
の反応が起き、アルミニウム膜の膜厚が減少するとともに、安定したＡｌ２Ｏ３膜６がシリコン窒化膜２上に形成される。つまり、上記の反応により、ダミーゲート電極４直下に、高誘電体膜であるＡｌ２Ｏ３膜６を均一な膜厚で、かつ安定に形成することができる。しかも、Ａｌ２Ｏ３膜６の直下には、シリコン窒化膜２が存在するために、アルミニウム膜とシリコン基板１との反応を防止する反応ストッパーとしての役割も果たす。
その後、ダミーゲート電極４をマスクとして用いたてリンをイオン注入（７０ｋｅＶ、４×１０１３ｃｍ−２）することにより、ＬＤＤ領域７を形成する。
【００２６】
続いて、図１（ｃ）に示したように、得られたシリコン基板１上全面に、シリコン酸化膜８ａをＣＶＤ法により１００ｎｍ程度堆積する。
次いで、図１（ｄ）に示したように、シリコン酸化膜８ａをＲＩＥ法にて異方性エッチングすることにより、ダミーゲート電極４の側壁にサイドウォールスペーサ８を形成する。ダミーゲート電極４とサイドウォールスペーサ８とをマスクとして用いて、砒素をイオン注入（３０ｋｅＶ、５×１０１５ｃｍ−２）し、ＬＤＤ構造を有するソース／ドレイン領域９を形成する。
【００２７】
その後、図２（ｅ）に示したように、得られたシリコン基板上全面に膜厚２０００ｎｍ程度のシリコン酸化膜からなる層間絶縁膜１０を形成し、ダミーゲート電極４をストッパーとして用いて、ダミーゲート電極４の表面が露出するまでＣＭＰで平坦化を行う。
次に、図２（ｆ）に示したように、硫酸等のＡｌ２Ｏ３に対して選択性の高いエッチャントを用いて、選択的にアルミニウム膜からなるダミーゲート電極４を、Ａｌ２Ｏ３膜６が露出するまで除去し、溝１１を形成する。
【００２８】
続いて、図２（ｇ）に示したように、メタルゲート電極を形成するために、まずバリアメタルであるＴｉＮ膜１２を得られたシリコン基板上全面に膜厚３０ｎｍ程度堆積し、その上に、さらにメタルゲート電極材料としてアルミニウム膜１３ａを膜厚１００ｎｍ程度堆積する。
次いで、図２（ｈ）に示したように、ＣＭＰにより層間絶縁膜１０の表面が露出するまでアルミニウム膜１３ａ及びＴｉＮ膜１２を平坦化し、溝１１内にアルミニウム膜１３ａを埋め込むことにより、メタルゲート電極１３を形成する。
その後、得られたシリコン基板１上全面に層間絶縁膜としてシリコン酸化膜を堆積し、コンタクトホールを形成し、タングステンプラグを埋め込み、Ａｌ配線を形成することによってトランジスタとしての基本構造を完成させる。
【００２９】
【発明の効果】
本発明の半導体装置の製造方法によれば、ダミーゲート電極が、ソース／ドレイン領域を自己整合的に形成する役割を果たすのみならず、酸化膜と反応させて高誘電体膜を形成するという役割を果たすことで、高誘電体膜からなるゲート絶縁膜を均一に形成することができる。よって、従来問題となっていたエッジ部での高誘電体膜の薄膜化を防止することができる、エッジ部でのリーク電流の防止、さらには電界集中による膜破壊を防止することができ、高性能の半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施例を説明するための概略断面製造工程図である。
【図２】本発明の半導体装置の製造方法の一実施例を説明するための概略断面製造工程図である。
【図３】従来の半導体装置の製造方法を説明するための概略断面製造工程図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ シリコン窒化膜（第１絶縁膜）
３ シリコン酸化膜（酸化膜）
４ ダミーゲート電極
５ レジスト
６ Ａｌ２Ｏ３膜（高誘電体膜）
７ ＬＤＤ領域
８ａ シリコン酸化膜
８ サイドウォールスペーサ
９ ソース／ドレイン領域
１０ 層間絶縁膜（第２絶縁膜）
１１ 溝
１２ ＴｉＮ膜
１３ａ アルミニウム膜（第２金属膜）
１３ メタルゲート電極
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には、メタルゲート電極を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
トランジスタの高速化、低消費電力化を実現するため、トランジスタの一層の微細化が求められている。
従来からトランジスタのゲート電極材料として使用されているポリシリコン膜は、リン等の不純物をドーピングして低抵抗化を図っているが、ポリシリコン膜自体の抵抗が高いため、トランジスタの微細化に伴ってゲート電極の配線抵抗の増大が顕著になり、高速化及びさらなる微細化に対応できない。また、ゲート電極がゲート絶縁膜に接する部分で空乏化が生じて実効的なゲート絶縁膜の膜厚が厚くなり、ゲート絶縁膜の薄膜化に対応できない。
【０００３】
これに対して、近年、抵抗が低いアルミニウムをゲート電極材料として用いることが提案されているが、アルミニウムは融点が低いため、製造プロセスにおける耐熱性の問題もある。つまり、アルミニウム膜によってゲート電極を形成した後、イオン注入により、ゲート電極に対して自己整合的にソース／ドレイン領域を形成し、活性化アニールのための高温熱処理（８００〜９００℃）を行うと、この熱処理にアルミニウム膜によるゲート電極が耐えられない。
【０００４】
これを防ぐためには、単純には、ソース／ドレイン領域の活性化アニールを行った後にゲート電極を形成する方法が考えられるが、フォトリソグラフィ工程におけるアライメント精度を考慮すると、このような方法は現実的ではない。
そこで、ダミーゲートを用いたメタルゲートトランジスタが種々提案されている（例えば、特開平１１−７４５２７号公報、特開平１０−１８９９６６号公報、特開平１１−２６７５７号公報等）。
【０００５】
これらの方法によれば、まず、図３（ａ）に示したように、素子分離領域２１が形成されたシリコン基板２０上に、シリコン酸化膜、ダミーゲートの材料となるシリコン窒化膜を堆積する。これらをフォトリソグラフィ及びエッチング工程により所望の形状にパターニングして、ダミーゲート２３及びダミーゲート絶縁膜２２を形成する。次いで、ダミーゲート２３をマスクにして、例えばリンなどの不純物を自己整合的にイオン注入してＬＤＤ領域２４を形成する。さらにダミーゲート２３の側壁に側壁絶縁膜２５を形成し、これらダミーゲート２３及び側壁絶縁膜２５をマスクにして、砒素などの不純物を自己整合的にイオン注入し、ソース／ドレイン領域２６を形成する。
【０００６】
続いて、図３（ｂ）に示したように、得られたシリコン基板２０上全面にＣＶＤ−シリコン酸化膜からなる層間絶縁膜２７を堆積し、熱処理により層間絶縁膜２７を緻密化する。その後、ＣＭＰにより層間絶縁膜２７の表面を、ダミーゲート２３の表面が露出するまで研磨してダミーゲート２３及び側壁絶縁膜２５を層間絶縁膜２７に埋め込む。
【０００７】
次いで、図３（ｃ）に示したように、露出したダミーゲート２３を熱リン酸で選択的に除去して溝２８を形成する。層間絶縁膜２７及び側壁絶縁膜２５をマスクとして用いて、チャネル領域２９にイオン注入する。その後、ＲＴＡにより熱処理を行いチャネル領域２９を活性化する。次に、溝２８底部のダミーゲート絶縁膜２２を希釈したフッ酸溶液で除去し、溝２８底部のシリコン基板２０表面を露出させる。
その後、図３（ｄ）に示したように、溝２８にＴａ２Ｏ５からなる高誘電体膜３０、ＴｉＮ等のバリアメタル（図示せず）、メタルゲート材料となるアルミニウム膜３１を堆積する。
【０００８】
続いて、図３（ｅ）に示したように、層間絶縁膜２７の表面が露出するまで、高誘電体膜３０、バリアメタル及びアルミニウム膜３１をＣＭＰを用いて平坦化し、溝２８内にアルミニウム膜３１を埋め込むことによってメタルゲートを形成する。
その後、層間絶縁膜、コンタクトホール、タングステンプラグ、Ａｌ配線等を形成することにより、トランジスタの基本構造を完成させる。
【０００９】
【発明が解決しようとする課題】
上記のように、ゲート絶縁膜として高誘電体膜を使用すると、シリコン酸化膜を使用する場合に比べて実効的にゲート絶縁膜の膜厚を薄くできるため、厚膜状で形成することができ、均一な膜厚とすることができる。
しかし、近年の微細プロセスでは、溝２８内に高誘電体膜を均一に形成することはきわめて困難である。特に、溝２８のエッジ部では膜厚が薄くなりやすい。その結果、高誘電体膜３０自体のリーク特性や信頼性のほかに、溝２８のエッジ部での薄膜化に起因するリーク電流の増大、さらには電界集中による膜破壊等により、トランジスタ特性が劣化するという問題が生じる。
本発明は上記課題に鑑みなされたものであり、高誘電体膜による信頼性の高いゲート絶縁膜を有する半導体装置を自己整合的なプロセスにより形成することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、（ａ）半導体基板上に第１絶縁膜としてのシリコン窒化膜及び酸化膜としてのシリコン酸化膜を形成し、
（ｂ）該シリコン酸化膜上に第１金属膜としてのアルミニウム膜からなるダミーゲート電極を形成し、
（ｃ）熱処理により前記シリコン酸化膜とアルミニウム膜とを反応させて前記シリコン酸化膜を前記ダミーゲート電極を構成するアルミニウムの酸化膜からなる高誘電体膜に変換し、
（ｄ）得られた半導体基板上に第２絶縁膜を形成し、該第２絶縁膜を前記ダミーゲート電極表面が露出するまで平坦化することにより、前記第２絶縁膜内にダミーゲート電極を形成し、
（ｅ）該ダミーゲート電極を除去することにより前記第２絶縁膜に溝を形成し、（ｆ）該溝内に少なくとも第２金属膜を埋め込むことによりメタルゲート電極を形成することからなる半導体装置の製造方法が提供される。
【００１１】
【発明の実施の形態】
本発明の半導体装置の製造方法によれば、まず、工程（ａ）において、半導体基板上に第１絶縁膜及び酸化膜を形成する。
半導体基板としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体が挙げられる。なかでもシリコン基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、層間絶縁膜、これらによる回路、半導体装置等が組み合わせられて形成されていてもよい。
【００１２】
半導体基板上に形成する第１絶縁膜は、半導体基板と後述するダミーゲート電極を構成する第１金属膜との反応を防止し得る材料からなる絶縁膜であることが好ましい。また、この第１絶縁膜は、最終的に、半導体基板とメタルゲート電極との間に位置し、後述する高誘電体膜とともにゲート絶縁膜の役割を果たすものであるため、誘電率が高いものが好ましい。第１絶縁膜の材料としては、シリコン窒化膜が挙げられる。第１絶縁膜の膜厚は、例えば、３〜５ｎｍ程度の膜厚で形成することが適当である。
【００１３】
酸化膜としては、後述するダミーゲート電極を構成する第１金属膜と反応して第１金属膜を酸化し得るものであればその材料は特に限定されるものではなく、例えば、シリコン酸化膜が好ましい。酸化膜の膜厚は、得ようとする高誘電体膜の膜厚によって適宜調整することができる。
【００１４】
次いで、工程（ｂ）において、酸化膜上に第1金属膜からなるダミーゲート電極を形成する。ダミーゲート電極の形成は、まず、酸化膜上全面に第１金属膜を形成する。第１金属膜の材料としては、第１金属膜を酸化することにより高誘電体を形成することができるものであることが好ましく、例えば、アルミニウム膜が好ましい。第１金属膜の膜厚は、後述するメタルゲート電極の膜厚により適宜調整することができ、例えば５０〜１００ｎｍ程度が挙げられる。第１金属膜は、例えば、スパッタ法、真空蒸着法、ＥＢ法等種々の方法で形成することができる。次に、第１金属膜上に公知の方法、例えば、フォトリソグラフィ及びエッチング工程により所定の形状のレジストパターンを形成し、このレジストパターンをマスクとして用いてエッチングすることにより、所定の形状のダミーゲート電極を形成することができる。なお、ダミーゲート電極の形状は、特に限定されるものではなく、後述するメタルゲート電極の形状の応じて適宜調整することができる。
【００１５】
工程（ｃ）において、熱処理により酸化膜と第1金属膜とを反応させて、酸化膜を、ダミーゲート電極を構成する金属の酸化膜からなる高誘電体膜に変換する。ここでの熱処理は、得られた半導体基板を、窒素雰囲気又は大気中で、５００〜５５０℃程度の温度範囲にて行うことができる。熱処理の方法としては、例えば、ランプアニール、高速熱処理（ＲＴＡ）、炉アニール等の種々の方法を利用することができるが、ランプアニールを利用することが好ましい。熱処理の時間は、高誘電体膜に変換する酸化膜の膜厚等により適宜調整することができ、例えば、０．５〜１分間程度が挙げられる。なお、ここでの熱処理は、酸化膜を深さ方向に完全に、つまり、酸化膜を第１絶縁膜に至るまで完全に高誘電体膜に変換するように行うことが好ましい。高誘電体膜は、先の工程で形成した第１金属膜の材料により決定されるが、例えば、Ａｌ2Ｏ 3 が挙げられる。また、高誘電体膜は、最終的に、３〜５ｎｍ程度の膜厚となることが適当である。
【００１６】
工程（ｄ）において、まず、得られた半導体基板上に第２絶縁膜を形成する。第２絶縁膜としては、例えば、層間絶縁膜として機能するような絶縁材料であることが好ましく、例えば、シリコン酸化膜、シリコン窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＰＳＧ膜等が挙げられる。第２絶縁膜の膜厚は、ダミーゲート電極の膜厚よりも厚いことが好ましく、例えば、１０００〜１１００ｎｍ程度が挙げられる。第２絶縁膜は、その材料により異なるが、例えば、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等の種々の方法により形成することができる。
【００１７】
次いで、第２絶縁膜をダミーゲート電極表面が露出するまで平坦化する。第２絶縁膜の平坦化は、公知の方法、例えば、スパッタ法、ウェットエッチング法、ドライエッチング法、ＣＭＰ法等種々の方法が利用できるが、ＣＭＰ法を利用することが好ましい。これにより、第２絶縁膜内に埋め込んだ状態のダミーゲート電極を形成することができる。
【００１８】
工程（ｅ）において、ダミーゲート電極を除去する。ダミーゲート電極の除去は、ダミーゲート電極を構成する第１金属膜を選択的に除去することができる方法、つまり、第２絶縁膜及び高誘電体膜等に対して第１金属膜の除去速度が大きい方法であれば特に限定されるものではなく、例えば、ドライエッチング法、ウェットエッチング法等の種々の方法が挙げられるが、第１金属膜を溶解する溶液を用いたウェットエッチング法が好ましい。これにより、第２絶縁膜に溝を形成することができる。
【００１９】
工程（ｆ）において、溝内に少なくとも第２金属膜を埋め込むことによりメタルゲート電極を形成する。メタルゲート電極を形成するためには、まず、第２金属膜を溝を含む半導体基板上の全面に形成する。ここで、第２金属膜としては、メタルゲート電極として機能し得るものであれば特に限定されるものではなく、抵抗が低く、後工程での熱処理に耐えることができるもの等が好ましい。具体的には、アルミニウム、銅、等の金属膜又はこれらの合金膜が挙げられる。なかでもアルミニウム膜が好ましい。第２金属膜は、例えば、スパッタ法、真空蒸着法等の種々の方法で形成することができる。第２金属膜は、溝の深さよりも厚い膜厚で形成することが好ましく、例えば、１００〜２００ｎｍ程度が挙げられる。次に、第２金属膜を、第２絶縁膜の表面が露出するまで平坦化する方法が挙げられる。平坦化の方法は、上記と同様のものが挙げられるが、ＣＭＰ法が好ましい。これらの方法により、メタルゲート電極を形成することができる。
【００２０】
この工程においては、メタルゲート電極として機能する第２金属膜のほかに、例えば、第２金属膜のバリアメタルとして機能する金属膜を第２金属膜の直下に形成してもよい。バリアメタルとしては、例えば、ＴｉＷ、ＴｉＮ、遷移金属の窒化物、ホウ化物、炭化物、シリサイド等が挙げられる。バリアメタルの膜厚は、特に限定されるものではなく、例えば、３０〜５０ｎｍ程度が挙げられる。
【００２１】
なお、本発明においては、工程（ｃ）の後、工程（ｄ）の前に、ダミーゲート電極をマスクとして用いて、イオン注入することにより、ダミーゲート電極の両側にソース／ドレイン領域を形成することが好ましい。ここでのイオン注入は、通常のトランジスタ形成工程で行う方法、条件を適宜変更して利用することができる。
また、工程（ｃ）の後、工程（ｄ）の前に、ダミーゲート電極の側壁にサイドウォールスペーサを形成することが好ましい。サイドウォールスペーサは、当該分野で公知の方法、つまり、絶縁膜を形成し、ＲＩＥ法等の異方性エッチング法によりエッチバックする方法等により、形成することができる。
さらに、ダミーゲート電極の側壁にサイドウォールスペーサを形成した場合には、ダミーゲート電極及びサイドウォールスペーサをマスクとして用いて、イオン注入することにより、サイドウォールスペーサの両側にソース／ドレイン領域を形成することが好ましい。ここでのイオン注入は、上記と同様に公知の方法を変更して利用することができる。
【００２２】
本発明においては、工程（ｃ）の後、工程（ｄ）の前に、上記の工程の１種のみ又は２種のみを行ってもよいが、３種の工程のすべてを追加することが好ましい。また、これらの工程の後、注入イオンを活性化するための熱処理を行うことが好ましい。活性化の熱処理条件は、特に限定されるものではなく、当該分野で公知の方法、条件を適宜変更して利用することができる。
以下に本発明の半導体装置及びその製造方法を図面に基づいて説明する。
【００２３】
まず、図１（ａ）に示したように、シリコン基板１上全面に、ＬＰＣＶＤ法によりシリコン窒化膜２を１ｎｍ程度、ＬＰＣＶＤ法によりシリコン酸化膜３を１〜２ｎｍ程度形成する。この上に、さらにアルミニウム膜をスパッタ法により１００ｎｍ程度形成し、アルミニウム膜上にレジスト５を塗布する。フォトリソグラフィ及びエッチング工程によりレジスト５を所望の形状にパターニングし、得られたレジスト５をマスクとして用いて、アルミニウム膜をＲＩＥ法によりエッチングし、ダミーゲート電極４を形成する。
【００２４】
アルミニウム膜はシリコン酸化膜との密着性が非常によく、さらに、反応性も非常によい。よって、レジスト５を除去した後、アルミニウム膜によるダミーゲート電極４が形成されたシリコン基板１を、例えば、窒素ガス雰囲気下、５５０℃程度の温度で、２分間ＲＴＡすることにより、図１（ｂ）に示したように、アルミニウム−シリコン酸化膜界面で、
【００２５】
４Ａｌ＋３ＳｉＯ２→２Ａｌ２Ｏ３＋３Ｓｉ
の反応が起き、アルミニウム膜の膜厚が減少するとともに、安定したＡｌ２Ｏ３膜６がシリコン窒化膜２上に形成される。つまり、上記の反応により、ダミーゲート電極４直下に、高誘電体膜であるＡｌ２Ｏ３膜６を均一な膜厚で、かつ安定に形成することができる。しかも、Ａｌ２Ｏ３膜６の直下には、シリコン窒化膜２が存在するために、アルミニウム膜とシリコン基板１との反応を防止する反応ストッパーとしての役割も果たす。
その後、ダミーゲート電極４をマスクとして用いたてリンをイオン注入（７０ｋｅＶ、４×１０１３ｃｍ−２）することにより、ＬＤＤ領域７を形成する。
【００２６】
続いて、図１（ｃ）に示したように、得られたシリコン基板１上全面に、シリコン酸化膜８ａをＣＶＤ法により１００ｎｍ程度堆積する。
次いで、図１（ｄ）に示したように、シリコン酸化膜８ａをＲＩＥ法にて異方性エッチングすることにより、ダミーゲート電極４の側壁にサイドウォールスペーサ８を形成する。ダミーゲート電極４とサイドウォールスペーサ８とをマスクとして用いて、砒素をイオン注入（３０ｋｅＶ、５×１０１５ｃｍ−２）し、ＬＤＤ構造を有するソース／ドレイン領域９を形成する。
【００２７】
その後、図２（ｅ）に示したように、得られたシリコン基板上全面に膜厚２０００ｎｍ程度のシリコン酸化膜からなる層間絶縁膜１０を形成し、ダミーゲート電極４をストッパーとして用いて、ダミーゲート電極４の表面が露出するまでＣＭＰで平坦化を行う。
次に、図２（ｆ）に示したように、硫酸等のＡｌ２Ｏ３に対して選択性の高いエッチャントを用いて、選択的にアルミニウム膜からなるダミーゲート電極４を、Ａｌ２Ｏ３膜６が露出するまで除去し、溝１１を形成する。
【００２８】
続いて、図２（ｇ）に示したように、メタルゲート電極を形成するために、まずバリアメタルであるＴｉＮ膜１２を得られたシリコン基板上全面に膜厚３０ｎｍ程度堆積し、その上に、さらにメタルゲート電極材料としてアルミニウム膜１３ａを膜厚１００ｎｍ程度堆積する。
次いで、図２（ｈ）に示したように、ＣＭＰにより層間絶縁膜１０の表面が露出するまでアルミニウム膜１３ａ及びＴｉＮ膜１２を平坦化し、溝１１内にアルミニウム膜１３ａを埋め込むことにより、メタルゲート電極１３を形成する。
その後、得られたシリコン基板１上全面に層間絶縁膜としてシリコン酸化膜を堆積し、コンタクトホールを形成し、タングステンプラグを埋め込み、Ａｌ配線を形成することによってトランジスタとしての基本構造を完成させる。
【００２９】
【発明の効果】
本発明の半導体装置の製造方法によれば、ダミーゲート電極が、ソース／ドレイン領域を自己整合的に形成する役割を果たすのみならず、酸化膜と反応させて高誘電体膜を形成するという役割を果たすことで、高誘電体膜からなるゲート絶縁膜を均一に形成することができる。よって、従来問題となっていたエッジ部での高誘電体膜の薄膜化を防止することができる、エッジ部でのリーク電流の防止、さらには電界集中による膜破壊を防止することができ、高性能の半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施例を説明するための概略断面製造工程図である。
【図２】本発明の半導体装置の製造方法の一実施例を説明するための概略断面製造工程図である。
【図３】従来の半導体装置の製造方法を説明するための概略断面製造工程図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ シリコン窒化膜（第１絶縁膜）
３ シリコン酸化膜（酸化膜）
４ ダミーゲート電極
５ レジスト
６ Ａｌ２Ｏ３膜（高誘電体膜）
７ ＬＤＤ領域
８ａ シリコン酸化膜
８ サイドウォールスペーサ
９ ソース／ドレイン領域
１０ 層間絶縁膜（第２絶縁膜）
１１ 溝
１２ ＴｉＮ膜
１３ａ アルミニウム膜（第２金属膜）
１３ メタルゲート電極
Claims (3)
- （ａ）半導体基板上に第１絶縁膜としてのシリコン窒化膜及び酸化膜としてのシリコン酸化膜を形成し、
（ｂ）該シリコン酸化膜上に第１金属膜としてのアルミニウム膜からなるダミーゲート電極を形成し、
（ｃ）熱処理により前記シリコン酸化膜とアルミニウム膜とを反応させて前記シリコン酸化膜を前記ダミーゲート電極を構成するアルミニウムの酸化膜からなる高誘電体膜に変換し、
（ｄ）得られた半導体基板上に第２絶縁膜を形成し、該第２絶縁膜を前記ダミーゲート電極表面が露出するまで平坦化することにより、前記第２絶縁膜内にダミーゲート電極を形成し、
（ｅ）該ダミーゲート電極を除去することにより前記第２絶縁膜に溝を形成し、（ｆ）該溝内に少なくとも第２金属膜を埋め込むことによりメタルゲート電極を形成することからなる半導体装置の製造方法。 - 工程（ｃ）においてランプアニールにより半導体基板を５００〜５５０℃で熱処理してＡｌ2Ｏ3膜からなる高誘電体膜を形成する請求項１記載の方法。
- 工程（ｃ）の後、工程（ｄ）の前に、ダミーゲート電極にサイドウォールスペーサを形成する請求項１又は２に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278177A JP3597122B2 (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278177A JP3597122B2 (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094052A JP2002094052A (ja) | 2002-03-29 |
| JP3597122B2 true JP3597122B2 (ja) | 2004-12-02 |
Family
ID=18763379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278177A Expired - Fee Related JP3597122B2 (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597122B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836111B2 (ja) * | 2004-12-15 | 2011-12-14 | 日本電信電話株式会社 | 半導体装置 |
| KR100823712B1 (ko) * | 2006-07-21 | 2008-04-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP5197986B2 (ja) * | 2007-04-06 | 2013-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造装置 |
| CN102456558B (zh) * | 2010-10-25 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种高介电常数介质-金属栅极的制造方法 |
| US20160079034A1 (en) * | 2014-09-12 | 2016-03-17 | Applied Materials Inc. | Flowable film properties tuning using implantation |
| JP6080989B2 (ja) * | 2016-01-06 | 2017-02-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
-
2000
- 2000-09-13 JP JP2000278177A patent/JP3597122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002094052A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723893A (en) | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors | |
| EP1157417B1 (en) | A method of manufacturing a semiconductor device | |
| US5604159A (en) | Method of making a contact structure | |
| JP3669919B2 (ja) | 半導体装置の製造方法 | |
| US5933741A (en) | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors | |
| US6291354B1 (en) | Method of fabricating a semiconductive device | |
| US6169017B1 (en) | Method to increase contact area | |
| JP3597122B2 (ja) | 半導体装置の製造方法 | |
| US6110790A (en) | Method for making a MOSFET with self-aligned source and drain contacts including forming an oxide liner on the gate, forming nitride spacers on the liner, etching the liner, and forming contacts in the gaps | |
| JP4745187B2 (ja) | 半導体装置の製造方法 | |
| JP2000049348A (ja) | エレベ―テッドソ―ス・ドレイン構造を有する半導体装置及びその製造方法 | |
| JP3394914B2 (ja) | 半導体装置およびその製造方法 | |
| US6066532A (en) | Method of fabricating embedded gate electrodes | |
| US6100142A (en) | Method of fabricating sub-quarter-micron salicide polysilicon | |
| JPH10303141A (ja) | 半導体装置及びその製造方法 | |
| JP4417808B2 (ja) | 半導体装置の製造方法 | |
| JP2002237602A (ja) | 半導体装置及びその製造方法 | |
| JPH08274187A (ja) | 半導体装置の製造方法 | |
| JP4022989B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11312804A (ja) | 半導体装置およびその製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP3778065B2 (ja) | 半導体装置の製造方法 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| KR20000000869A (ko) | 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |