JP4221429B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4221429B2 JP4221429B2 JP2006237983A JP2006237983A JP4221429B2 JP 4221429 B2 JP4221429 B2 JP 4221429B2 JP 2006237983 A JP2006237983 A JP 2006237983A JP 2006237983 A JP2006237983 A JP 2006237983A JP 4221429 B2 JP4221429 B2 JP 4221429B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 113
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 58
- 239000011229 interlayer Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 45
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010941 cobalt Substances 0.000 claims description 24
- 229910017052 cobalt Inorganic materials 0.000 claims description 24
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910021334 nickel silicide Inorganic materials 0.000 description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000003929 acidic solution Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(1)隣り合うトランジスタで一方の拡散層を共有する半導体装置の製造方法であって、
シリコン基板上にゲート絶縁膜、ポリシリコン膜および第1の絶縁膜を形成する工程と、
第1の絶縁膜上に、後に形成するゲート電極のパターンに対応する開口パターンを有するマスクを形成する工程と、
前記マスクを用い、前記ポリシリコン膜が露出するまで第1の絶縁膜を除去して、第1の絶縁膜をパターニングし、開口部を形成する工程と、
前記ポリシリコン膜上に、コバルト膜またはニッケル膜からなる金属膜を形成する工程と、
前記ポリシリコン膜を第1絶縁膜で覆われていない部分に接する前記金属膜と反応させて、シリサイド層を形成する工程と、
未反応の金属膜を除去する工程と、
後に行う第1の絶縁膜除去のためのエッチングにおいて第1の絶縁膜よりもエッチング速度が遅く後に形成される層間絶縁膜よりもエッチング速度が遅い第2の絶縁膜を、前記シリサイド層が形成されたポリシリコン膜上に形成する工程と、
第1の絶縁膜が露出し、且つ第1の絶縁膜で覆われていない領域に前記開口部を埋め込んで第2の絶縁膜が残るように、第2の絶縁膜を除去する工程と、
第1の絶縁膜をエッチングにより除去する工程と、
残された第2の絶縁膜をマスクとして用い、前記ポリシリコン膜をエッチングして、上層側にシリサイド層および下層側にポリシリコン層を有するゲート電極を形成する工程と、
前記層間絶縁膜よりもエッチング速度が遅い第3の絶縁膜を、少なくとも前記ゲート電極の側面を覆うように形成する工程と、
前記層間絶縁膜を形成する工程と、
前記層間絶縁膜に、エッチングにより、前記隣り合うトランジスタの間において前記隣り合うトランジスタの前記第3の絶縁膜及び前記ゲート電極に自己整合的に前記共通の拡散層を露出させるようにコンタクトホールを形成する工程と、を有し、
第1の絶縁膜をエッチングにより除去する工程の後に、第2の絶縁膜の側面に前記層間絶縁膜よりもエッチング速度が遅い側壁絶縁膜を形成する工程を有し、前記ゲート電極の形成工程において、この側壁絶縁膜および第2の絶縁膜をマスクとして用い、前記シリサイド層を露出させないように前記ポリシリコン膜をドライエッチングする、半導体装置の製造方法。
(5)前記他方の拡散層に一端が接続される前記プラグの他端に接続される容量素子を形成する工程をさらに備える、上記4項に記載の半導体装置の製造方法。
図1から図3の模式的工程断面図を用いて本発明の第1の実施例を説明する。
本発明の第2の実施例を、図面を用いて説明する。
42 ゲート酸化膜
43 ゲート電極
44 オフセット酸化膜
45 サイドウォール
46 ソース/ドレイン領域
47 SiOx層間絶縁膜
48 レジストパターン
49 コンタクトホール
50 SiNエッチング停止膜
51 SiOx層間絶縁膜
52 レジストパターン
53 コンタクトホール
100 シリコン基板
101 素子分離領域
102 ゲート絶縁膜
103 ポリシリコン膜
104 シリコン酸化膜
105 エッチングマスク(フォトレジストパターン)
106 コバルト膜
107 シリサイド層(コバルトシリサイド層)
108 第1のシリコン窒化膜(キャップ層)
109 第2のシリコン窒化膜
110 第1の層間絶縁膜
111 コンタクトホール
120 第2の層間絶縁膜
121 第3の層間絶縁膜
121−1 層間絶縁膜
121−2 ハードマスク層
122 第4の層間絶縁膜
123 下部電極膜
124 誘電体膜(絶縁膜)
125 上部電極膜
126 絶縁膜
127 層間絶縁膜
128 配線
130 側壁絶縁膜
A 共通拡散層
B 拡散層
C 第1のプラグ
D 第2のプラグ
E 第3のプラグ
201 P型シリコン基板
202 ゲート酸化膜
233,233a 多結晶シリコン膜
234 シリコン酸化膜
234a スペーサ
235 N型ソース・ドレイン拡散層
235A,235B N型拡散層
236 チタン膜
237a,237ba,237bb チタンシリサイド膜
238 ゲート電極
239 ソース・ドレイン領域
Claims (5)
- 隣り合うトランジスタで一方の拡散層を共有する半導体装置の製造方法であって、
シリコン基板上にゲート絶縁膜、ポリシリコン膜および第1の絶縁膜を形成する工程と、
第1の絶縁膜上に、後に形成するゲート電極のパターンに対応する開口パターンを有するマスクを形成する工程と、
前記マスクを用い、前記ポリシリコン膜が露出するまで第1の絶縁膜を除去して、第1の絶縁膜をパターニングし、開口部を形成する工程と、
前記ポリシリコン膜上に、コバルト膜またはニッケル膜からなる金属膜を形成する工程と、
前記ポリシリコン膜を第1絶縁膜で覆われていない部分に接する前記金属膜と反応させて、シリサイド層を形成する工程と、
未反応の金属膜を除去する工程と、
後に行う第1の絶縁膜除去のためのエッチングにおいて第1の絶縁膜よりもエッチング速度が遅く後に形成される層間絶縁膜よりもエッチング速度が遅い第2の絶縁膜を、前記シリサイド層が形成されたポリシリコン膜上に形成する工程と、
第1の絶縁膜が露出し、且つ第1の絶縁膜で覆われていない領域に前記開口部を埋め込んで第2の絶縁膜が残るように、第2の絶縁膜を除去する工程と、
第1の絶縁膜をエッチングにより除去する工程と、
残された第2の絶縁膜をマスクとして用い、前記ポリシリコン膜をエッチングして、上層側にシリサイド層および下層側にポリシリコン層を有するゲート電極を形成する工程と、
前記層間絶縁膜よりもエッチング速度が遅い第3の絶縁膜を、少なくとも前記ゲート電極の側面を覆うように形成する工程と、
前記層間絶縁膜を形成する工程と、
前記層間絶縁膜に、エッチングにより、前記隣り合うトランジスタの間において前記隣り合うトランジスタの前記第3の絶縁膜及び前記ゲート電極に自己整合的に前記共通の拡散層を露出させるようにコンタクトホールを形成する工程と、を有し、
第1の絶縁膜をエッチングにより除去する工程の後に、第2の絶縁膜の側面に前記層間絶縁膜よりもエッチング速度が遅い側壁絶縁膜を形成する工程を有し、前記ゲート電極の形成工程において、この側壁絶縁膜および第2の絶縁膜をマスクとして用い、前記シリサイド層を露出させないように前記ポリシリコン膜をドライエッチングする、半導体装置の製造方法。 - 第1の絶縁膜がシリコン酸化膜であり、第2の絶縁膜および第3の絶縁膜がシリコン窒化膜である、請求項1に記載の半導体装置の製造方法。
- 前記コンタクトホールは、隣り合うゲート電極間のシリコン基板上に達するように設けられ、このコンタクトホールの開口径が当該ゲート電極間の最小間隔より大きい、請求項1又は2に記載の半導体装置の製造方法。
- 前記隣り合うトランジスタの間の前記コンタクトホール及び前記共有される一方の拡散層と対を成す他方の拡散層を露出させるように形成されたコンタクトホールを導電性材料によって埋め込むプラグを形成する工程をさらに備え、前記隣り合うトランジスタの各々において、前記共有される一方の拡散層及び前記他方の拡散層は、シリサイドを介すること無く前記プラグの一端に接続されている、請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記他方の拡散層に一端が接続される前記プラグの他端に接続される容量素子を形成する工程をさらに備える、請求項4に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237983A JP4221429B2 (ja) | 2005-11-04 | 2006-09-01 | 半導体装置の製造方法 |
US11/556,488 US7494864B2 (en) | 2005-11-04 | 2006-11-03 | Method for production of semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005321202 | 2005-11-04 | ||
JP2006237983A JP4221429B2 (ja) | 2005-11-04 | 2006-09-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150253A JP2007150253A (ja) | 2007-06-14 |
JP4221429B2 true JP4221429B2 (ja) | 2009-02-12 |
Family
ID=38004287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237983A Active JP4221429B2 (ja) | 2005-11-04 | 2006-09-01 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7494864B2 (ja) |
JP (1) | JP4221429B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038838B1 (ko) | 2007-11-23 | 2011-06-03 | 주식회사 동부하이텍 | 플래쉬 메모리 소자 및 그 제조 방법 |
US9595444B2 (en) * | 2015-05-14 | 2017-03-14 | Sandisk Technologies Llc | Floating gate separation in NAND flash memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2658847B2 (ja) | 1993-12-22 | 1997-09-30 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH07221298A (ja) | 1994-01-31 | 1995-08-18 | Sharp Corp | 電界効果型トランジスタ及びその製造方法 |
JPH09293689A (ja) | 1996-04-26 | 1997-11-11 | Sony Corp | 接続孔の形成方法 |
JPH11111691A (ja) | 1997-10-02 | 1999-04-23 | Sony Corp | 半導体装置の製造方法 |
JP2000077535A (ja) | 1998-09-02 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2000315661A (ja) | 1999-04-28 | 2000-11-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US6187624B1 (en) * | 1999-06-04 | 2001-02-13 | Taiwan Semiconductor Manufacturing Company | Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device |
JP2001102550A (ja) | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
JP2002043544A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2004039943A (ja) | 2002-07-05 | 2004-02-05 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004274025A (ja) * | 2003-02-21 | 2004-09-30 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2005285929A (ja) | 2004-03-29 | 2005-10-13 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2005303170A (ja) | 2004-04-15 | 2005-10-27 | Toshiba Corp | 半導体装置の製造方法 |
-
2006
- 2006-09-01 JP JP2006237983A patent/JP4221429B2/ja active Active
- 2006-11-03 US US11/556,488 patent/US7494864B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070105296A1 (en) | 2007-05-10 |
US7494864B2 (en) | 2009-02-24 |
JP2007150253A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6908801B2 (en) | Method of manufacturing semiconductor device | |
US6326270B1 (en) | Methods of forming integrated circuit memory devices using masking layers to inhibit overetching of impurity regions and conductive lines | |
US7501672B2 (en) | Method and structure for a self-aligned silicided word line and polysilicon plug during the formation of a semiconductor device | |
US20050121703A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2002110930A (ja) | 半導体メモリ装置及びその製造方法 | |
JP2001196564A (ja) | 半導体装置及びその製造方法 | |
JPH11150268A (ja) | 半導体装置及びその製造方法 | |
KR20070080819A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP2009027002A (ja) | 半導体装置の製造方法 | |
US6878597B2 (en) | Methods of forming source/drain regions using multilayer side wall spacers and structures so formed | |
US20060228885A1 (en) | Method of manufacturing semiconductor device | |
KR100850068B1 (ko) | 반도체 소자 및 이의 실리사이드막 제조 방법 | |
JP2006156807A (ja) | 半導体装置およびその製造方法 | |
JP2001237427A (ja) | 拡張されたソース/ドレインコンタクト領域を有する隆起シリサイドソース/ドレイン型mosトランジスタおよび方法 | |
JP4221429B2 (ja) | 半導体装置の製造方法 | |
US6383921B1 (en) | Self aligned silicide contact method of fabrication | |
JPH11111974A (ja) | 半導体装置およびその製造方法 | |
JPH10303141A (ja) | 半導体装置及びその製造方法 | |
JP2008108897A (ja) | 半導体装置及びその製造方法 | |
JP2005277172A (ja) | 半導体装置及びその製造方法 | |
TW573333B (en) | Semiconductor device and manufacturing method thereof | |
US20040175907A1 (en) | Method of fabricating a salicided device using a dummy dielectric layer between the source/drain and the gate electrode | |
JPH08274187A (ja) | 半導体装置の製造方法 | |
US20090142895A1 (en) | Method of forming a via | |
JP4159737B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081029 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4221429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |