JPS63240025A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS63240025A JPS63240025A JP7531887A JP7531887A JPS63240025A JP S63240025 A JPS63240025 A JP S63240025A JP 7531887 A JP7531887 A JP 7531887A JP 7531887 A JP7531887 A JP 7531887A JP S63240025 A JPS63240025 A JP S63240025A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- semiconductor substrate
- pressure
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001312 dry etching Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004969 ion scattering spectroscopy Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はドライエツチング方法に関し、特に三層レジス
ト法における下層有機膜のエツチング方法に関する。
ト法における下層有機膜のエツチング方法に関する。
従来、この種のエツチング方法では、サイドエツチング
を抑制するために１ｐ前後の圧力下でドライエツチング
を行っていたが、サイドエツチングを抑えられなかった
。特に、寸法と深さのアスペクト比が２以上の場合には
イオン散乱とラジカルによる大きなサイドエツチングが
入る。
を抑制するために１ｐ前後の圧力下でドライエツチング
を行っていたが、サイドエツチングを抑えられなかった
。特に、寸法と深さのアスペクト比が２以上の場合には
イオン散乱とラジカルによる大きなサイドエツチングが
入る。
第４図（ａ）〜（ｄ）は従来のドライエツチング法を説
明するために工程順に示した縦断面、図である。第４図
（ａ）は凹部を有するシリコン（Ｓｉ）基板１上に有機
膜、例えばフェノール樹脂系フォトレジストあるいはポ
リイミド系樹脂膜２を形成したものである０次に、第４
図（ｂ）に示すように、フェノール樹脂系フォトレジス
トあるいはポリイミド系樹脂膜２上に薄いＴ ｉ ［ｌ
！ ３を形成する０次に、第４図（ｃ）に示すように上
層レジスト４を塗布し、露光・現像してフォトレジスト
をパターニングする。次いで、薄い金属膜をエツチング
してパターン化する０次に、ｏ２ガスをい、圧力ＩＰａ
、基板表面温度４０℃で前記金属膜をマスクとして有機
膜のドライエツチングを行う。しかるときは有機Ｊｌ＊
２はエツチングされるが、第４図（ｄ）に示すようにサ
イドエツチングされる。
明するために工程順に示した縦断面、図である。第４図
（ａ）は凹部を有するシリコン（Ｓｉ）基板１上に有機
膜、例えばフェノール樹脂系フォトレジストあるいはポ
リイミド系樹脂膜２を形成したものである０次に、第４
図（ｂ）に示すように、フェノール樹脂系フォトレジス
トあるいはポリイミド系樹脂膜２上に薄いＴ ｉ ［ｌ
！ ３を形成する０次に、第４図（ｃ）に示すように上
層レジスト４を塗布し、露光・現像してフォトレジスト
をパターニングする。次いで、薄い金属膜をエツチング
してパターン化する０次に、ｏ２ガスをい、圧力ＩＰａ
、基板表面温度４０℃で前記金属膜をマスクとして有機
膜のドライエツチングを行う。しかるときは有機Ｊｌ＊
２はエツチングされるが、第４図（ｄ）に示すようにサ
イドエツチングされる。
上述した従来のエツチング方法では、イオン散乱やラジ
カルによるサイドエツチングを抑えられず、両側で０．
１μｍ位の変換差が生じ乞という欠点がある。
カルによるサイドエツチングを抑えられず、両側で０．
１μｍ位の変換差が生じ乞という欠点がある。
本発明の目的は、イオン散乱やラジカルによるサイドエ
ツチングを抑え、マクスからの変換差を小さくすること
が出来る有機膜のドライエツチング方法を提供すること
にある。
ツチングを抑え、マクスからの変換差を小さくすること
が出来る有機膜のドライエツチング方法を提供すること
にある。
本発明のドライエツチング方法は、半導体基板上に塗布
し熱処理して硬化させた有機膜を選択的にエツチングす
るドライエツチング方法において、前記有機膜上に薄い
絶縁膜あるいは金属膜を形成する工程と、フォトエツチ
ング技術により前記絶縁膜あるいは金属膜をパターニン
グする工程と、前記パターニングされた絶縁膜あるいは
金属膜をマスクとして０２ガスを用い、圧力を０．５Ｐ
ａ以下、半導体基板の表面の温度を２５℃以下に保ちな
がらエツチングする工程とを含んで構成される。
し熱処理して硬化させた有機膜を選択的にエツチングす
るドライエツチング方法において、前記有機膜上に薄い
絶縁膜あるいは金属膜を形成する工程と、フォトエツチ
ング技術により前記絶縁膜あるいは金属膜をパターニン
グする工程と、前記パターニングされた絶縁膜あるいは
金属膜をマスクとして０２ガスを用い、圧力を０．５Ｐ
ａ以下、半導体基板の表面の温度を２５℃以下に保ちな
がらエツチングする工程とを含んで構成される。
次に、本発明の作用について説明する。第２図は本発明
の詳細な説明するための関係図で、圧力とエツチング速
度、サイドエツチングの関係を示すものである。
の詳細な説明するための関係図で、圧力とエツチング速
度、サイドエツチングの関係を示すものである。
第２図に示す曲線は、ｏ２ガス１５ＳＣＣＭで圧力を変
えたときのサイドエツチング（Ａ／Ｂ比）をＡ、曲線に
、また圧力を変えたときのエツチング速度をＢ１曲線と
して示しである。Ａ１曲線から明らかなように圧力が小
さくなるとＡ／Ｂ比は小さくなり０．５Ｐａ以下になる
とサイドエツチングが極めて小さくなる。
えたときのサイドエツチング（Ａ／Ｂ比）をＡ、曲線に
、また圧力を変えたときのエツチング速度をＢ１曲線と
して示しである。Ａ１曲線から明らかなように圧力が小
さくなるとＡ／Ｂ比は小さくなり０．５Ｐａ以下になる
とサイドエツチングが極めて小さくなる。
また、Ｂ、曲線から圧力の低下と共にエツチング速度も
低下するが０．５Ｐａではさほど低下していない。
低下するが０．５Ｐａではさほど低下していない。
また、第３図は基板冷却温度とサイドエツチングの関係
を示す図である。第３図から明らかなように、サイドエ
ツチングは基板温度が低くなるに従い小さくなることを
示しており２５℃以下では非常にすくなくなる。
を示す図である。第３図から明らかなように、サイドエ
ツチングは基板温度が低くなるに従い小さくなることを
示しており２５℃以下では非常にすくなくなる。
次に、本発明についで図面を参照して説明する。第１図
（ａ）〜（ｄ）は、本発明の一実施例を説明するなめに
工程順に示しした縦断面図である。
（ａ）〜（ｄ）は、本発明の一実施例を説明するなめに
工程順に示しした縦断面図である。
第１図（ａ）ではＳｉ基板上にフェノール樹脂系フォト
レジスト２を１μｍ厚に塗布し、その後２５０℃でＮ２
雰囲気中でｌｈｒベークした。次に、第１図（ｂ）に示
すようにそのレジスト２上にＴｉ３を５００人スパッタ
蒸着し、次いで、第１図（ｃ）に示すように、ＥＢＢ光
機を用い上層レジスト４をパターニングしたのち、Ｔｉ
をＣＦ４を用いてドライエツチングする０次に、第１図
（ｄ）に示すようにそのＴｉ１ｌをマスクに、下層レジ
スト２を０２ガス１５ｓｃｃｍ、０．５Ｐａ、基板表面
を２０℃に設定しエツチングを行った。マスクからの変
換差は、０．０３μｍ以下になった。
レジスト２を１μｍ厚に塗布し、その後２５０℃でＮ２
雰囲気中でｌｈｒベークした。次に、第１図（ｂ）に示
すようにそのレジスト２上にＴｉ３を５００人スパッタ
蒸着し、次いで、第１図（ｃ）に示すように、ＥＢＢ光
機を用い上層レジスト４をパターニングしたのち、Ｔｉ
をＣＦ４を用いてドライエツチングする０次に、第１図
（ｄ）に示すようにそのＴｉ１ｌをマスクに、下層レジ
スト２を０２ガス１５ｓｃｃｍ、０．５Ｐａ、基板表面
を２０℃に設定しエツチングを行った。マスクからの変
換差は、０．０３μｍ以下になった。
次に、本発明の他の実施例を説明する。第１図（ａ）で
、Ｓｉ基板上に有機膜としてポリイミド樹脂膜を１μｍ
厚塗布し、その後４００℃でＮ２雰囲気中でｌｈｒベー
クした。その後の工程は第１の実施例の工程と同じ工程
を行い、マスク材からの変換差を０．０３μｍ以下に抑
制できた。
、Ｓｉ基板上に有機膜としてポリイミド樹脂膜を１μｍ
厚塗布し、その後４００℃でＮ２雰囲気中でｌｈｒベー
クした。その後の工程は第１の実施例の工程と同じ工程
を行い、マスク材からの変換差を０．０３μｍ以下に抑
制できた。
以上説明したように本発明は、エツチング中の圧力を０
．５Ｐａ以下とし基板表面の温度を２５℃以下に保つこ
とで、イオン散乱およびラジカルによるサイドエツチン
グを十分に抑制できる効果がある。
．５Ｐａ以下とし基板表面の温度を２５℃以下に保つこ
とで、イオン散乱およびラジカルによるサイドエツチン
グを十分に抑制できる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した素子の縦断面図、第２図は本発明の
詳細な説明するための圧力とエツチング速度、サイドエ
ツチングの関係を示す図、第３図は第２図と同様基板冷
却温度とサイドエツチングの関係を示す図、第４図（ａ
）〜（ｄ）は従来のドライエツチング法を説明するため
に工程順に示した素子の縦断面図である。 １・・・Ｓｉ基板、２・・・有機膜（フェノール樹脂系
フォトレジストあるいはポリイミド系樹脂膜）、３・・
・ＴｉＪＩｉ、４・・・上層レジスト（ＥＢレジスト）
、５・・・従来方法による開口部、６・・・本実施例に
よる開口部。
めに工程順に示した素子の縦断面図、第２図は本発明の
詳細な説明するための圧力とエツチング速度、サイドエ
ツチングの関係を示す図、第３図は第２図と同様基板冷
却温度とサイドエツチングの関係を示す図、第４図（ａ
）〜（ｄ）は従来のドライエツチング法を説明するため
に工程順に示した素子の縦断面図である。 １・・・Ｓｉ基板、２・・・有機膜（フェノール樹脂系
フォトレジストあるいはポリイミド系樹脂膜）、３・・
・ＴｉＪＩｉ、４・・・上層レジスト（ＥＢレジスト）
、５・・・従来方法による開口部、６・・・本実施例に
よる開口部。
Claims (1)
- 半導体基板上に塗布し熱処理して硬化させた有機膜を選
択的にエッチングするドライエッチング方法において、
前記有機膜上に薄い絶縁膜あるいは金属膜を形成する工
程と、フォトエッチング技術により前記絶縁膜あるいは
金属膜をパターニングする工程と、前記パターニングさ
れた絶縁膜あるいは金属膜をマスクとしてＯ＿２ガスを
用い、圧力を０．５Ｐａ以下、半導体基板の表面の温度
を２５℃以下に保ちながらエッチングする工程とを含む
ことを特徴とするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075318A JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075318A JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240025A true JPS63240025A (ja) | 1988-10-05 |
| JPH0622221B2 JPH0622221B2 (ja) | 1994-03-23 |
Family
ID=13572789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075318A Expired - Lifetime JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622221B2 (ja) |
-
1987
- 1987-03-27 JP JP62075318A patent/JPH0622221B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| JOURNAL OF VACUUM SCIENCE & TECHNOLOGY=1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622221B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| US3767492A (en) | Semiconductor masking | |
| JPH027175B2 (ja) | ||
| JPS63240025A (ja) | ドライエツチング方法 | |
| KR100303779B1 (ko) | 실리레이션된 이중 감광막을 이용한 패턴 형성 방법 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61161721A (ja) | 表面平坦化法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6245032A (ja) | 半導体装置の製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPS6327024A (ja) | 半導体装置の製造方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH01209726A (ja) | 半導体装置の電極形成方法 | |
| JPH05251443A (ja) | 半導体装置の製造方法 | |
| JPH05190532A (ja) | ポリイミドパッシベーション膜の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPH02306627A (ja) | エッチング方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPS63155619A (ja) | 多層レジスト形成方法 | |
| JPS6248025A (ja) | 絶縁膜へのコンタクト孔形成方法 | |
| JPH0546096B2 (ja) | ||
| JPS59195846A (ja) | 層間絶縁膜の形成方法 |