JPH0622221B2 - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPH0622221B2 JPH0622221B2 JP62075318A JP7531887A JPH0622221B2 JP H0622221 B2 JPH0622221 B2 JP H0622221B2 JP 62075318 A JP62075318 A JP 62075318A JP 7531887 A JP7531887 A JP 7531887A JP H0622221 B2 JPH0622221 B2 JP H0622221B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- dry etching
- etching method
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエッチング方法に関し、特に三層レジス
ト法における下層有機膜のエッチング方法に関する。
ト法における下層有機膜のエッチング方法に関する。
〔従来の技術〕 従来、この種のエッチング方法では、サイドエッチング
を抑制するために１ｐ前後の圧力下でドライエッチング
を行っていたが、サイドエッチングを抑えられたかっ
た。特に、寸法と深さのアスペクト比が２以上の場合に
はイオン散乱とラジカルによる大きなサイドエッチング
が入る。
を抑制するために１ｐ前後の圧力下でドライエッチング
を行っていたが、サイドエッチングを抑えられたかっ
た。特に、寸法と深さのアスペクト比が２以上の場合に
はイオン散乱とラジカルによる大きなサイドエッチング
が入る。
第４図（ａ）〜（ｄ）は従来のドライエッチング法を説
明するために工程順に示した縦断面図である。第４図
（ａ）は凹部を有するシリコン（Ｓｉ）基板１上に有機
膜、例えばフェノール樹脂系フォトレジストあるいはポ
リイミド系樹脂膜２を形成したものである。次に、第４
図（ｂ）に示すように、フェノール樹脂系フォトレジス
トあるいはポリイミド系樹脂膜２上に薄いＴｉ膜３を形
成する。次に、第４図（ｃ）に示すように上層レジスト
４を塗布し、露光・現像してフォトレジストをパターニ
ングする。次いで、薄い金属膜をエッチングしてパター
ン化する。次に、Ｏ２ガスをい、圧力１Ｐａ，基板表面
温度４０℃で前記金属膜をマスクとして有機膜のドライ
エッチングを行う。しかるときは有機膜２はエッチング
されるが、第４図（ｄ）に示すようにサイドエッチング
される。
明するために工程順に示した縦断面図である。第４図
（ａ）は凹部を有するシリコン（Ｓｉ）基板１上に有機
膜、例えばフェノール樹脂系フォトレジストあるいはポ
リイミド系樹脂膜２を形成したものである。次に、第４
図（ｂ）に示すように、フェノール樹脂系フォトレジス
トあるいはポリイミド系樹脂膜２上に薄いＴｉ膜３を形
成する。次に、第４図（ｃ）に示すように上層レジスト
４を塗布し、露光・現像してフォトレジストをパターニ
ングする。次いで、薄い金属膜をエッチングしてパター
ン化する。次に、Ｏ２ガスをい、圧力１Ｐａ，基板表面
温度４０℃で前記金属膜をマスクとして有機膜のドライ
エッチングを行う。しかるときは有機膜２はエッチング
されるが、第４図（ｄ）に示すようにサイドエッチング
される。
上述した従来のエッチング方法では、イオン散乱やラジ
カルによるサイドエッチングを抑えられず、両側で０．
１μｍ位の変換差が生じるという欠点がある。
カルによるサイドエッチングを抑えられず、両側で０．
１μｍ位の変換差が生じるという欠点がある。
本発明の目的は、イオン散乱やラジカルによるサイドエ
ッチングを抑え、マクスからの変換差を小さくすること
が出来る有機膜のドライエッチング方法を提供すること
にある。
ッチングを抑え、マクスからの変換差を小さくすること
が出来る有機膜のドライエッチング方法を提供すること
にある。
本発明のドライエッチング方法は、半導体基板上に塗布
し熱処理して硬化させた有機膜を選択的にエッチングす
るドライエッチング方法において、前記有機膜上に薄い
絶縁膜あるいは金属膜を形成する工程と、フォトエッチ
ング技術により前記絶縁膜あるいは金属膜をパターニン
グする工程と、前記パターニングされた絶縁膜あるいは
金属膜をマスクとしてＯ２ガスを用い、圧力を０．５Ｐ
ａ以下、半導体基板の表面の温度を２５℃以下に保ちな
がらエッチングする工程とを含んで構成される。
し熱処理して硬化させた有機膜を選択的にエッチングす
るドライエッチング方法において、前記有機膜上に薄い
絶縁膜あるいは金属膜を形成する工程と、フォトエッチ
ング技術により前記絶縁膜あるいは金属膜をパターニン
グする工程と、前記パターニングされた絶縁膜あるいは
金属膜をマスクとしてＯ２ガスを用い、圧力を０．５Ｐ
ａ以下、半導体基板の表面の温度を２５℃以下に保ちな
がらエッチングする工程とを含んで構成される。
次に、本発明の作用について説明する。第２図は本発明
の作用を説明するための関係図で、圧力とエッチング速
度，サイドエッチングの関係を示すものである。
の作用を説明するための関係図で、圧力とエッチング速
度，サイドエッチングの関係を示すものである。
第２図に示す曲線は、Ｏ２ガス１５ＳＣＣＭで圧力を変
えたときのサイドエッチング（Ａ／Ｂ比）をＡ１曲線
に、また圧力を変えたときのエッチング速度をＢ１曲線
として示してある。Ａ１曲線から明らかなように圧力が
小さくなるとＡ／Ｂ比は小さくなり０．５Ｐａ以下にな
るとサイドエッチングが極めて小さくなる。
えたときのサイドエッチング（Ａ／Ｂ比）をＡ１曲線
に、また圧力を変えたときのエッチング速度をＢ１曲線
として示してある。Ａ１曲線から明らかなように圧力が
小さくなるとＡ／Ｂ比は小さくなり０．５Ｐａ以下にな
るとサイドエッチングが極めて小さくなる。
また、Ｂ１曲線から圧力の低下と共にエッチング速度も
低下するが０．５Ｐａではさほど低下していない。
低下するが０．５Ｐａではさほど低下していない。
また、第３図は基板冷却温度とサイドエッチングの関係
を示す図である。第３図から明らかなように、サイドエ
ッチングは基板温度が低くなるに従い小さくなることを
示しており２５℃以下では非常にすくなくなる。
を示す図である。第３図から明らかなように、サイドエ
ッチングは基板温度が低くなるに従い小さくなることを
示しており２５℃以下では非常にすくなくなる。
次に、本発明についで図面を参照して説明する。第１図
（ａ）〜（ｄ）は、本発明の一実施例を説明するために
工程順に示しした縦断面図である。
（ａ）〜（ｄ）は、本発明の一実施例を説明するために
工程順に示しした縦断面図である。
第１図（ａ）ではＳｉ基板１にフェノール樹脂系フォト
レジスト２を１μｍ厚に塗布し、その後２５０℃でＮ２
雰囲気中で１ｈｒベークした。次に、第１図（ｂ）に示
すようにそのレジスト２上にＴｉ３を５００Åスパッタ
蒸着し、次いで、第１図（ｃ）に示すように、ＥＢ露光
機を用い上層レジスト４をパターニングしたのち、Ｔｉ
をＣＦ４を用いてドライエッチングする。次に、第１図
（ｄ）に示すようにそのＴｉ膜をマスクに、下層レジス
ト２をＯ２ガス１５ｓｃｃｍ，０．５Ｐａ，基板表面を
２０℃に設定しエッチングを行った。マスクからの変換
差は、０．０３μｍ以下になった。
レジスト２を１μｍ厚に塗布し、その後２５０℃でＮ２
雰囲気中で１ｈｒベークした。次に、第１図（ｂ）に示
すようにそのレジスト２上にＴｉ３を５００Åスパッタ
蒸着し、次いで、第１図（ｃ）に示すように、ＥＢ露光
機を用い上層レジスト４をパターニングしたのち、Ｔｉ
をＣＦ４を用いてドライエッチングする。次に、第１図
（ｄ）に示すようにそのＴｉ膜をマスクに、下層レジス
ト２をＯ２ガス１５ｓｃｃｍ，０．５Ｐａ，基板表面を
２０℃に設定しエッチングを行った。マスクからの変換
差は、０．０３μｍ以下になった。
次に、本発明の他の実施例を説明する。第１図（ａ）
で、Ｓｉ基板上に有機膜としてポリイミド樹脂膜を１μ
ｍ厚塗布し、その後４００℃でＮ２雰囲気中で１ｈｒベ
ークした。その後の工程は第１の実施例の工程と同じ工
程を行い、マスク材からの変換差を０．０３μｍ以下に
抑制できた。
で、Ｓｉ基板上に有機膜としてポリイミド樹脂膜を１μ
ｍ厚塗布し、その後４００℃でＮ２雰囲気中で１ｈｒベ
ークした。その後の工程は第１の実施例の工程と同じ工
程を行い、マスク材からの変換差を０．０３μｍ以下に
抑制できた。
以上説明したように本発明は、エッチング中の圧力を
０．５Ｐａ以下とし基板表面の温度を２５℃以下に保つ
ことで、イオン散乱およびラジカルによるサイドエッチ
ングを十分に抑制できる効果がある。
０．５Ｐａ以下とし基板表面の温度を２５℃以下に保つ
ことで、イオン散乱およびラジカルによるサイドエッチ
ングを十分に抑制できる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した素子の縦断面図、第２図は本発明の
作用を説明するための圧力とエッチング速度，サイドエ
ッチングの関係を示す図、第３図は第２図と同様基板冷
却温度とサイドエッチングの関係を示す図、第４図
（ａ）〜（ｄ）は従来のドライエッチング法を説明する
ために工程順に示した素子の縦断面図である。 １……Ｓｉ基板、２……有機膜（フェノール樹脂系フォ
トレジストあるいはポリイミド系樹脂膜）、３……Ｔｉ
膜、４……上層レジスト（ＥＢレジスト）、５……従来
方法による開口部、６……本実施例による開口部。
めに工程順に示した素子の縦断面図、第２図は本発明の
作用を説明するための圧力とエッチング速度，サイドエ
ッチングの関係を示す図、第３図は第２図と同様基板冷
却温度とサイドエッチングの関係を示す図、第４図
（ａ）〜（ｄ）は従来のドライエッチング法を説明する
ために工程順に示した素子の縦断面図である。 １……Ｓｉ基板、２……有機膜（フェノール樹脂系フォ
トレジストあるいはポリイミド系樹脂膜）、３……Ｔｉ
膜、４……上層レジスト（ＥＢレジスト）、５……従来
方法による開口部、６……本実施例による開口部。
Claims (1)
- 【請求項１】半導体基板上に塗布し熱処理して硬化させ
た有機膜を選択的にエッチングするドライエッチング方
法において、前記有機膜上に薄い絶縁膜あるいは金属膜
を形成する工程と、フォトエッチング技術により前記絶
縁膜あるいは金属膜をパターニングする工程と、前記パ
ターニングされた絶縁膜あるいは金属膜をマスクとして
Ｏ２ガスを用い、圧力を０．５Ｐａ以下、半導体基板の
表面の温度を２５℃以下に保ちながらエッチングする工
程とを含むことを特徴とするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075318A JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075318A JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240025A JPS63240025A (ja) | 1988-10-05 |
| JPH0622221B2 true JPH0622221B2 (ja) | 1994-03-23 |
Family
ID=13572789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075318A Expired - Lifetime JPH0622221B2 (ja) | 1987-03-27 | 1987-03-27 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622221B2 (ja) |
-
1987
- 1987-03-27 JP JP62075318A patent/JPH0622221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63240025A (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573338B2 (ja) | ||
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPH0622221B2 (ja) | ドライエツチング方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPS6245032A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JP2504239B2 (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH06120200A (ja) | 半導体装置の製造方法 | |
| JPH0546096B2 (ja) | ||
| JPH0638408B2 (ja) | 半導体装置の製造方法 | |
| JPS6245031A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH05190532A (ja) | ポリイミドパッシベーション膜の製造方法 | |
| JP2006186275A5 (ja) | ||
| JPS62260341A (ja) | 多層配線層の形成方法 | |
| JPH04266025A (ja) | ドライエッチング方法 |