JPH10247661A - ボンディング用構造の形成方法 - Google Patents
ボンディング用構造の形成方法Info
- Publication number
- JPH10247661A JPH10247661A JP4907697A JP4907697A JPH10247661A JP H10247661 A JPH10247661 A JP H10247661A JP 4907697 A JP4907697 A JP 4907697A JP 4907697 A JP4907697 A JP 4907697A JP H10247661 A JPH10247661 A JP H10247661A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- mask layer
- etching mask
- film
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高い精度でポリイミド膜をパターニングする
ことが可能なボンディング用構造の形成方法を提供す
る。 【解決手段】シリコン基板１１の主面側であって少なく
ともボンディングパッド１３上に形成されたパッシベー
ション膜１４上にポリイミド膜１５を形成する。次に、
ポリイミド膜１５上にシリコン、シリコン酸化物および
シリコン窒化物からなる群から選択される少なくとも１
種で構成されたエッチングマスク層１６を形成する。エ
ッチングマスク層１６上にボンディングパッド１３の上
側に位置する開口部１７が形成されたレジストパターン
１８を形成し、このレジストパターン１８をマスクとし
て開口部１７内のエッチングマスク層１６を選択的にエ
ッチングしてポリイミド膜１５を露出させる。次いで、
エッチングマスク層１６をマスクとしてポリイミド膜１
５およびパッシベーション膜１４を順次エッチングして
ボンディングパッド１３の表面を露出させるボンディン
グ窓１９を形成する。
ことが可能なボンディング用構造の形成方法を提供す
る。 【解決手段】シリコン基板１１の主面側であって少なく
ともボンディングパッド１３上に形成されたパッシベー
ション膜１４上にポリイミド膜１５を形成する。次に、
ポリイミド膜１５上にシリコン、シリコン酸化物および
シリコン窒化物からなる群から選択される少なくとも１
種で構成されたエッチングマスク層１６を形成する。エ
ッチングマスク層１６上にボンディングパッド１３の上
側に位置する開口部１７が形成されたレジストパターン
１８を形成し、このレジストパターン１８をマスクとし
て開口部１７内のエッチングマスク層１６を選択的にエ
ッチングしてポリイミド膜１５を露出させる。次いで、
エッチングマスク層１６をマスクとしてポリイミド膜１
５およびパッシベーション膜１４を順次エッチングして
ボンディングパッド１３の表面を露出させるボンディン
グ窓１９を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造プロセ
スにおけるボンディング用構造の形成方法に関する。
スにおけるボンディング用構造の形成方法に関する。
【０００２】
【従来の技術】半導体製造プロセスにおいて、金属配線
層の表面上に形成されたパッシベーション膜上に、耐湿
性向上、ソフトエラー防止等の信頼性向上を目的として
ポリイミド膜を形成することが行われている。この場
合、配線金属に設けられたボンディングパッドの上側
に、パッシベーション膜およびポリイミド膜を貫通する
窓（以下、ボンディング窓という）を設ける必要があ
る。
層の表面上に形成されたパッシベーション膜上に、耐湿
性向上、ソフトエラー防止等の信頼性向上を目的として
ポリイミド膜を形成することが行われている。この場
合、配線金属に設けられたボンディングパッドの上側
に、パッシベーション膜およびポリイミド膜を貫通する
窓（以下、ボンディング窓という）を設ける必要があ
る。
【０００３】従来、図２（Ａ）に示すように、半導体基
板２１の表面側に層間絶縁膜２２を介して設けられたボ
ンディングパッド２３の上側にパッシベーション膜２４
を形成されている場合、図２（Ｂ）に示すように、この
パッシベーション膜２４の上に開口部２５が形成された
レジストパターン２６を形成し、パッシベーション膜２
４のパターニングを行う。これにより、図２（Ｃ）に示
すように、ボンディングパッド２３の表面を露出させる
開口部２７を形成する。次いで、露出したボンディング
パッド２３の表面を含むパッシベーション膜２３上にポ
リイミドを塗布し、ポリイミド膜２８を形成する。この
後、図２（Ｄ）に示すようにフォトレジストパターン２
９をポリイミド膜２８の上に形成し、ポリイミド膜２８
のエッチングを行う。これにより、図２（Ｅ）に示すよ
うに、ボンディングパッド２３の表面を露出するボンデ
ィング窓３０が形成される。
板２１の表面側に層間絶縁膜２２を介して設けられたボ
ンディングパッド２３の上側にパッシベーション膜２４
を形成されている場合、図２（Ｂ）に示すように、この
パッシベーション膜２４の上に開口部２５が形成された
レジストパターン２６を形成し、パッシベーション膜２
４のパターニングを行う。これにより、図２（Ｃ）に示
すように、ボンディングパッド２３の表面を露出させる
開口部２７を形成する。次いで、露出したボンディング
パッド２３の表面を含むパッシベーション膜２３上にポ
リイミドを塗布し、ポリイミド膜２８を形成する。この
後、図２（Ｄ）に示すようにフォトレジストパターン２
９をポリイミド膜２８の上に形成し、ポリイミド膜２８
のエッチングを行う。これにより、図２（Ｅ）に示すよ
うに、ボンディングパッド２３の表面を露出するボンデ
ィング窓３０が形成される。
【０００４】また、図３（Ａ）に示すように、パッシベ
ーション膜２４の表面上にポリイミドを塗布し、ポリイ
ミド膜２８を形成する。このポリイミド膜２８の表面上
に、図３（Ｂ）に示すように、開口部３１が設けられた
レジストパターン３２を形成する。このレジストパター
ン３２をエッチングマスクとしてポリイミド膜２８をパ
ターニングした後、レジストパターン３２およびポリイ
ミド膜２８をマスクとしてパッシベーション膜２４のパ
ターニングを行う。この結果、図３（Ｃ）に示すよう
に、ボンディングパッド２３の表面を露出するボンディ
ング窓３０が形成される。なお、この方法では、感光性
ポリイミド膜を使用することにより、レジストパターン
３２の形成を省略することが可能である。
ーション膜２４の表面上にポリイミドを塗布し、ポリイ
ミド膜２８を形成する。このポリイミド膜２８の表面上
に、図３（Ｂ）に示すように、開口部３１が設けられた
レジストパターン３２を形成する。このレジストパター
ン３２をエッチングマスクとしてポリイミド膜２８をパ
ターニングした後、レジストパターン３２およびポリイ
ミド膜２８をマスクとしてパッシベーション膜２４のパ
ターニングを行う。この結果、図３（Ｃ）に示すよう
に、ボンディングパッド２３の表面を露出するボンディ
ング窓３０が形成される。なお、この方法では、感光性
ポリイミド膜を使用することにより、レジストパターン
３２の形成を省略することが可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記２
つの方法によれば、充分な信頼性向上の効果を得るため
にポリイミド膜２８の膜厚が５〜１０μｍとなる。この
比較的厚いポリイミド膜２８をパターニングする必要か
ら、レジストパターン２９，３２のレジスト膜厚も５μ
ｍ以上必要となる。従って、ポリイミド膜２８のパター
ニングにおいて、形成パターンが崩れやすく、出来上が
りの寸法の制御性が乏しく、寸法精度を３μｍ以下にす
ることは困難である。
つの方法によれば、充分な信頼性向上の効果を得るため
にポリイミド膜２８の膜厚が５〜１０μｍとなる。この
比較的厚いポリイミド膜２８をパターニングする必要か
ら、レジストパターン２９，３２のレジスト膜厚も５μ
ｍ以上必要となる。従って、ポリイミド膜２８のパター
ニングにおいて、形成パターンが崩れやすく、出来上が
りの寸法の制御性が乏しく、寸法精度を３μｍ以下にす
ることは困難である。
【０００６】本発明は、かかる点に鑑みてなされたもの
であり、高い精度でポリイミド膜をパターニングするこ
とが可能なボンディング用構造の形成方法を提供する。
であり、高い精度でポリイミド膜をパターニングするこ
とが可能なボンディング用構造の形成方法を提供する。
【０００７】
【課題を解決するための手段】本発明は、基板の主面側
であって少なくともボンディングパッド上に形成された
パッシベーション膜上にポリイミド膜を形成する工程、
前記ポリイミド膜上にシリコン、シリコン酸化物および
シリコン窒化物からなる群から選択される少なくとも１
種で構成されたエッチングマスク層を形成する工程、前
記エッチングマスク層上に前記ボンディングパッドの上
側に位置する開口部が形成されたレジストパターンを形
成する工程、前記レジストパターンをマスクとして前記
開口部内の前記エッチングマスク層を選択的にエッチン
グして前記ポリイミド膜を露出させる工程、および、前
記エッチングマスク層をマスクとして前記ポリイミド膜
および前記パッシベーション膜を順次エッチングして前
記ボンディングパッドの表面を露出させるボンディング
窓を形成する工程を具備することを特徴とするボンディ
ング用構造の形成方法を提供する。
であって少なくともボンディングパッド上に形成された
パッシベーション膜上にポリイミド膜を形成する工程、
前記ポリイミド膜上にシリコン、シリコン酸化物および
シリコン窒化物からなる群から選択される少なくとも１
種で構成されたエッチングマスク層を形成する工程、前
記エッチングマスク層上に前記ボンディングパッドの上
側に位置する開口部が形成されたレジストパターンを形
成する工程、前記レジストパターンをマスクとして前記
開口部内の前記エッチングマスク層を選択的にエッチン
グして前記ポリイミド膜を露出させる工程、および、前
記エッチングマスク層をマスクとして前記ポリイミド膜
および前記パッシベーション膜を順次エッチングして前
記ボンディングパッドの表面を露出させるボンディング
窓を形成する工程を具備することを特徴とするボンディ
ング用構造の形成方法を提供する。
【０００８】
【発明の実施の形態】本発明者らは、上記従来の方法で
は、厚いポリイミド膜の加工において加工精度が低い原
因が、フォトレジストをマスクとしてポリイミド膜のエ
ッチングしていることであることを見出した。かかる見
地に基づき、フォトレジストに代えて、ポリイミド膜に
対して高いエッチング選択比を取れる、シリコン、シリ
コン酸化物およびシリコン窒化物からなる群から選択さ
れる少なくとも１種で構成されたエッチングマスク層を
用いることにより、高い精度でポリイミド膜を加工でき
ることを見出し、本発明を完成した。
は、厚いポリイミド膜の加工において加工精度が低い原
因が、フォトレジストをマスクとしてポリイミド膜のエ
ッチングしていることであることを見出した。かかる見
地に基づき、フォトレジストに代えて、ポリイミド膜に
対して高いエッチング選択比を取れる、シリコン、シリ
コン酸化物およびシリコン窒化物からなる群から選択さ
れる少なくとも１種で構成されたエッチングマスク層を
用いることにより、高い精度でポリイミド膜を加工でき
ることを見出し、本発明を完成した。
【０００９】以下、本発明のボンディング用構造の形成
方法の一実施形態について、図１（A）〜（Ｄ）を参照
して説明する。
方法の一実施形態について、図１（A）〜（Ｄ）を参照
して説明する。
【００１０】図１（A）に示すように、シリコン基板１
１上にシリコン酸化膜からなる層間絶縁層１２を介して
アルミニウムでできたボンディングパッド１３が形成さ
れている。このボンディングパッド１３を含む層間絶縁
層１２の表面上には、厚さ１．０μｍのパッシベーショ
ン膜１４が設けられている。この実施形態では、パッシ
ベーション膜１４は、膜厚０．２μｍのシリコン窒化膜
１４Ａと膜厚０．８μｍのシリコン酸化膜１４Ｂが下側
から順次積層されて構成されている。
１上にシリコン酸化膜からなる層間絶縁層１２を介して
アルミニウムでできたボンディングパッド１３が形成さ
れている。このボンディングパッド１３を含む層間絶縁
層１２の表面上には、厚さ１．０μｍのパッシベーショ
ン膜１４が設けられている。この実施形態では、パッシ
ベーション膜１４は、膜厚０．２μｍのシリコン窒化膜
１４Ａと膜厚０．８μｍのシリコン酸化膜１４Ｂが下側
から順次積層されて構成されている。
【００１１】このような構造に対し、図１（Ｂ）に示す
ように、膜厚５μｍのポリイミド膜１５をパッシベーシ
ョン膜１４の表面上に形成する。次いで、このポリイミ
ド膜１５上に、エッチングマスク層１６を形成する。
ように、膜厚５μｍのポリイミド膜１５をパッシベーシ
ョン膜１４の表面上に形成する。次いで、このポリイミ
ド膜１５上に、エッチングマスク層１６を形成する。
【００１２】このエッチングマスク層１６は、ポリイミ
ドに対して高いエッチング選択比が取れる材料からな
り、具体的には、シリコン、シリコン酸化物およびシリ
コン窒化物からなる群から選択される少なくとも１種で
構成される。このエッチングマスク層１６の膜厚は、例
えば０．１〜２μｍであり、具体的には０．５μｍであ
る。
ドに対して高いエッチング選択比が取れる材料からな
り、具体的には、シリコン、シリコン酸化物およびシリ
コン窒化物からなる群から選択される少なくとも１種で
構成される。このエッチングマスク層１６の膜厚は、例
えば０．１〜２μｍであり、具体的には０．５μｍであ
る。
【００１３】このエッチングマスク層１６の形成は、例
えばスパッタ法やレーザアブレーションにより行われ
る。この成膜処理は、シリコン基板１１の基板温度が３
００℃以下になるような条件で行うことが、ポリイミド
膜の変質を防ぐ上で好ましい。
えばスパッタ法やレーザアブレーションにより行われ
る。この成膜処理は、シリコン基板１１の基板温度が３
００℃以下になるような条件で行うことが、ポリイミド
膜の変質を防ぐ上で好ましい。
【００１４】次に、エッチングマスク層１６の表面上
に、膜厚１μｍのフォトレジストを塗布し、露光および
現像して、図１（Ｃ）に示すように、ボンディングパッ
ド１３の上側に位置する開口部１７が形成されたレジス
トパターン１８を形成する。このレジストパターン１８
を用いてエッチングマスク層１６を選択的にエッチング
して、開口部１７内にポリイミド膜１５を露出させる。
このエッチングマスク層１６の選択的エッチングとは、
エッチングマスク層１６はエッチングされるがポリイミ
ド膜１５は実質的にエッチングされない条件でエッチン
グを行うことである。具体的には、エッチングマスク層
１６がシリコン酸化膜からなる場合には、ＣＦ4をエッ
チャントとして用いたドライエッチングを５×１０-2Ｔ
ｏｒｒの条件で行う。この場合、シリコン膜のポリイミ
ド膜１５に対するエッチング選択比は２０以上と高く、
このエッチングによりポリイミド膜１５がエッチングさ
れることはほとんどない。
に、膜厚１μｍのフォトレジストを塗布し、露光および
現像して、図１（Ｃ）に示すように、ボンディングパッ
ド１３の上側に位置する開口部１７が形成されたレジス
トパターン１８を形成する。このレジストパターン１８
を用いてエッチングマスク層１６を選択的にエッチング
して、開口部１７内にポリイミド膜１５を露出させる。
このエッチングマスク層１６の選択的エッチングとは、
エッチングマスク層１６はエッチングされるがポリイミ
ド膜１５は実質的にエッチングされない条件でエッチン
グを行うことである。具体的には、エッチングマスク層
１６がシリコン酸化膜からなる場合には、ＣＦ4をエッ
チャントとして用いたドライエッチングを５×１０-2Ｔ
ｏｒｒの条件で行う。この場合、シリコン膜のポリイミ
ド膜１５に対するエッチング選択比は２０以上と高く、
このエッチングによりポリイミド膜１５がエッチングさ
れることはほとんどない。
【００１５】次に、例えば酸素プラズマにより、エッチ
ングマスク層１６をマスクとしてポリイミド膜１５をエ
ッチングする。これと同時に、エッチングマスク層１６
上のレジストパターンを除去する。さらに、エッチング
マスク層１６をマスクとして、パッシベーション膜１４
を、例えばＣＦ4をエッチャントとしたドライエッチン
グにより除去する。これにより、図１（Ｄ）に示すよう
に、ボンディングパッド１３の表面を露出し、パッシベ
ーション膜１４およびポリイミド膜１５を貫通したボン
ディング窓１９が形成される。
ングマスク層１６をマスクとしてポリイミド膜１５をエ
ッチングする。これと同時に、エッチングマスク層１６
上のレジストパターンを除去する。さらに、エッチング
マスク層１６をマスクとして、パッシベーション膜１４
を、例えばＣＦ4をエッチャントとしたドライエッチン
グにより除去する。これにより、図１（Ｄ）に示すよう
に、ボンディングパッド１３の表面を露出し、パッシベ
ーション膜１４およびポリイミド膜１５を貫通したボン
ディング窓１９が形成される。
【００１６】このパッシベーション層１４のエッチング
の際に、パッシベーション膜１４を構成するシリコン酸
化膜１４Ａと同じシリコン酸化物をエッチングマスク層
１６に用いた場合には、エッチングマスク層１６も一緒
に除去されるが、この際には、パターニング済みのポリ
イミド膜１５がマスクとして機能するので問題はない。
また、シリコンやシリコン窒化物でエッチングマスク層
１６を形成した場合には、エッチングマスク膜１６がパ
ッシベーション膜１４をエッチングした後にも残るが、
耐湿性等に効果があり信頼性が改善されるため必ずしも
残ったエッチングマスク層１６を除去する必要はない。
の際に、パッシベーション膜１４を構成するシリコン酸
化膜１４Ａと同じシリコン酸化物をエッチングマスク層
１６に用いた場合には、エッチングマスク層１６も一緒
に除去されるが、この際には、パターニング済みのポリ
イミド膜１５がマスクとして機能するので問題はない。
また、シリコンやシリコン窒化物でエッチングマスク層
１６を形成した場合には、エッチングマスク膜１６がパ
ッシベーション膜１４をエッチングした後にも残るが、
耐湿性等に効果があり信頼性が改善されるため必ずしも
残ったエッチングマスク層１６を除去する必要はない。
【００１７】以上説明したように、本実施形態に係るボ
ンディング構造の形成方法によれば、シリコン、シリコ
ン酸化物およびシリコン窒化物からなる群から選択され
る少なくとも１種で構成されるエッチングマスク層１６
をマスクとして、ポリイミド膜１５のエッチングを行
う。このため、従来のフォトレジストをマスクとしてポ
リイミド膜１５をエッチングする場合に比べて、高い寸
法精度でポリイミド膜１５をパターニングできる。具体
的には、従来の方法では、ポリイミド膜１５のエッチン
グ面が整わず、３μｍ以上の凹凸があったが、本実施形
態に係る方法によれば、当該凹凸を１μｍ以下に抑える
ことができた。
ンディング構造の形成方法によれば、シリコン、シリコ
ン酸化物およびシリコン窒化物からなる群から選択され
る少なくとも１種で構成されるエッチングマスク層１６
をマスクとして、ポリイミド膜１５のエッチングを行
う。このため、従来のフォトレジストをマスクとしてポ
リイミド膜１５をエッチングする場合に比べて、高い寸
法精度でポリイミド膜１５をパターニングできる。具体
的には、従来の方法では、ポリイミド膜１５のエッチン
グ面が整わず、３μｍ以上の凹凸があったが、本実施形
態に係る方法によれば、当該凹凸を１μｍ以下に抑える
ことができた。
【００１８】
【発明の効果】以上説明したように、本発明のボンディ
ング構造の形成方法は、パターニングされた、シリコ
ン、シリコン酸化物およびシリコン窒化物からなる群か
ら選択される少なくとも１種で構成されたエッチングマ
スク層をマスクとしてポリイミド膜および前記シベーシ
ョン膜をエッチングしてボンディングパッドの表面を露
出させるボンディング窓を形成する工程を具備すること
により、高い寸法精度でポリイミド膜をエッチングする
ことが可能であり、半導体デバイスの歩留まりを向上さ
せることができる。
ング構造の形成方法は、パターニングされた、シリコ
ン、シリコン酸化物およびシリコン窒化物からなる群か
ら選択される少なくとも１種で構成されたエッチングマ
スク層をマスクとしてポリイミド膜および前記シベーシ
ョン膜をエッチングしてボンディングパッドの表面を露
出させるボンディング窓を形成する工程を具備すること
により、高い寸法精度でポリイミド膜をエッチングする
ことが可能であり、半導体デバイスの歩留まりを向上さ
せることができる。
【００１９】
【図１】（Ａ）〜（Ｄ）は、本発明のボンディング構造
の形成方法の一実施形態の各工程を示す断面図。
の形成方法の一実施形態の各工程を示す断面図。
【図２】（Ａ）〜（Ｅ）は、従来のボンディング構造の
形成方法の各工程を示す断面図。
形成方法の各工程を示す断面図。
【図３】（Ａ）〜（Ｃ）は、従来のボンディング構造の
形成方法の各工程を示す断面図。
形成方法の各工程を示す断面図。
１１…シリコン基板、１２…層間絶縁膜、１３…ボンデ
ィングパッド、１４…パッシベーション膜、１５…ポリ
イミド膜、１６…エッチングマスク層、１７…開口部、
１８…レジストパターン、１９…ボンディング窓。
ィングパッド、１４…パッシベーション膜、１５…ポリ
イミド膜、１６…エッチングマスク層、１７…開口部、
１８…レジストパターン、１９…ボンディング窓。
Claims (4)
- 【請求項１】 基板の主面側であって少なくともボンデ
ィングパッド上に形成されたパッシベーション膜上にポ
リイミド膜を形成する工程、 前記ポリイミド膜上にシリコン、シリコン酸化物および
シリコン窒化物からなる群から選択される少なくとも１
種で構成されたエッチングマスク層を形成する工程、 前記エッチングマスク層上に前記ボンディングパッドの
上側に位置する開口部が形成されたレジストパターンを
形成する工程、 前記レジストパターンをマスクとして前記開口部内の前
記エッチングマスク層を選択的にエッチングして前記ポ
リイミド膜を露出させる工程、および、 前記エッチングマスク層をマスクとして前記ポリイミド
膜および前記パッシベーション膜を順次エッチングして
前記ボンディングパッドの表面を露出させるボンディン
グ窓を形成する工程を具備することを特徴とするボンデ
ィング用構造の形成方法。 - 【請求項２】 エッチングマスク層の形成を基板温度が
３００℃以下の条件で行う請求項１記載のボンディング
用構造の形成方法。 - 【請求項３】 エッチングマスク層の形成をスパッタ法
またはレーザアブレーションで行う請求項１または２記
載のボンディング用構造の形成方法。 - 【請求項４】 ポリイミド膜およびパッシベーション膜
をエッチングした後に、前記ポリイミド膜上にエッチン
グマスク層の少なくとも一部を残す請求項１ないし４の
いずれか一つに記載のボンディング用構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4907697A JPH10247661A (ja) | 1997-03-04 | 1997-03-04 | ボンディング用構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4907697A JPH10247661A (ja) | 1997-03-04 | 1997-03-04 | ボンディング用構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247661A true JPH10247661A (ja) | 1998-09-14 |
Family
ID=12821005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4907697A Pending JPH10247661A (ja) | 1997-03-04 | 1997-03-04 | ボンディング用構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247661A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515364B2 (en) | 2000-04-14 | 2003-02-04 | Nec Corporation | Semiconductor device |
| JP2016028417A (ja) * | 2014-07-11 | 2016-02-25 | ローム株式会社 | 電子装置 |
| WO2018222404A1 (en) * | 2017-06-01 | 2018-12-06 | Applied Materials, Inc. | Small vias in a polymer layer disposed on a substrate |
| JP2019204982A (ja) * | 2014-07-11 | 2019-11-28 | ローム株式会社 | 電子装置 |
-
1997
- 1997-03-04 JP JP4907697A patent/JPH10247661A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515364B2 (en) | 2000-04-14 | 2003-02-04 | Nec Corporation | Semiconductor device |
| JP2016028417A (ja) * | 2014-07-11 | 2016-02-25 | ローム株式会社 | 電子装置 |
| JP2019204982A (ja) * | 2014-07-11 | 2019-11-28 | ローム株式会社 | 電子装置 |
| WO2018222404A1 (en) * | 2017-06-01 | 2018-12-06 | Applied Materials, Inc. | Small vias in a polymer layer disposed on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH0587973B2 (ja) | ||
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPS6211783B2 (ja) | ||
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| JPH05259112A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH0268931A (ja) | 半導体装置の製造方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPH0574759A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 |