JPH05259112A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05259112A JPH05259112A JP8941492A JP8941492A JPH05259112A JP H05259112 A JPH05259112 A JP H05259112A JP 8941492 A JP8941492 A JP 8941492A JP 8941492 A JP8941492 A JP 8941492A JP H05259112 A JPH05259112 A JP H05259112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dicing line
- insulating film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 プラグ構造の層間配線を有する半導体装置の
歩留り及び信頼性を向上できる半導体装置の製造方法を
提供する。 【構成】 ダイシングライン部ＤＬの基板表面全面を絶
縁膜３で覆った状態でプラグ構造形成のための金属膜４
のエッチバックを行なうようにした。 【効果】 エッチバック工程においてダイシングライン
部の基板表面が荒らされることによる発塵を防止でき、
半導体装置の歩留り，信頼性を向上できる。
歩留り及び信頼性を向上できる半導体装置の製造方法を
提供する。 【構成】 ダイシングライン部ＤＬの基板表面全面を絶
縁膜３で覆った状態でプラグ構造形成のための金属膜４
のエッチバックを行なうようにした。 【効果】 エッチバック工程においてダイシングライン
部の基板表面が荒らされることによる発塵を防止でき、
半導体装置の歩留り，信頼性を向上できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にプラグ構造の層間配線を有する半導体装置
の信頼性，及び製造歩留りを向上できる半導体装置の製
造方法に関するものである。
に関し、特にプラグ構造の層間配線を有する半導体装置
の信頼性，及び製造歩留りを向上できる半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】図７は従来の半導体装置の製造方法を示
す断面図である。図において、１はシリコン（Ｓｉ）ウ
ェハ基板、２は素子間分離用酸化膜、３１は図中ＳＡで
示す半導体チップ領域上に所定パターンで形成された層
間絶縁膜、３２は図中ＤＬで示すダイシングライン部上
に所定のパターンで形成された層間絶縁膜である。３５
はチップ領域上の層間絶縁膜３１に設けられたコンタク
トホールである。４はタングステン（Ｗ）膜、５はアル
ミ（Ａｌ）膜、６ａ，６ｂはフォトレジストパターン、
８はＡｌ膜配線パターン、９はＡｌ枠である。
す断面図である。図において、１はシリコン（Ｓｉ）ウ
ェハ基板、２は素子間分離用酸化膜、３１は図中ＳＡで
示す半導体チップ領域上に所定パターンで形成された層
間絶縁膜、３２は図中ＤＬで示すダイシングライン部上
に所定のパターンで形成された層間絶縁膜である。３５
はチップ領域上の層間絶縁膜３１に設けられたコンタク
トホールである。４はタングステン（Ｗ）膜、５はアル
ミ（Ａｌ）膜、６ａ，６ｂはフォトレジストパターン、
８はＡｌ膜配線パターン、９はＡｌ枠である。
【０００３】以下、図７に沿って従来の半導体装置の製
造工程について説明する。基板１には、素子間分離用酸
化膜２が形成され、チップ領域ＳＡには図示しない半導
体素子が形成される。この基板１上全面に形成された絶
縁膜をパターニングすることにより、コンタクトホール
３５を形成した層間絶縁膜３１，及びダイシングライン
上の絶縁膜３２が形成される。半導体装置の構造におい
て、配線層と所定の下地パターンとのコンタクトをとる
構造としてプラグ構造を形成する場合には、まず、上述
のように形成された層間絶縁膜３１，３２を含む基板１
上全面に、図７(a) に示すようにＷ膜４を形成し、この
後エッチバックを行ない、図７(b) に示すようにＷ膜４
をコンタクトホール３５中にのみ残して、Ｗプラグ４０
を形成する。次に、図７(c) に示すように、Ｓｉウェハ
基板１上全面にＡｌ膜５を形成する。そして、Ａｌ膜５
上にフォトレジストを形成し、写真製版技術により、図
７(d) に示すようにパターニングし、Ａｌ配線レジスト
パターン６ａ，及び段差部被覆レジストパターン６ｂを
形成する。この段差部被覆パターン６ｂは層間絶縁膜３
１，３２のエッジから両側にそれぞれ１〜１０μｍの幅
を有している。
造工程について説明する。基板１には、素子間分離用酸
化膜２が形成され、チップ領域ＳＡには図示しない半導
体素子が形成される。この基板１上全面に形成された絶
縁膜をパターニングすることにより、コンタクトホール
３５を形成した層間絶縁膜３１，及びダイシングライン
上の絶縁膜３２が形成される。半導体装置の構造におい
て、配線層と所定の下地パターンとのコンタクトをとる
構造としてプラグ構造を形成する場合には、まず、上述
のように形成された層間絶縁膜３１，３２を含む基板１
上全面に、図７(a) に示すようにＷ膜４を形成し、この
後エッチバックを行ない、図７(b) に示すようにＷ膜４
をコンタクトホール３５中にのみ残して、Ｗプラグ４０
を形成する。次に、図７(c) に示すように、Ｓｉウェハ
基板１上全面にＡｌ膜５を形成する。そして、Ａｌ膜５
上にフォトレジストを形成し、写真製版技術により、図
７(d) に示すようにパターニングし、Ａｌ配線レジスト
パターン６ａ，及び段差部被覆レジストパターン６ｂを
形成する。この段差部被覆パターン６ｂは層間絶縁膜３
１，３２のエッジから両側にそれぞれ１〜１０μｍの幅
を有している。
【０００４】次に、このフォトレジストパターン６ａ，
６ｂをマスクとして、Ａｌ膜５に対するエッチング処理
を施すことで、図７(e) に示すように、Ａｌ膜５を選択
的に除去する。その後、図７(f) に示すように、レジス
トパターン６ａ，６ｂを除去する。その結果、Ａｌ膜配
線パターン８の他に、層間絶縁膜３，４の端部において
形成される段差部を覆う、幅２〜２０μｍのＡｌ枠９が
形成される。
６ｂをマスクとして、Ａｌ膜５に対するエッチング処理
を施すことで、図７(e) に示すように、Ａｌ膜５を選択
的に除去する。その後、図７(f) に示すように、レジス
トパターン６ａ，６ｂを除去する。その結果、Ａｌ膜配
線パターン８の他に、層間絶縁膜３，４の端部において
形成される段差部を覆う、幅２〜２０μｍのＡｌ枠９が
形成される。
【０００５】ダイシングライン部はＳｉ基板１表面と素
子間分離用酸化膜２及び層間絶縁膜３１との段差が大き
いため、Ａｌ膜のパターニング工程において、段差部分
のＡｌ膜もすべて除去しようとすると、段差部分にＡｌ
膜が残留し、これが後工程において剥離し、チップ領域
のアルミ配線部に付着して短絡を生ずるという問題があ
るが、上述の製造方法では、段差部分にＡｌ枠９を残す
ようにパターニングすることでこの問題を解消してい
る。即ち、このＡｌ枠９は幅２〜２０μｍと十分太く、
フォトレジスト６ｂをマスクとしたエッチング処理によ
り正確に形成されているため、後工程でこのＡｌ枠９が
剥がれることはなく、Ａｌ薄片のように飛び散る可能性
もない。従って、アルミ配線間のショート等を引き起こ
し、半導体装置の歩留り及び信頼性を低下させることが
ない。
子間分離用酸化膜２及び層間絶縁膜３１との段差が大き
いため、Ａｌ膜のパターニング工程において、段差部分
のＡｌ膜もすべて除去しようとすると、段差部分にＡｌ
膜が残留し、これが後工程において剥離し、チップ領域
のアルミ配線部に付着して短絡を生ずるという問題があ
るが、上述の製造方法では、段差部分にＡｌ枠９を残す
ようにパターニングすることでこの問題を解消してい
る。即ち、このＡｌ枠９は幅２〜２０μｍと十分太く、
フォトレジスト６ｂをマスクとしたエッチング処理によ
り正確に形成されているため、後工程でこのＡｌ枠９が
剥がれることはなく、Ａｌ薄片のように飛び散る可能性
もない。従って、アルミ配線間のショート等を引き起こ
し、半導体装置の歩留り及び信頼性を低下させることが
ない。
【０００６】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されており、ダイシングライ
ン上は層間絶縁膜の所定のパターニング後は、シリコン
基板がむき出しになるため、プラグ用金属膜のエッチバ
ックにより、図７(b) に示すようにダイシングライン上
のむき出しになったシリコン基板表面１１が荒らされ、
この時に飛び散るＳｉ片が発塵の原因となり、半導体装
置の歩留りの低下及び信頼性の低下を引き起こすという
問題点があった。
造方法は以上のように構成されており、ダイシングライ
ン上は層間絶縁膜の所定のパターニング後は、シリコン
基板がむき出しになるため、プラグ用金属膜のエッチバ
ックにより、図７(b) に示すようにダイシングライン上
のむき出しになったシリコン基板表面１１が荒らされ、
この時に飛び散るＳｉ片が発塵の原因となり、半導体装
置の歩留りの低下及び信頼性の低下を引き起こすという
問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、プラグ構造の層間配線を有する
半導体装置の歩留り及び信頼性を向上できる半導体装置
の製造方法を提供することを目的とする。
ためになされたもので、プラグ構造の層間配線を有する
半導体装置の歩留り及び信頼性を向上できる半導体装置
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、ウエハ上に、所定位置に形成されたコ
ンタクトホールを有するチップ領域上の層間絶縁膜、及
びダイシングライン部の基板表面全面と該ダイシングラ
インと分離酸化膜の段差部を覆う絶縁膜を形成し、この
層間絶縁膜及び絶縁膜が形成されたウエハ全面にプラグ
形成のための第１の金属膜を成膜し、これを上記コンタ
クトホール内にのみに残るようにエッチバック除去する
ようにしたものである。
置の製造方法は、ウエハ上に、所定位置に形成されたコ
ンタクトホールを有するチップ領域上の層間絶縁膜、及
びダイシングライン部の基板表面全面と該ダイシングラ
インと分離酸化膜の段差部を覆う絶縁膜を形成し、この
層間絶縁膜及び絶縁膜が形成されたウエハ全面にプラグ
形成のための第１の金属膜を成膜し、これを上記コンタ
クトホール内にのみに残るようにエッチバック除去する
ようにしたものである。
【０００９】また、この発明に係る半導体装置の製造方
法は、さらに、層間絶縁膜上に金属配線パターンを形成
する際、同時にダイシングラインと分離酸化膜の段差部
を覆い上記ダイシングライン上及び分離酸化膜上の一部
に広がった金属枠を形成するようにしたものである。
法は、さらに、層間絶縁膜上に金属配線パターンを形成
する際、同時にダイシングラインと分離酸化膜の段差部
を覆い上記ダイシングライン上及び分離酸化膜上の一部
に広がった金属枠を形成するようにしたものである。
【００１０】また、この発明に係る半導体装置の製造方
法は、さらに、プラグ形成のためのエッチバック工程の
後に、ダイシングライン上の絶縁膜を除去して基板表面
を露出するようにしたものである。
法は、さらに、プラグ形成のためのエッチバック工程の
後に、ダイシングライン上の絶縁膜を除去して基板表面
を露出するようにしたものである。
【００１１】
【作用】この発明においては、ダイシングライン部の基
板表面全面を絶縁膜で覆った状態でプラグ構造形成のた
めの金属膜のエッチバックを行なうようにしたから、エ
ッチバック工程においてダイシングライン部の基板表面
が荒らされるのを防止できる。
板表面全面を絶縁膜で覆った状態でプラグ構造形成のた
めの金属膜のエッチバックを行なうようにしたから、エ
ッチバック工程においてダイシングライン部の基板表面
が荒らされるのを防止できる。
【００１２】また、この発明においては、さらに金属配
線のパターニング時にダイシングラインと分離酸化膜の
段差部を覆い上記ダイシングライン上及び分離酸化膜上
の一部に広がった金属枠を形成するようにしたから、段
差部の配線用金属膜の残留の剥離をも防止できる。
線のパターニング時にダイシングラインと分離酸化膜の
段差部を覆い上記ダイシングライン上及び分離酸化膜上
の一部に広がった金属枠を形成するようにしたから、段
差部の配線用金属膜の残留の剥離をも防止できる。
【００１３】また、この発明においては、さらに、プラ
グ形成のためのエッチバック工程の後に、ダイシングラ
イン上の絶縁膜を除去して基板表面を露出するようにし
たから、ダイシング工程を容易とできる。
グ形成のためのエッチバック工程の後に、ダイシングラ
イン上の絶縁膜を除去して基板表面を露出するようにし
たから、ダイシング工程を容易とできる。
【００１４】
【実施例】以下、この発明の実施例を図について説明す
る。図１は本発明の一実施例による半導体装置の製造方
法を示す断面工程図であり、図において、１はＳｉウェ
ハ基板、２は素子分離酸化膜、３は層間絶縁膜、３５は
層間絶縁膜３に形成されたコンタクトホールである。ま
た４は配線層と所定の下地パターンとのコンタクトをと
るためのプラグ構造に用いるタングステン（Ｗ）膜、４
０はコンタクトホール３５に残ったＷプラグ、５はＡｌ
膜、５１はダイシングライン部ＤＬの段差部に形成され
たＡＬ枠、５２はチップ領域ＳＡにパターニングされた
アルミ配線である。
る。図１は本発明の一実施例による半導体装置の製造方
法を示す断面工程図であり、図において、１はＳｉウェ
ハ基板、２は素子分離酸化膜、３は層間絶縁膜、３５は
層間絶縁膜３に形成されたコンタクトホールである。ま
た４は配線層と所定の下地パターンとのコンタクトをと
るためのプラグ構造に用いるタングステン（Ｗ）膜、４
０はコンタクトホール３５に残ったＷプラグ、５はＡｌ
膜、５１はダイシングライン部ＤＬの段差部に形成され
たＡＬ枠、５２はチップ領域ＳＡにパターニングされた
アルミ配線である。
【００１５】次に製造工程について説明する。基板１に
は、素子間分離用酸化膜２が形成され、チップ領域ＳＡ
には図示しない半導体素子が形成される。この基板１上
全面に層間絶縁膜３を形成し、この層間絶縁膜３を図１
(a) に示すようにパターニングする。このパターニング
では、層間絶縁膜３が、ダイシングライン部ＤＬにおい
てはＳｉ基板１表面全面及び分離酸化膜２の段差を覆う
ように成形する。また同時にチップ領域ＳＡの層間絶縁
膜３にはプラグ構造のためのコンタクトホール３５が形
成される。次に、図１(b) に示すように、層間絶縁膜３
を含む基板全面にＷ膜４を形成し、これをエッチバック
して、図１(c) に示すようにＷ膜４をコンタクトホール
３５中にのみ残して、Ｗプラグ４０を形成する。このと
き、ダイシングライン上は層間絶縁膜３に覆われている
ため、Ｓｉ基板表面は損傷を受けることがない。次に、
図１(d) に示すように、Ｓｉウェハ基板１上全面にＡｌ
膜５を形成する。この後、写真製版及びエッチング技術
を用いてＡｌ膜５をパターニングし、Ｗプラグ４０に接
続された配線を含むアルミ配線パターン５２及びダイシ
ングライン部と分離絶縁膜の段差部を覆うＡｌ枠５１を
形成する。ここでダイシングライン上でのＡｌ枠５１の
エッジは、分離酸化膜２のエッジから１〜１０μｍの幅
ｗ1 を有し、かつチップ領域内（分離酸化膜上）でのＡ
ｌ枠５１のエッジは分離酸化膜２のエッジから１〜１０
μｍの幅ｗ2 を有するように形成される。従って、分離
酸化膜２及び層間絶縁膜３の端部に形成される段差部が
２〜２０μｍの幅ｗ3 のＡｌ枠で覆われる構造が形成さ
れる。このようにＡｌ枠５１は幅２〜２０μｍと十分に
太く形成されるため、後工程で、このＡｌ枠が剥がれる
ことがなく、Ａｌ片などが飛び散ることによる歩留り，
信頼性の低下を防止できる。
は、素子間分離用酸化膜２が形成され、チップ領域ＳＡ
には図示しない半導体素子が形成される。この基板１上
全面に層間絶縁膜３を形成し、この層間絶縁膜３を図１
(a) に示すようにパターニングする。このパターニング
では、層間絶縁膜３が、ダイシングライン部ＤＬにおい
てはＳｉ基板１表面全面及び分離酸化膜２の段差を覆う
ように成形する。また同時にチップ領域ＳＡの層間絶縁
膜３にはプラグ構造のためのコンタクトホール３５が形
成される。次に、図１(b) に示すように、層間絶縁膜３
を含む基板全面にＷ膜４を形成し、これをエッチバック
して、図１(c) に示すようにＷ膜４をコンタクトホール
３５中にのみ残して、Ｗプラグ４０を形成する。このと
き、ダイシングライン上は層間絶縁膜３に覆われている
ため、Ｓｉ基板表面は損傷を受けることがない。次に、
図１(d) に示すように、Ｓｉウェハ基板１上全面にＡｌ
膜５を形成する。この後、写真製版及びエッチング技術
を用いてＡｌ膜５をパターニングし、Ｗプラグ４０に接
続された配線を含むアルミ配線パターン５２及びダイシ
ングライン部と分離絶縁膜の段差部を覆うＡｌ枠５１を
形成する。ここでダイシングライン上でのＡｌ枠５１の
エッジは、分離酸化膜２のエッジから１〜１０μｍの幅
ｗ1 を有し、かつチップ領域内（分離酸化膜上）でのＡ
ｌ枠５１のエッジは分離酸化膜２のエッジから１〜１０
μｍの幅ｗ2 を有するように形成される。従って、分離
酸化膜２及び層間絶縁膜３の端部に形成される段差部が
２〜２０μｍの幅ｗ3 のＡｌ枠で覆われる構造が形成さ
れる。このようにＡｌ枠５１は幅２〜２０μｍと十分に
太く形成されるため、後工程で、このＡｌ枠が剥がれる
ことがなく、Ａｌ片などが飛び散ることによる歩留り，
信頼性の低下を防止できる。
【００１６】このように、本実施例では、ダイシングラ
イン部の基板表面全面を層間絶縁膜で覆った状態でプラ
グ構造形成のためのＷ膜のエッチバックを行なうように
したから、エッチバック工程においてダイシングライン
部の基板表面が荒らされるのを防止できる。また、Ａｌ
配線のパターニング時にダイシングラインと分離酸化膜
の段差部を覆い上記ダイシングライン上及び分離酸化膜
上の一部に広がったＡｌ枠を形成するようにしたから、
段差部の配線用Ａｌ膜の残留の剥離をも防止できる。
イン部の基板表面全面を層間絶縁膜で覆った状態でプラ
グ構造形成のためのＷ膜のエッチバックを行なうように
したから、エッチバック工程においてダイシングライン
部の基板表面が荒らされるのを防止できる。また、Ａｌ
配線のパターニング時にダイシングラインと分離酸化膜
の段差部を覆い上記ダイシングライン上及び分離酸化膜
上の一部に広がったＡｌ枠を形成するようにしたから、
段差部の配線用Ａｌ膜の残留の剥離をも防止できる。
【００１７】なお、図１の実施例では、分離酸化膜２上
の酸化膜３をパターニングし、分離酸化膜２にＡｌ膜が
接するものについて説明したが、これは、図５に示すよ
うに分離酸化膜２上の酸化膜３をパターニングせず、Ａ
ｌ枠５１が酸化膜３上にのみ存在するような構成として
もよい。ここで、図５(a) は図１(a) に対応する工程後
の状態を示す図であり、図５(b) は図１(f) に対応する
工程後の状態を示すずであり、その他の工程は図１(b)
〜図１(e) と全く同じである。
の酸化膜３をパターニングし、分離酸化膜２にＡｌ膜が
接するものについて説明したが、これは、図５に示すよ
うに分離酸化膜２上の酸化膜３をパターニングせず、Ａ
ｌ枠５１が酸化膜３上にのみ存在するような構成として
もよい。ここで、図５(a) は図１(a) に対応する工程後
の状態を示す図であり、図５(b) は図１(f) に対応する
工程後の状態を示すずであり、その他の工程は図１(b)
〜図１(e) と全く同じである。
【００１８】また、上記実施例では、ダイシングライン
上の酸化膜を残したままの構造を示したが、ダイシング
ライン上の酸化膜を図２に示すように、ダイシング工程
前に除去し、ダイシングライン部の基板表面１５を露出
させるようにしてもよい。ここでは、図２に示すよう
に、酸化膜３をアルミ枠５１のエッジからある程度の幅
ｄをもって除去することで、アルミ枠５１が剥がれやす
くなったりすることを防ぐことができる。このようにダ
イシング工程前にダイシングライン上の酸化膜を除去す
ると、チップにクラック（亀裂）が生じることなく、容
易にダイシングを行なうことができる。
上の酸化膜を残したままの構造を示したが、ダイシング
ライン上の酸化膜を図２に示すように、ダイシング工程
前に除去し、ダイシングライン部の基板表面１５を露出
させるようにしてもよい。ここでは、図２に示すよう
に、酸化膜３をアルミ枠５１のエッジからある程度の幅
ｄをもって除去することで、アルミ枠５１が剥がれやす
くなったりすることを防ぐことができる。このようにダ
イシング工程前にダイシングライン上の酸化膜を除去す
ると、チップにクラック（亀裂）が生じることなく、容
易にダイシングを行なうことができる。
【００１９】なお、上記図２の実施例では、アルミ層を
形成，パターニングした後にダイシングライン上の酸化
膜を除去するものについて説明したが、ダイシングライ
ン上の酸化膜はプラグ構造形成のためのエッチバック工
程以降であればいつ除去してもよい。図３は図１(f) の
工程の後にウエハ全面にパッシベーション膜１００を形
成した後に、このパッシベーション膜１００をパターニ
ングするマスクを用いてダイシングライン上の酸化膜も
除去した場合の断面図である。パッシベーション膜１０
０を形成した場合には、チップのボンディングパッドを
露出させるためにパッシベーション膜１００を部分的に
除去する必要があるが、このパッシベーション膜１００
の部分的除去の工程で、同時にダイシングライン上の酸
化膜も除去するようにすれば、工程を簡略化できる。
形成，パターニングした後にダイシングライン上の酸化
膜を除去するものについて説明したが、ダイシングライ
ン上の酸化膜はプラグ構造形成のためのエッチバック工
程以降であればいつ除去してもよい。図３は図１(f) の
工程の後にウエハ全面にパッシベーション膜１００を形
成した後に、このパッシベーション膜１００をパターニ
ングするマスクを用いてダイシングライン上の酸化膜も
除去した場合の断面図である。パッシベーション膜１０
０を形成した場合には、チップのボンディングパッドを
露出させるためにパッシベーション膜１００を部分的に
除去する必要があるが、このパッシベーション膜１００
の部分的除去の工程で、同時にダイシングライン上の酸
化膜も除去するようにすれば、工程を簡略化できる。
【００２０】また、図６はプラグ構造形成のためのエッ
チバック工程の後、Ａｌ膜を形成する前に、ダイシング
ライン上の酸化膜も除去した場合の断面図である。この
実施例ではＡｌ枠５１はダイシングライン部と分離絶縁
膜の段差部を覆う酸化膜３を完全に覆った状態で、かつ
ダイシングライン上にその一部が延びた構造となってい
る。
チバック工程の後、Ａｌ膜を形成する前に、ダイシング
ライン上の酸化膜も除去した場合の断面図である。この
実施例ではＡｌ枠５１はダイシングライン部と分離絶縁
膜の段差部を覆う酸化膜３を完全に覆った状態で、かつ
ダイシングライン上にその一部が延びた構造となってい
る。
【００２１】なお、上記実施例では１層Ａｌ配線構造の
例を示したが、本発明は図４に示すように複数層の配線
構造にも適用でき、上記実施例と同様の効果を奏する。
図４において、図１と同一符号は同一又は相当部分であ
り、３６は第１層目の配線層に対応するＡｌ枠５１上に
配置される第２の層間絶縁膜、５５は第２のＡｌ配線に
対応して第２の層間絶縁膜３６上に配置される第２のＡ
ｌ枠である。また多層配線層は２層に限らず３層以上で
あってもよいことはいうまでもない。
例を示したが、本発明は図４に示すように複数層の配線
構造にも適用でき、上記実施例と同様の効果を奏する。
図４において、図１と同一符号は同一又は相当部分であ
り、３６は第１層目の配線層に対応するＡｌ枠５１上に
配置される第２の層間絶縁膜、５５は第２のＡｌ配線に
対応して第２の層間絶縁膜３６上に配置される第２のＡ
ｌ枠である。また多層配線層は２層に限らず３層以上で
あってもよいことはいうまでもない。
【００２２】
【発明の効果】以上のように、この発明によれば、配線
層と所定の下地パターンとのコンタクトホールにプラグ
構造を形成するものにおいて、ダイシングライン部の基
板表面全面を絶縁膜で覆った状態でプラグ構造形成のた
めの金属膜のエッチバックを行なうようにしたから、エ
ッチバック工程においてダイシングライン部の基板表面
が荒らされることによる発塵を防止でき、半導体装置の
歩留り，信頼性を向上できる効果がある。
層と所定の下地パターンとのコンタクトホールにプラグ
構造を形成するものにおいて、ダイシングライン部の基
板表面全面を絶縁膜で覆った状態でプラグ構造形成のた
めの金属膜のエッチバックを行なうようにしたから、エ
ッチバック工程においてダイシングライン部の基板表面
が荒らされることによる発塵を防止でき、半導体装置の
歩留り，信頼性を向上できる効果がある。
【００２３】また、この発明によれば、さらに金属配線
のパターニング時にダイシングラインと分離酸化膜の段
差部を覆い上記ダイシングライン上及び分離酸化膜上の
一部に広がった金属枠を形成するようにしたから、段差
部の配線用金属膜の残留の剥離を防止でき、半導体装置
の歩留り，信頼性を向上できる効果がある。
のパターニング時にダイシングラインと分離酸化膜の段
差部を覆い上記ダイシングライン上及び分離酸化膜上の
一部に広がった金属枠を形成するようにしたから、段差
部の配線用金属膜の残留の剥離を防止でき、半導体装置
の歩留り，信頼性を向上できる効果がある。
【００２４】また、この発明によれば、さらに、プラグ
形成のためのエッチバック工程の後に、ダイシングライ
ン上の絶縁膜を除去して基板表面を露出するようにした
から、ダイシング工程を容易とできる効果がある。
形成のためのエッチバック工程の後に、ダイシングライ
ン上の絶縁膜を除去して基板表面を露出するようにした
から、ダイシング工程を容易とできる効果がある。
【図１】この発明の一実施例による半導体装置の製造方
法を示す断面工程図である。
法を示す断面工程図である。
【図２】この発明の他の実施例を示す断面図である。
【図３】この発明の他の実施例を示す断面図である。
【図４】この発明の他の実施例を示す断面図である。
【図５】この発明の他の実施例を示す断面図である。
【図６】この発明の他の実施例を示す断面図である。
【図７】従来の半導体装置の製造方法を示す断面工程図
である。
である。
１ シリコン基板 ２ 分離酸化膜 ３ 層間絶縁酸化膜 ４ Ｗ膜 ５ Ａｌ膜 ３５ コンタクトホール ４０ Ｗプラグ ５１ Ａｌ枠 ５２ Ａｌ配線パターン
Claims (3)
- 【請求項１】 プラグ構造の層間配線を有する半導体装
置を製造する方法において、 ウエハ上に、所定位置に形成されたコンタクトホールを
有するチップ領域上の層間絶縁膜，及びダイシングライ
ン部の基板表面全面と該ダイシングラインと分離酸化膜
の段差部を覆う絶縁膜を形成する工程と、 上記層間絶縁膜及び絶縁膜が形成されたウエハ全面にプ
ラグ形成のための第１の金属膜を形成する工程と、 上記第１の金属膜を上記コンタクトホール内にのみに残
るようにエッチバック除去する工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 上記エッチバック工程の後ウエハ全面に
第２の金属膜を形成する工程と、 上記第２の金属膜をパターニングし、チップ領域上の金
属配線，及び上記ダイシングラインと分離酸化膜の段差
部を覆い、上記ダイシングライン上及び分離酸化膜上の
一部に広がった金属枠を形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 上記エッチバック工程の後または第２の
金属膜のパターニング工程の後、上記ダイシングライン
上の絶縁膜を除去しダイシングライン部の基板表面を露
出させる工程を含むことを特徴とする請求項２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8941492A JPH05259112A (ja) | 1992-03-12 | 1992-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8941492A JPH05259112A (ja) | 1992-03-12 | 1992-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259112A true JPH05259112A (ja) | 1993-10-08 |
Family
ID=13969994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8941492A Pending JPH05259112A (ja) | 1992-03-12 | 1992-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852872A (ja) * | 1981-09-24 | 1983-03-29 | Nec Corp | 半導体集積回路装置 |
| JPH02178922A (ja) * | 1988-12-29 | 1990-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02211652A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-03-12 JP JP8941492A patent/JPH05259112A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852872A (ja) * | 1981-09-24 | 1983-03-29 | Nec Corp | 半導体集積回路装置 |
| JPH02178922A (ja) * | 1988-12-29 | 1990-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02211652A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2777426B2 (ja) | 半導体装置の製造方法 | |
| JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| JP2001176975A (ja) | 半導体装置及びその製造方法 | |
| JP4118044B2 (ja) | 最適化された金属ヒューズの処理工程 | |
| JPH0677315A (ja) | 半導体装置 | |
| JPH05259112A (ja) | 半導体装置の製造方法 | |
| JPH10150103A (ja) | 半導体装置の製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| JP3223904B2 (ja) | 半導体装置の製造方法 | |
| KR100224716B1 (ko) | 반도체장치의 제조방법 | |
| JP3688860B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS6211783B2 (ja) | ||
| JPH09283619A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| JP2006332444A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JPS61133647A (ja) | 半導体装置の製造方法 |