JP5061653B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5061653B2
JP5061653B2 JP2007051268A JP2007051268A JP5061653B2 JP 5061653 B2 JP5061653 B2 JP 5061653B2 JP 2007051268 A JP2007051268 A JP 2007051268A JP 2007051268 A JP2007051268 A JP 2007051268A JP 5061653 B2 JP5061653 B2 JP 5061653B2
Authority
JP
Japan
Prior art keywords
electrode pad
pad
semiconductor device
forming surface
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007051268A
Other languages
English (en)
Other versions
JP2008218553A (ja
Inventor
真也 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007051268A priority Critical patent/JP5061653B2/ja
Priority to US12/035,964 priority patent/US7772699B2/en
Publication of JP2008218553A publication Critical patent/JP2008218553A/ja
Application granted granted Critical
Publication of JP5061653B2 publication Critical patent/JP5061653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、フリップチップ構造などを有する電極パッドを備える半導体装置及びその製造方法に関するものである。
半導体装置の微細化・高速化に伴い、動作周波数もギガヘルツレベルの製品が珍しくなくなっている。高速動作のための技術として、電極パッドに銅を用いたフリップチップ構造が使用されるようになっている。このようなフリップチップ構造では、図１１に示すように、半導体集積回路チップの最上層の配線１１０１に、酸化シリコンからなるカバー層１１０２及びポリイミドなどの保護膜１１０３を形成した後、保護膜１１０３より配線１１０１に到達する貫通孔を形成し、この貫通孔を介して配線１１０１に接続するように、銅よりなる電極パッド１１０４を形成している。
しかしながら、このような構造では、領域１１１０においては、電極パッド１１０４の端部が密着性の低い保護膜１１０３の開口部端部に乗り上げているため、剥がれが生じやすいという問題があった。このような構造では、電極パッド１１０４は、配線１１０１との間の接着力により保持されているため、半導体集積回路の微細化が進むにつれて配線１１０１が細線化すれば、接着領域がより狭くなり、上述した剥がれの問題がより顕著となる。
上述した構造に対し、図１２に示すような電極パッドの構造がある（特許文献１参照）。この半導体装置では、銅よりなる電極パッド１２０３を形成した後で、電極パッド１２０３の中央部上部が露出し、また、電極パッド１２０３の周囲を覆うようにポリイミドからなる保護膜１２０４を形成している。このため、図１２に一部を示す構造では、電極パッド１２０３の剥がれが抑制できるようになる。なお、電極パッド１２０３は、半導体集積回路チップの最上層の配線１２０１に、酸化シリコンからなるカバー層１２０２を形成した後、カバー層１２０２に配線１２０１に到達する貫通孔を形成し、この貫通孔を介して配線１２０１に接続するように形成すればよい。
特開２００４−０７１９０６号広報
しかしながら、図１２を用いて説明した従来の構造では、電極パッドにリークが発生するという問題があった。銅よりなる電極パッド１２０３は、一般に、メッキ法などにより銅の膜を形成した後、フォトリソグラフィ技術によりマスクパターンを形成し、このマスクパターンをマスクとしたエッチング液（薬液）によるウエットエッチングで選択的に銅膜を除去することで形成している。これは、一般的に、半導体装置の製造において、反応ガスなどを用いたドライエッチングによる銅の加工が困難とされているためである。
このように、ウエットエッチングにより電極パッド１２０３を形成しているため、電極パッド１２０３の形成時に、電極パッド１２０３の周囲のカバー層１２０２の上に、ウエットエッチングによる銅残りが発生する。このように、銅の残渣が発生すると、電極パッド１２０３に接続する電気的なパス（リークパス）が形成され、前述したように、電極パッドのリーク電流として観測されることになる。これは、生産面で歩留まり低下を起こすばかりか、信頼性の面からも半導体装置の機能に影響を及ぼす原因となるため、改善が必要であった。
本発明は、以上のような問題点を解消するためになされたものであり、銅よりなる電極パッドを、剥離が抑制されかつリークが発生しない状態で形成できるようにすることを目的とする。
本発明に係る半導体装置は、半導体集積回路チップのパッド形成面に形成された銅からなる電極パッドと、電極パッドの周囲のパッド形成面に電極パッドを囲うように形成され電極パッドの形成において発生した電極パッドの周囲のパッド形成面に残る銅の層を分断する溝部と、電極パッドの一部上面が露出し、かつ溝部を含む電極パッドの周囲を覆うようにパッド形成面の上に形成された保護膜とを少なくとも備えるようにしたものである。従って、電極パッドの周囲のパッド形成面に、除去された領域が形成されていることになる。
上記半導体装置において、溝部は電極パッドが形成された後に形成されたものであればよい。また、電極パッドの周囲に、複数の溝部が形成されているようにしてもよい。
また、本発明に係る半導体装置の製造方法は、半導体集積回路チップのパッド形成面に銅からなる膜が形成された状態とする第１工程と、銅からなる膜をマスクパターンを用いた選択的なウエットエッチングにより加工してパッド形成面に電極パッドが形成された状態とする第２工程と、電極パッドが形成された後で、マスクパターンを用いた選択的なドライエッチングにより、電極パッドの周囲のパッド形成面に電極パッドを囲う溝部が形成された状態とする第３工程と、電極パッドの一部上面が露出し、かつ溝部を含む電極パッドの周囲を覆う保護膜が、パッド形成面の上に形成された状態とする第４工程とを少なくとも備えるようにしたものである。従って、電極パッドが形成された後に、電極パッドの周囲のパッド形成面に除去された領域が形成される。
上記半導体装置の製造方法。電極パッドの周囲に、複数の溝部が形成された状態としてもよい。
以上説明したように、本発明によれば、銅からなる電極パッドの周囲のパッド形成面に電極パッドを囲うように形成された溝部を備え、この上に保護膜が形成されているようにしたので、銅よりなる電極パッドを、剥離が抑制されかつリークが発生しない状態で形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置の一部構成を示す構成図である。本実施の形態における半導体装置は、ＭＯＳトランジスタなどの複数の素子が形成された半導体集積回路チップ１０１と、半導体集積回路チップ１０１の最上層の配線１０２及び配線１０２を覆うように形成されたカバー層１０３を備えている。カバー層１０３は、例えば酸化シリコンから構成され、配線１０２の一部上面に貫通孔を備えている。なお、カバー層１０３は、酸化シリコンに限らず、酸窒化シリコン（ＳｉＯＮ）や酸フッ化シリコン（ＳｉＯＦ）などから構成されていても良い。
また、本実施の形態における半導体装置は、カバー層１０３の上面のパッド形成面に、上記貫通孔を介して配線１０２に接続する銅からなる電極パッド１０４と、電極パッド１０４の周囲のパッド形成面（カバー層１０３の上面）に電極パッド１０４を囲うように形成された溝部１３１と、電極パッド１０４の一部上面が露出し、かつ溝部１３１を含む電極パッド１０４の周囲を覆うようにパッド形成面の上に形成された保護膜１０５とを備えている。
溝部１３１は、図２の平面図に示すように、電極パッド１０４の周囲を囲うように形成されている。図２では、複数設けられた各電極パッド１０４ごとに、６角形状の２つの溝部１３１を設けるようにしている。なお、図２では、平面視６角形状に溝部１３１を形成しているが、これに限るものではなく、溝部１３１は、電極パッド１０４の周囲を囲うように形成されていればよく、他の形状であってもよい。また、電極パッド１０４の周囲に設ける溝部１３１は、２つに限るものではなく、１つでもよく、また、３つ以上であっても良いことはいうまでもない。
このように構成された本実施の形態における半導体装置によれば、カバー層１０３の上面のパッド形成面にウエットエッチングによる銅残りが発生しても、発生した銅の残渣による薄い銅の層が、溝部１３１を形成することにより分断されるようになる。この結果、本実施の形態における半導体装置によれば、電極パッド１０４におけるリーク電流の発生が抑制できるようになる。また、図２に示すように、複数設けられた各電極パッド１０４において、同様の間隔及び同様の数の溝部１３１を備えるようにすると、チップ全体において均一な効果が得られる。なお、本実施の形態における半導体装置では、電極パッド１０４の端部（一部）を覆うように、保護膜１０５を形成しているので、電極パッド１０４の剥離が発生しにくい状態となっている。
次に、上述した本実施の形態における半導体装置の製造方法について説明する。まず、図３に示すように、ＭＯＳトランジスタなどの複数の素子が形成された半導体集積回路基板３０１を用意する。半導体集積回路基板３０１には、この最上層の配線１０２及び配線１０２を覆うように形成されたカバー層１０３を備えている。また、カバー層１０３は、例えば酸化シリコンから構成され、配線１０２の一部上面に貫通孔を備えている。
例えば、配線１０２を形成した後に、この配線１０２を覆うように酸化シリコン膜を形成し、公知のフォトリソグラフィ技術とエッチング技術とにより、この酸化シリコン膜の所定箇所に、配線１０２の上面に到達する開口部（貫通孔）を形成することで、カバー層１０３が形成された状態とすることができる。このようにカバー層１０３を形成した後、貫通孔内を含むカバー層１０３の上に、例えばメッキ法により銅膜３０２が形成された状態とする。
次いで、形成した銅膜を、公知のフォトリソグラフィ技術とウエットエッチング技術とにより選択的にエッチングして加工することで、図４に示すように、カバー層１０３の表面のパッド形成面１０３ａに、配線１０２に接続する電極パッド１０４が形成された状態とすることができる。例えば、銅膜のウエットエッチングでは、燐酸，硝酸，及び酢酸からなる混酸の水溶液をエッチング液とすればよい。
次に、図５に示すように、電極パッド１０４の周囲のカバー層１０３の表面（パッド形成面）に電極パッド１０３を囲うように形成された開口パターン４０２を備えたレジストパターン４０１が形成された状態とする。例えば、よく知られたポジ型のフォトレジストを用い、フォトリソグラフィ技術により露光及び現像などをすることで、レジストパターン４０１が形成可能である。
次に、図６に示すように、レジストパターン４０１をマスクとした公知のドライエッチングにより、レジストパターン４０１の下層を選択的にエッチングし、電極パッド１０４の周囲のカバー層１０３の上面（パッド形成面）に電極パッド１０４を囲う形状の溝部１３１が形成された状態とする。溝部１３１の形成は、例えばＣＦ4ガス及び酸素ガスをエッチングガスとして用いたプラズマエッチング（反応性イオンエッチング）により行えばよい。
このドライエッチングによれば、カバー層１０３の上面の銅エッチング残渣も、プラズマから生成されたイオンの物理的な衝撃などによりエッチングされ、除去されるようになる。また、銅エッチング残渣は、わずかな膜厚であるため、実用的なエッチング処理時間内に容易に除去されるようになる。この結果、電極パッド１０４に接続する電気的なパス（リークパス）が切断されることになり、電極パッド１０４のリーク電流が防げるようになる。
以上のようにして溝部１３１を形成したら、レジストパターン４０１を除去し、この後、電極パッド１０４及び溝部１３１を含むカバー層１０３の上にポリイミド膜を塗布・形成し、形成したポリイミド膜に開口部を形成する。例えば、感光性を有するポリイミド膜を用いることで、塗布したポリイミド膜に露光・現像を施すことで、電極パッド１０４の上面に開口部を形成することができる。この結果、図７に示すように、電極パッド１０４の一部上面が露出し、かつ溝部１０３を含む電極パッド１０４の周囲を覆う保護膜１０５が、カバー層１０３の上面（パッド形成面）に形成された状態が得られる。この後、半導体集積回路基板３０１を各チップに切り出すことで、図１に示すような、半導体集積回路チップ１０１が得られる。
また、上述では、１つの電極パッド１０４の周囲に複数の溝部１３１を設けるようにしたが、これに限るものではない。例えば、１つの電極パッドの周囲には、１つの溝部が設けられているようにしても良い。また例えば、図８に示すように、隣り合う電極パッド１０４の間に、各電極パッド１０４に対して共通となる、１つの溝部８３１を設けるようにしても良い。ただし、複数の溝部（段差）が設けられている方が、この領域のカバー層１０３の表面積が増えることになり、この上に形成される保護膜１０５との接合強度を向上させることができる。
以上に説明したように、本実施の形態によれば、電極パッド１０４のリーク電流が防げるようになり、また、カバー層１０３と保護膜１０５との接合強度が向上するようになるので、製品の歩留まりが向上して生産効率の向上が図れ、また、製品の品質を向上させることができるようになる。
ところで、よく知られているように、ウエットエッチングによる残渣は、残したいパターンに近い領域ほど厚く形成される。例えば、図９の断面図に模式的に示すように、銅エッチング残渣９０１は、カバー層１０３のパッド形成面１０３ａにおいて、電極パッド１０４に近い領域ほど厚く、電極パッド１０４から離れている領域ほど薄い。これに対し、図１０に示すような、電極パッド１０４に近い領域ほど幅が広い溝部１０３１を、電極パッド１０４の周囲のパッド形成面１０３ａに、電極パッド１０４を囲うように形成すれば、残渣除去がより効果的に行える。前述したような、マスクパターンを用いた溝部の形成において、より広い開口パターンの部分ほど、より効率的にエッチングが進行するため、残渣が厚い領域ほど、幅広の溝部を形成することで、残渣除去がより効率的に行え、探索防止がより効果的に行えるようになる。
なお、上述では、電極パッドの電流リークを抑制するために、電極パッドの周囲に溝部（段差）を設けるようにしたが、これに限るものではない。例えば、半導体集積回路チップの集積回路を構成している所謂ダマシン法により形成された銅配線部において、配線間の層間絶縁層に、スリット状の溝部（段差）を形成するようにしても良い。
本発明の実施の形態における半導体装置の一部構成を示す構成図である。 本発明の実施の形態における半導体装置の一部構成を示す平面図である。 本実施の形態における半導体装置の製造方法について説明する断面図である。 本実施の形態における半導体装置の製造方法について説明する断面図である。 本実施の形態における半導体装置の製造方法について説明する断面図である。 本実施の形態における半導体装置の製造方法について説明する断面図である。 本実施の形態における半導体装置の製造方法について説明する断面図である。 本発明の実施の形態における他の半導体装置の一部構成を示す構成図である。 銅のエッチングにる残渣の状態を説明するための説明図である。 本発明の実施の形態における他の半導体装置の一部構成を示す構成図である。 従来よりある半導体装置の構成例を示す断面図である。 従来よりある半導体装置の構成例を示す断面図である。
符号の説明
１０１…半導体集積回路チップ、１０２…配線、１０３…カバー層、１０４…電極パッド、１０５…保護膜、１３１…溝部。

Claims (5)

  1. 半導体集積回路チップのパッド形成面に形成された銅からなる電極パッドと、
    前記電極パッドの周囲の前記パッド形成面に前記電極パッドを囲うように形成され、前記電極パッドの形成において発生した前記電極パッドの周囲の前記パッド形成面に残る銅の層を分断する溝部と、
    前記電極パッドの一部上面が露出し、かつ前記溝部を含む前記電極パッドの周囲を覆うように前記パッド形成面の上に形成された保護膜と
    を少なくとも備えることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記溝部は、前記電極パッド部が形成された後に形成されたものである
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記電極パッドの周囲に、複数の前記溝部が形成されている
    ことを特徴とする半導体装置。
  4. 半導体集積回路チップのパッド形成面に銅からなる膜が形成された状態とする第１工程と、
    前記銅からなる膜をマスクパターンを用いた選択的なウエットエッチングにより加工して前記パッド形成面に電極パッドが形成された状態とする第２工程と、
    前記電極パッドが形成された後で、マスクパターンを用いた選択的なドライエッチングにより、前記電極パッドの周囲の前記パッド形成面に前記電極パッドを囲う溝部が形成された状態とする第３工程と、
    前記電極パッドの一部上面が露出し、かつ前記溝部を含む前記電極パッドの周囲を覆う保護膜が、前記パッド形成面の上に形成された状態とする第４工程と
    を少なくとも備えることを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記電極パッドの周囲に、複数の前記溝部が形成された状態とする
    ことを特徴とする半導体装置の製造方法。
JP2007051268A 2007-03-01 2007-03-01 半導体装置及びその製造方法 Expired - Fee Related JP5061653B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007051268A JP5061653B2 (ja) 2007-03-01 2007-03-01 半導体装置及びその製造方法
US12/035,964 US7772699B2 (en) 2007-03-01 2008-02-22 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007051268A JP5061653B2 (ja) 2007-03-01 2007-03-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008218553A JP2008218553A (ja) 2008-09-18
JP5061653B2 true JP5061653B2 (ja) 2012-10-31

Family

ID=39732492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007051268A Expired - Fee Related JP5061653B2 (ja) 2007-03-01 2007-03-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7772699B2 (ja)
JP (1) JP5061653B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658395B2 (en) 2017-03-24 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230143273A (ko) * 2022-04-05 2023-10-12 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286541A (ja) * 1990-04-03 1991-12-17 Nec Corp 半導体装置
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JP3849110B2 (ja) * 1998-06-29 2006-11-22 富士通株式会社 金属配線形成方法
JP3511172B2 (ja) * 2001-03-30 2004-03-29 富士通カンタムデバイス株式会社 高周波半導体装置
JP2004071906A (ja) 2002-08-07 2004-03-04 Rohm Co Ltd 半導体装置
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008218553A (ja) 2008-09-18
US7772699B2 (en) 2010-08-10
US20080211094A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US20150208517A1 (en) Embedded trace substrate and method of forming the same
JP4765947B2 (ja) 半導体装置およびその製造方法
JP5433228B2 (ja) 半導体装置の製造方法
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
JP5061653B2 (ja) 半導体装置及びその製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP2007173325A (ja) 半導体装置の製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP2008130880A (ja) 半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP2005354046A (ja) 半導体装置の製造方法
CN108257934B (zh) 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
US8642479B2 (en) Method for forming openings in semiconductor device
JP2006120978A (ja) 半導体装置及びその製造方法
JP2007115853A (ja) 半導体装置及びその製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
KR101055857B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR101044379B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100709454B1 (ko) 반도체 소자의 형성 방법
JP2010062176A (ja) 半導体装置およびその製造方法
JP2005072406A (ja) 半導体素子及びその製造方法
JP4913456B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees