JP4913456B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4913456B2
JP4913456B2 JP2006078195A JP2006078195A JP4913456B2 JP 4913456 B2 JP4913456 B2 JP 4913456B2 JP 2006078195 A JP2006078195 A JP 2006078195A JP 2006078195 A JP2006078195 A JP 2006078195A JP 4913456 B2 JP4913456 B2 JP 4913456B2
Authority
JP
Japan
Prior art keywords
wiring
resist film
forming
film
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006078195A
Other languages
English (en)
Other versions
JP2007258306A (ja
Inventor
智宏 伊藤
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006078195A priority Critical patent/JP4913456B2/ja
Publication of JP2007258306A publication Critical patent/JP2007258306A/ja
Application granted granted Critical
Publication of JP4913456B2 publication Critical patent/JP4913456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

この発明は、配線および柱状電極を有する半導体装置の製造方法に関する。
従来の半導体装置には、半導体基板上に柱状電極を形成したものがある(例えば、特許文献1参照)。この場合、柱状電極の形成方法としては、半導体ウエハ上の全面に形成された下地金属層上に柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成し、下地金属層をメッキ電流路とした電解メッキを行なうことにより、メッキレジスト膜の開口部内の下地金属層上に柱状電極を形成し、メッキレジスト膜をレジスト剥離液を用いて剥離する方法が用いられている。
特許第3430290号公報
ところで、CSP(chip size package)と呼ばれる半導体装置では、一般的に、半導体基板上に形成された配線の接続パッド部上に柱状電極が形成されている。このような半導体装置の製造方法において、柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離するとき、柱状電極形成用メッキレジスト膜が主としてその上面側からのみ剥離されるため、配線間の間隔が狭くなったり柱状電極の高さが高くなったりすると、配線間や柱状電極間にレジスト残渣が発生することがある。このレジスト残渣は、配線をマスクとして下地金属層をエッチングするとき、マスクとなってエッチング不良を引き起こし、配線間の短絡の原因となってしまう。
そこで、この発明は、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにすることができる半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、一面に複数の接続パッドを有する半導体ウエハの前記一面に前記接続パッドを露出する開口部を有する絶縁膜を形成し、前記接続パッドを含む前記絶縁膜の全面に下地金属層を形成し、前記下地金属層上に前記接続パッドに接続されパターニングされた配線を形成するとともに前記配線を露出し且つ少なくとも前記半導体ウエハのダイシングラインに対応する部分の前記下地金属層を覆うレジスト膜を形成し、前記配線の接続パッド部を露出する第1の開口部を有し且つ前記レジスト膜の少なくとも前記ダイシングラインに対応する部分を露出する第2の開口部を有する柱状電極形成用メッキレジスト膜を形成し、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の第1の開口部内の前記配線の接続パッド部上に柱状電極を形成し、前記レジスト膜および前記柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離し、前記配線下以外の前記下地金属層を除去することを特徴とするものである。
この発明によれば、柱状電極形成用メッキレジスト膜のダイシングラインに対応する部分に第2の開口部を形成しているので、この第2の開口部の存在により、柱状電極形成用メッキレジスト膜の平面的な剥離面積が小さくなり、且つ、レジスト剥離液に浸される表面積が大きくなり、これにより柱状電極形成用メッキレジスト膜が剥離されやすくなり、ひいては柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにすることができる。この場合、柱状電極形成用メッキレジスト膜の第2の開口部つまりダイシングラインに対応する部分の下地金属層をレジスト膜で覆っているのは、柱状電極形成用メッキレジスト膜の第2の開口部つまりダイシングラインに対応する部分の下地金属層上にメッキ膜が形成されないようにするためである。
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線7の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
(製造方法の第1の例)
次に、この半導体装置の製造方法の第1の例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂等からなる保護膜(絶縁膜)5が形成され、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する部分に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングラインに対応する領域である。
次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面に、ノボラック系樹脂のポジ型の液状レジストを塗布し、露光、現像を行なうことにより、配線8形成領域に対応する部分に開口部24を有する配線形成用メッキレジスト膜23を形成する。この場合、ポジ型であるため、塗布された液状レジストの非露光部が配線形成用メッキレジスト膜23として残存される。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、配線形成用メッキレジスト膜23の開口部24内の下地金属層7の上面に配線8を形成する。
次に、図4に示すように、配線形成用メッキレジスト膜23をそのまま残存させた状態で、配線8および配線形成用メッキレジスト膜23の上面に、アクリル系樹脂のネガ型のドライフィルムレジストをラミネートし、露光、現像を行なうことにより、配線8の接続パッド部に対応する部分およびダイシングライン22に対応する部分に第1の開口部26および第2の開口部27を有する柱状電極形成用メッキレジスト膜25を形成する。この場合、ネガ型であるため、ラミネートされたドライフィルムレジストの露光部が柱状電極形成用メッキレジスト膜25として残存される。
次に、図5に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、柱状電極形成用メッキレジスト膜25の第1の開口部26内の配線8の接続パッド部上面に柱状電極9を形成する。この場合、柱状電極形成用メッキレジスト膜25の第2の開口部27つまりダイシングライン22に対応する部分の下地金属層7は配線形成用メッキレジスト膜23で覆われているので、柱状電極形成用メッキレジスト膜25の第2の開口部27つまりダイシングライン22に対応する部分の下地金属層7上にはメッキ膜は形成されない。
次に、両メッキレジスト膜23、25を同時に剥離する。例えば、モノエタノールアミン系のレジスト剥離液は、アクリル系樹脂のネガ型の柱状電極形成用メッキレジスト膜25およびノボラック系樹脂のポジ型の配線形成用メッキレジスト膜23の双方を剥離することができる。そこで、モノエタノールアミン系のレジスト剥離液を用いて、両メッキレジスト膜23、25を同時に剥離する。
この場合、柱状電極形成用メッキレジスト膜25は、ダイシングライン22に対応する部分に形成された第2の開口部27の存在により、平面的な剥離面積が小さくなり、且つ、レジスト剥離液に浸される表面積が大きくなるので、剥離されやすくなる。この結果、柱状電極形成用メッキレジスト膜25を剥離した際にレジスト残渣が発生しにくいようにすることができる。
ところで、図4に示す製造工程において、配線形成用メッキレジスト膜23をそのまま残存させた状態で、配線8および配線形成用メッキレジスト膜23の上面に柱状電極形成用メッキレジスト膜25を形成しているので、配線8間に配線形成用メッキレジスト膜23が存在し、配線8間に柱状電極形成用メッキレジスト膜25が入り込む余地はない。
そして、ノボラック系樹脂のポジ型の配線形成用メッキレジスト膜23は、レジスト剥離液に対して溶解して剥離される。この場合、配線形成用メッキレジスト膜23は、そのダイシングライン22に対応する部分が柱状電極形成用メッキレジスト膜25の第2の開口部27を介して露出されているため、この第2の開口部27からレジスト剥離液が浸透し、その上の柱状電極形成用メッキレジスト膜25の存在に関係なく、溶解して剥離される。
一方、アクリル系樹脂のネガ型の柱状電極形成用メッキレジスト膜25は、レジスト剥離液に対して膨潤して剥離される。この場合、柱状電極形成用メッキレジスト膜25は、レジスト剥離液と接触している表面から膨潤して剥離されると同時に、配線形成用メッキレジスト膜23が溶解して剥離されることにより配線8間に形成された図6に示す空洞28の存在により、浮き上がり、いわゆるリフトオフ法により剥離される。
したがって、配線8間の間隔が狭くなったり柱状電極9の高さが高くなったりした場合であっても、配線8間および柱状電極9間に柱状電極形成用メッキレジスト膜25のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜25のレジスト残渣に起因する配線8間でのショートの発生を確実に防止することができる。
このようにして、両メッキレジスト膜23、25を剥離したら、次に、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図7に示すように、配線8下にのみ下地金属層7が残存される。次に、図8に示すように、配線8および柱状電極9を含む保護膜5の上面にエポキシ系樹脂等からなる封止膜10をその厚さが柱状電極9の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
次に、封止膜10の上面側を適宜に研磨することにより、図9に示すように、柱状電極9の上面を露出させるとともに、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。次に、図10に示すように、柱状電極9の上面に半田ボール11を形成する。次に、図11に示すように、半導体ウエハ21等をダイシングライン22に沿って切断すると、図1に示す半導体装置が複数個得られる。
なお、上記実施形態では、柱状電極形成用メッキレジスト膜25をアクリル系樹脂のネガ型のドライフィルムレジストで形成した場合について説明したが、これに限らず、アクリル系樹脂のネガ型の液状レジストあるいはノボラック系樹脂のネガ型の液状レジストで形成するようにしてもよい。また、各メッキレジスト膜23、25をそれ専用のレジスト剥離液を用いて別々に剥離するようにしてもよい。
また、上記実施形態とは逆に、配線形成用メッキレジスト膜23をアクリル系樹脂のネガ型の液状レジストで形成し、柱状電極形成用メッキレジスト膜25をノボラック系樹脂のポジ型のドライフィルムレジストで形成するようにしてもよい。このようにした場合も、配線形成用メッキレジスト膜23は、そのダイシングライン22に対応する部分が柱状電極形成用メッキレジスト膜25の第2の開口部27を介して露出されるため、この第2の開口部27からレジスト剥離液が浸透し、膨潤による剥離が促進され、配線8間における下地金属層7の上面に配線形成用メッキレジスト膜23のレジスト残渣が発生しにくいようにすることができる。
(製造方法の第2の例)
次に、図1に示す半導体装置の製造方法の第2の例について説明する。まず、図3に示すように、全面に下地金属層7を形成した後に、図12に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、下地金属層7の上面全体に配線形成用膜8aを形成する。この場合、下地金属層7は、例えば、スパッタにより形成されたクロム層上にスパッタによりニッケル層を形成したからなっている。
次に、下地金属層7の上面の配線8形成領域に、ノボラック系樹脂のポジ型の液状レジストを塗布し、露光、現像を行なうことにより、配線形成用レジスト膜31をパターン形成する。次に、配線形成用レジスト膜31をマスクとして配線形成用膜8aをエッチングしてパターニングすると、図13に示すように、配線形成用レジスト膜31下に配線8が形成される。次に、配線形成用レジスト膜31をレジスト剥離液を用いて剥離する。
次に、図14に示すように、下地金属層7の上面のダイシングライン22に対応する領域に、ノボラック系樹脂のポジ型の液状レジストを塗布し、露光、現像を行なうことにより、保護用レジスト膜32をパターン形成する。次に、下地金属層7、配線8および保護用レジスト膜32の上面に、ノボラック系樹脂のポジ型のドライフィルムレジストをラミネートし、露光、現像を行なうことにより、配線8の接続パッド部に対応する部分およびダイシングライン22に対応する部分に第1の開口部34および第2の開口部35を有する柱状電極形成用メッキレジスト膜33を形成する。
この場合、非露光部からなるポジ型の配線形成用レジスト膜31は、同じくポジ型の柱状電極形成用メッキレジスト膜33の第2の開口部35に対応する部分が露光され、現像液に対して溶解性となる。そこで、この場合の現像は、配線形成用レジスト膜31の表面側がある程度溶解しても、柱状電極形成用メッキレジスト膜33の第2の開口部35内に配線形成用レジスト膜31がある程度残るようにする。
次に、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、柱状電極形成用メッキレジスト膜33の第1の開口部34内の配線8の接続パッド部上面に柱状電極9を形成する。この場合、柱状電極形成用メッキレジスト膜33の第2の開口部35つまりダイシングライン22に対応する部分の下地金属層7は保護用レジスト膜32で覆われているので、柱状電極形成用メッキレジスト膜33の第2の開口部35つまりダイシングライン22に対応する部分の下地金属層7上にはメッキ膜は形成されない。
次に、両保護用レジスト膜32、33をレジスト剥離液を用いて同時に剥離する。この場合、保護用レジスト膜32、33は、共にノボラック系樹脂のポジ型であるので、共にレジスト剥離液に対して溶解して剥離される。しかも、保護用レジスト膜32は、ダイシングライン22に対応する部分のみに形成され、且つ、柱状電極形成用メッキレジスト膜25の第2の開口部27を介して露出されているため、この第2の開口部27からレジスト剥離液が浸透し、溶解して容易に剥離される。
一方、柱状電極形成用メッキレジスト膜33は、第2の開口部35の存在により、平面的な剥離面積が小さくなり、且つ、レジスト剥離液に浸される表面積が大きくなるので、剥離されやすくなる。したがって、配線8間の間隔が狭くなったり柱状電極9の高さが高くなったりした場合であっても、配線8間および柱状電極9間に柱状電極形成用メッキレジスト膜33のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜33のレジスト残渣に起因する配線8間でのショートの発生を確実に防止することができる。
次に、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図7に示すように、配線8下にのみ下地金属層7が残存される。この場合、下地金属層7の最上層は例えばニッケル層であるので、下地金属層7と銅からなる配線8との選択比を十分とすることができる。以下、上記と同様の製造工程を経ると、図1に示す半導体装置が複数個得られる。
この発明の製造方法により製造された半導体装置の一例の断面図。 図1に示す半導体装置の製造方法の第1の例において、当初用意したものの断面図。 図2に続く製造工程の断面図。 図3に続く製造工程の断面図。 図4に続く製造工程の断面図。 図5に続く製造工程の断面図。 図6に続く製造工程の断面図。 図7に続く製造工程の断面図。 図8に続く製造工程の断面図。 図9に続く製造工程の断面図。 図10に続く製造工程の断面図。 図1に示す半導体装置の製造方法の第2の例において、所定の製造工程の断面図。 図12に続く製造工程の断面図。 図13に続く製造工程の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜(絶縁膜)
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
21 半導体ウエハ
22 ダイシングライン
23 配線形成用メッキレジスト膜
24 開口部
25 柱状電極形成用メッキレジスト膜
26 第1の開口部
27 第2の開口部
31 配線形成用レジスト膜
32 保護用レジスト膜
33 柱状電極形成用レジスト膜
34 第1の開口部
25 第2の開口部

Claims (11)

  1. 一面に複数の接続パッドを有する半導体ウエハの前記一面に前記接続パッドを露出する開口部を有する絶縁膜を形成し、前記接続パッドを含む前記絶縁膜の全面に下地金属層を形成し、前記下地金属層上に前記接続パッドに接続されパターニングされた配線を形成するとともに前記配線を露出し且つ少なくとも前記半導体ウエハのダイシングラインに対応する部分の前記下地金属層を覆うレジスト膜を形成し、前記配線の接続パッド部を露出する第1の開口部を有し且つ前記レジスト膜の少なくとも前記ダイシングラインに対応する部分を露出する第2の開口部を有する柱状電極形成用メッキレジスト膜を形成し、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の第1の開口部内の前記配線の接続パッド部上に柱状電極を形成し、前記レジスト膜および前記柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離し、前記配線下以外の前記下地金属層を除去することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記配線の形成は、前記下地金属層上に配線形成領域に対応する部分に開口部を有する配線形成用メッキレジスト膜を形成し、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線形成用メッキレジスト膜の開口部内の前記下地金属層上に配線を形成する工程であることを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の発明において、前記柱状電極形成用メッキレジスト膜の形成は、前記配線および前記配線形成用メッキレジスト膜上に、前記配線の接続パッド部に対応する部分および前記ダイシングラインに対応する部分に第1の開口部および第2の開口部を有する柱状電極形成用メッキレジスト膜を形成する工程であることを特徴とする半導体装置の製造方法。
  4. 請求項3に記載の発明において、前記配線形成用メッキレジスト膜および前記柱状電極形成用メッキレジスト膜を同一のレジスト剥離液を用いて同時に剥離することを特徴とする半導体装置の製造方法。
  5. 請求項3に記載の発明において、前記配線形成用メッキレジスト膜はポジ型のレジストで形成し、前記柱状電極形成用メッキレジスト膜はネガ型のレジストで形成することを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の発明において、前記配線形成用メッキレジスト膜はノボラック系樹脂のポジ型の液状レジストで形成し、前記柱状電極形成用メッキレジスト膜はアクリル系樹脂のネガ型のドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の発明において、前記レジスト剥離液はモノエタノールアミン系のレジスト剥離液であることを特徴とする半導体装置の製造方法。
  8. 請求項1に記載の発明において、前記配線の形成は、前記下地金属層の全面に形成された配線形成用膜をパターニングして形成する工程であることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の発明において、前記配線を形成した後に、前記ダイシングラインに対応する部分の前記下地金属層を覆う前記レジスト膜を形成することを特徴とする半導体装置の製造方法。
  10. 請求項9に記載の発明において、前記レジスト膜および前記柱状電極形成用メッキレジスト膜は共にポジ型のレジストで形成することを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の発明において、前記レジスト膜はノボラック系樹脂のポジ型の液状レジストで形成し、前記柱状電極形成用メッキレジスト膜はノボラック系樹脂のポジ型のドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。
JP2006078195A 2006-03-22 2006-03-22 半導体装置の製造方法 Expired - Fee Related JP4913456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006078195A JP4913456B2 (ja) 2006-03-22 2006-03-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006078195A JP4913456B2 (ja) 2006-03-22 2006-03-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007258306A JP2007258306A (ja) 2007-10-04
JP4913456B2 true JP4913456B2 (ja) 2012-04-11

Family

ID=38632261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006078195A Expired - Fee Related JP4913456B2 (ja) 2006-03-22 2006-03-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4913456B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132036A (ja) * 1989-10-18 1991-06-05 Fujitsu Ltd 半導体装置の製造方法
JP2005333162A (ja) * 1998-08-10 2005-12-02 Fujitsu Ltd ハンダバンプの形成方法
JP2000235989A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The バンプ付き回路基板の製造方法
JP4225005B2 (ja) * 2002-08-19 2009-02-18 株式会社デンソー 電解めっきを用いた配線の形成方法
JP4161754B2 (ja) * 2003-03-14 2008-10-08 カシオ計算機株式会社 半導体装置の製造方法
JP4539364B2 (ja) * 2004-02-20 2010-09-08 Jsr株式会社 バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法

Also Published As

Publication number Publication date
JP2007258306A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
TWI413461B (zh) 佈線板之製造方法
KR100956229B1 (ko) 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
KR101746480B1 (ko) 반도체 컴포넌트 및 구조물의 제조 방법
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP4225005B2 (ja) 電解めっきを用いた配線の形成方法
JP4913456B2 (ja) 半導体装置の製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JP4686962B2 (ja) 半導体装置の製造方法
JP4161754B2 (ja) 半導体装置の製造方法
JP5061653B2 (ja) 半導体装置及びその製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP4134770B2 (ja) 半導体装置およびその製造方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP2005294546A (ja) メッキパターンの形成方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPH06342796A (ja) 突起電極の形成方法
JP2007250849A (ja) 半導体装置の製造方法
JP2009016869A (ja) 電子装置の製造方法
JP5068830B2 (ja) 半導体装置
JP2009272448A (ja) 半導体装置の製造方法
JP2010062176A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees