JP4949790B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4949790B2
JP4949790B2 JP2006260346A JP2006260346A JP4949790B2 JP 4949790 B2 JP4949790 B2 JP 4949790B2 JP 2006260346 A JP2006260346 A JP 2006260346A JP 2006260346 A JP2006260346 A JP 2006260346A JP 4949790 B2 JP4949790 B2 JP 4949790B2
Authority
JP
Japan
Prior art keywords
forming
wiring
resist film
plating resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006260346A
Other languages
English (en)
Other versions
JP2008084919A (ja
Inventor
ツトム 宮本
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006260346A priority Critical patent/JP4949790B2/ja
Publication of JP2008084919A publication Critical patent/JP2008084919A/ja
Application granted granted Critical
Publication of JP4949790B2 publication Critical patent/JP4949790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来のCSP(chip size package)と呼ばれる半導体装置には、半導体基板上に形成された配線の接続パッド部上面に柱状電極のような導電体を形成したものがある(例えば、特許文献1参照)。この場合、半導体装置の製造方法としては、半導体基板上の全面に形成された下地金属層上に形成された配線を含む下地金属層の上面に、配線の接続パッド部つまり柱状電極(導電体)形成領域に対応する部分に開口部を有するメッキレジスト膜を形成し、下地金属層をメッキ電流路とした電解メッキを行なうことにより、メッキレジスト膜の開口部内の配線の接続パッド部上面に柱状電極を形成し、メッキレジスト膜をレジスト剥離液を用いて剥離し、配線をマスクとして配線下以外の領域における下地金属層をエッチングして除去する方法が用いられている。
特開2004−349461号公報
しかしながら、上記従来の半導体装置の製造方法において、柱状電極(導電体)形成用メッキレジスト膜をレジスト剥離液を用いて剥離するとき、柱状電極(導電体)形成用メッキレジスト膜が主としてその上面側からのみ剥離されるため、配線間の間隔が狭くなると、配線間にレジスト残渣が発生することがある。このレジスト残渣は、配線をマスクとして下地金属層をエッチングするとき、マスクとなってエッチング不良を引き起こし、配線間の短絡の原因となってしまう。そして、これを回避するために、配線間に導電体形成用メッキレジスト膜とは別の膜を形成した場合、導電体形成用メッキレジスト膜を露光した際に、導電体形成用メッキレジスト膜と別の膜との間に気泡が生じて、この気泡に起因して、導電体形成用メッキレジスト膜が別の膜から剥離してしまうという問題があった。
そこで、この発明は、導電体形成用メッキレジスト膜の不要な剥離が生じないようにする半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明は、半導体基板上の全面に下地金属層を形成する工程と、前記下地金属層上に配線形成領域に対応する部分に開口部を有する配線形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線形成用メッキレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、前記配線形成用メッキレジスト膜を剥離する工程と、前記配線を含む前記下地金属層上に前記配線の一部を露出する開口部を有する被覆膜および導電体形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記導電体形成用メッキレジスト膜および前記被覆膜の開口部内の前記配線の露出部上に柱状電極を形成する工程と、前記導電体形成用メッキレジスト膜および前記被覆膜をレジスト剥離液を用いて剥離する工程と、前記配線下以外の領域における前記下地金属層を除去する工程と、を含み、前記導電体形成用メッキレジスト膜を形成する工程は、感光性を有しない前記被覆膜を形成することを含むことを特徴とするものである。
請求項に記載の発明は、半導体基板上の全面に下地金属層を形成する工程と、
前記下地金属層上に配線形成領域に対応する部分に開口部を有し且つ光照射によりガスが発生しない化学増幅型の配線形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線形成用メッキレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、前記配線および前記配線形成用メッキレジスト膜上に前記配線の一部を露出する開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記導電体形成用メッキレジスト膜の開口部内の前記配線の露出部上に柱状電極を形成する工程と、前記導電体形成用メッキレジスト膜および前記配線形成用メッキレジスト膜をレジスト剥離液を用いて剥離する工程と、前記配線下以外の領域における前記下地金属層を除去する工程と、を含むことを特徴とするものである。
この発明によれば、導電体形成用メッキレジスト膜の不要な剥離が生じないようにすることができる。
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。ここで、配線8(下地金属層7を含む)は、接続パッド2に接続された接続部8aと、先端の接続パッド部8bと、その間の引き回し線部8cとからなっている。
配線8の接続パッド部8b上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
(製造方法の第1実施形態)
次に、この半導体装置の製造方法の第1実施形態について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂等からなる保護膜5が形成され、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。
この場合、ウエハ状態のシリコン基板1の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する部分に形成された集積回路に電気的に接続されている。なお、図2において、符号21で示す領域はダイシングラインに対応する領域である。
次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面に、ノボラック樹脂と感光剤とそれらを溶解させる溶剤とからなるナフトキノンジアジド(NQD)系のポジ型の液状レジストをスピンコート法等により塗布し、未露光の配線形成用メッキレジスト膜22を形成する。次に、配線形成用露光マスク23を用意する。この場合、配線形成用露光マスク23は、図1に示す配線8に対応する部分を透過部23aとされ、それ以外を遮光部23bとされたものからなっている。
次に、未露光の配線形成用メッキレジスト膜22の上側に配線形成用露光マスク23を位置決めして配置し、配線形成用露光マスク23の上側から紫外線を照射して露光を行なう。すると、配線形成用メッキレジスト膜22のうち、配線8形成領域に対応する領域が露光部となり、それ以外の領域が非露光部となる。
次に、図4に示すように、現像を行なうと、配線形成用メッキレジスト膜22のうち、露光部である配線8形成領域に対応する部分に開口部22aが形成される。この場合、配線形成用メッキレジスト膜22はポジ型であるため、露光部が溶解され、非露光部が残存される。次に、図5に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、配線形成用メッキレジスト膜22の開口部22a内の下地金属層7の上面に配線8が形成される。次に、配線形成用メッキレジスト膜22をレジスト剥離液を用いて剥離する。
次に、図6に示すように、配線8を含む下地金属層7の上面に、ノボラック樹脂またはアクリル樹脂を溶剤で溶解させた、感光剤を含まない液状樹脂をスピンコート法等により塗布し、被覆膜24を形成する。この場合、被覆膜24によって配線8を完全に覆い、配線8間に配線8の厚さよりも厚い被覆膜24が形成されるようにする。
次に、被覆膜24の上面に、アクリル樹脂と光重合開始剤とそれらを溶解させる溶剤とからなるネガ型のドライフィルムレジストをラミネートし、未露光の柱状電極形成用メッキレジスト膜25を形成する。次に、柱状電極形成用露光マスク26を用意する。この場合、柱状電極形成用露光マスク26は、配線8の接続パッド部8a(柱状電極9形成領域)に対応する部分を遮光部26aとされ、それ以外を透過部26bとされたものからなっている。
次に、未露光の柱状電極形成用メッキレジスト膜25の上側に柱状電極形成用露光マスク26を位置決めして配置し、柱状電極形成用露光マスク26の上側から紫外線を照射して露光を行なう。すると、柱状電極形成用メッキレジスト膜25のうち、配線8の接続パッド部8a(柱状電極9形成領域)に対応する領域が非露光部となり、それ以外の領域が露光部となる。
ここで、被覆膜24は、後述の如く、柱状電極形成用メッキレジスト膜25を剥離する際にレジスト残渣が発生しにくいようにするためのものである。この場合、この被覆膜24の代わりに、図5に示す、開口部22aを有する配線形成用メッキレジスト膜22をそのまま残存させて用いることが考えられる。
しかしながら、開口部22aを有する配線形成用メッキレジスト膜22は、感光剤を含む非露光部からなっているので、未露光の柱状電極形成用メッキレジスト膜25を紫外線を照射して露光するとき、紫外線が照射され、感光反応により感光剤から窒素(N2)が離脱し、この離脱された窒素が配線形成用メッキレジスト膜22と柱状電極形成用メッキレジスト膜25との間に気泡として介在され、柱状電極形成用メッキレジスト膜25の不要な剥離の原因となり、好ましくない。
これに対し、被覆膜24は、感光剤を含んでいないので、未露光の柱状電極形成用メッキレジスト膜25を紫外線を照射して露光するとき、紫外線が照射されても、ガスが発生することがなく、配線形成用メッキレジスト膜22と柱状電極形成用メッキレジスト膜25との間に気泡が介在されることがなく、この気泡に起因する柱状電極形成用メッキレジスト膜25の不要な剥離が生じないようにすることができる。
次に、図7に示すように、現像を行なうと、柱状電極形成用メッキレジスト膜25のうち、非露光部である配線8の接続パッド部8b(柱状電極9形成領域)に対応する部分に開口部25aが形成される。この場合、アルカリ現像液を用いると、アルカリ可溶なノボラック樹脂またはアクリル樹脂からなる被覆膜24も溶解され、柱状電極形成用メッキレジスト膜25の開口部25aに対応する部分における被覆膜24に開口部24aが連続して形成され、配線8の接続パッド部8b上面が露出される。
次に、図8に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、柱状電極形成用メッキレジスト膜25および被覆膜24の開口部25a、24a内の配線8の接続パッド部8b上面に柱状電極9が形成される。
次に、柱状電極形成用メッキレジスト膜25および被覆膜24を同時に剥離する。例えば、モノエタノールアミン系のレジスト剥離液は、アクリル樹脂を含むネガ型の柱状電極形成用メッキレジスト膜25およびノボラック樹脂またはアクリル樹脂からなる被覆膜24の双方を剥離することができる。そこで、モノエタノールアミン系のレジスト剥離液を用いて、柱状電極形成用メッキレジスト膜25および被覆膜24を同時に剥離する。
この第1実施形態においては、図6に示す工程において、配線8を含む下地金属層7の上面に被覆膜24を形成し、被覆膜24の上面に柱状電極形成用メッキレジスト膜25を形成しているので、配線8間に配線8の厚さよりも厚い被覆膜24が存在し、配線8間に柱状電極形成用メッキレジスト膜25が入り込む余地はない。
そして、ノボラック樹脂またはアクリル樹脂からなる被覆膜24は、レジスト剥離液に対して溶解して剥離される。一方、アクリル樹脂を含むネガ型の柱状電極形成用メッキレジスト膜25は、レジスト剥離液に対して膨潤して剥離される。この場合、柱状電極形成用メッキレジスト膜25は、レジスト剥離液と接触している表面から膨潤して剥離されると同時に、被覆膜24が溶解して剥離されることにより、柱状電極形成用メッキレジスト膜25下に空洞が形成されるため、浮き上がり、いわゆるリフトオフ法により剥離される。
したがって、配線8間の間隔が狭くなった場合であっても、配線8間に柱状電極形成用メッキレジスト膜25のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜25のレジスト残渣に起因する配線8間でのショートの発生を確実に防止することができる。
このようにして、柱状電極形成用メッキレジスト膜25および被覆膜24を剥離したら、次に、配線8をマスクとして配線8下以外の領域における下地金属層7をエッチングして除去すると、図9に示すように、配線8下にのみ下地金属層7が残存される。次に、図10に示すように、配線8および柱状電極9を含む保護膜5の上面にエポキシ系樹脂等からなる封止膜10をその厚さが柱状電極9の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
次に、封止膜10の上面側を適宜に研磨することにより、図11に示すように、柱状電極9の上面を露出させるとともに、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。次に、図12に示すように、柱状電極9の上面に半田ボール11を形成する。次に、図13に示すように、ウエハ状態のシリコン基板1等をダイシングライン21に沿って切断すると、図1に示す半導体装置が複数個得られる。
(製造方法の第2実施形態)
次に、図1に示す半導体装置の製造方法の第2実施形態について説明する。まず、図3に示すように、下地金属層7の上面に未露光の配線形成用メッキレジスト膜22を形成する。ただし、この場合、配線形成用メッキレジスト膜22は、ポジ型化学増幅型であり、ノボラック樹脂、ポリヒドロキシスチレン(PHS)の水酸基をt−ブトキシカルボニル(t−BOC)で保護した溶解阻害剤、光により酸発生する光酸発生剤、それらを溶解させる溶剤によって構成されている。
次に、配線形成用露光マスク23を用いて、紫外線の照射による露光を行なう。すると、配線8形成領域に対応する部分における配線形成用メッキレジスト膜22中の光酸発生剤からパターン形成に必要な触媒としての酸が発生する。次に、この発生した酸をPEB(Post Exposure Bake)処理によって配線8形成領域に対応する部分における配線形成用メッキレジスト膜22中に拡散させ、酸の触媒作用による化学反応を促進させる。すなわち、酸の触媒作用により、t−BOC基が脱離し、PHSが生成され、配線8形成領域に対応する部分における配線形成用メッキレジスト膜22がアルカリ現像液に可溶となる。
次に、図4に示すように、アルカリ現像液を用いて現像を行うと、配線8形成領域に対応する部分における配線形成用メッキレジスト膜22に開口部22aが形成される。次に、図5に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、配線形成用メッキレジスト膜22の開口部22a内の下地金属層7の上面に配線8が形成される。
次に、図14に示すように、配線形成用メッキレジスト膜22をそのまま残存させた状態で、配線8および配線形成用メッキレジスト膜22の上面に、上記と同様のネガ型のドライフィルムレジストをラミネートし、未露光の柱状電極形成用メッキレジスト膜25を形成する。次に、柱状電極形成用露光マスク26を用いて、紫外線の照射による露光を行なう。
この場合、非露光部からなる配線形成用メッキレジスト膜22は、化学増幅型であるので、未露光の柱状電極形成用メッキレジスト膜25を紫外線を照射して露光するとき、紫外線が照射されても、ガスが発生することがなく、配線形成用メッキレジスト膜22と柱状電極形成用メッキレジスト膜25との間に気泡が介在されることがなく、この気泡に起因する柱状電極形成用メッキレジスト膜25の不要な剥離が生じないようにすることができる。
次に、図15に示すように、現像を行なうと、配線8の接続パッド部8b(柱状電極9形成領域)に対応する部分における柱状電極形成用メッキレジスト膜25に開口部25aが形成される。次に、図16に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、柱状電極形成用メッキレジスト膜25の開口部25a内の配線8の接続パッド部8b上面に柱状電極9が形成される。
次に、両柱状電極形成用メッキレジスト膜25、22を同時に剥離する。例えば、モノエタノールアミン系のレジスト剥離液は、アクリル樹脂を含むネガ型の柱状電極形成用メッキレジスト膜25およびノボラック樹脂を含むポジ型の配線形成用メッキレジスト膜22の双方を剥離することができる。そこで、モノエタノールアミン系のレジスト剥離液を用いて、両柱状電極形成用メッキレジスト膜25、22を同時に剥離する。以下、上記と同様の工程を経ると、図1に示す半導体装置が複数個得られる。
この第2実施形態では、図14に示す工程において、配線形成用メッキレジスト膜22をそのまま残存させた状態で、配線8および配線形成用メッキレジスト膜22の上面に柱状電極形成用メッキレジスト膜25を形成しているので、配線8間に配線形成用メッキレジスト膜22が存在し、配線8間に柱状電極形成用メッキレジスト膜25が入り込む余地はない。
そして、ノボラック樹脂を含むポジ型の配線形成用メッキレジスト膜22は、レジスト剥離液に対して溶解して剥離される。一方、アクリル樹脂を含むネガ型の柱状電極形成用メッキレジスト膜25は、レジスト剥離液に対して膨潤して剥離される。この場合、柱状電極形成用メッキレジスト膜25は、レジスト剥離液と接触している表面から膨潤して剥離されると同時に、配線形成用メッキレジスト膜22が溶解して剥離されることにより、柱状電極形成用メッキレジスト膜25下に空洞が形成されるため、浮き上がり、いわゆるリフトオフ法により剥離される。
したがって、配線8間の間隔が狭くなった場合であっても、配線8間に柱状電極形成用メッキレジスト膜25のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜25のレジスト残渣に起因する配線8間でのショートの発生を確実に防止することができる。
なお、上記の実施形態においては、配線8上に柱状電極形成用メッキレジスト膜25を形成し、この柱状電極形成用メッキレジスト膜25の開口部25a内に柱状電極9を形成するものとしたが、本発明は配線8上に柱状電極9を形成する場合に限られるものではない。例えば、メッキレジスト膜の開口部を配線のパターンとして、上層配線を形成したり、銅等からなるインダクタを形成したり、あるいは高抵抗金属からなる抵抗体等の電子部品などの導電体を形成する場合にも幅広く適用可能である。
この発明の製造方法により製造された半導体装置の一例の断面図。 図1に示す半導体装置の製造方法の第1実施形態において、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図1に示す半導体装置の製造方法の第2実施形態において、所定の工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
22 配線形成用メッキレジスト膜
24 被覆膜
25 柱状電極形成用メッキレジスト膜

Claims (9)

  1. 半導体基板上の全面に下地金属層を形成する工程と、
    前記下地金属層上に配線形成領域に対応する部分に開口部を有する配線形成用メッキレジスト膜を形成する工程と、
    前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線形成用メッキレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、
    前記配線形成用メッキレジスト膜を剥離する工程と、
    前記配線を含む前記下地金属層上に前記配線の一部を露出する開口部を有する被覆膜および導電体形成用メッキレジスト膜を形成する工程と、
    前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記導電体形成用メッキレジスト膜および前記被覆膜の開口部内の前記配線の露出部上に導電体を形成する工程と、
    前記導電体形成用メッキレジスト膜および前記被覆膜をレジスト剥離液を用いて剥離する工程と、
    前記配線下以外の領域における前記下地金属層を除去する工程と、
    を含み、
    前記導電体形成用メッキレジスト膜を形成する工程は、感光性を有しない前記被覆膜を形成することを含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記被覆膜および導電体形成用メッキレジスト膜を形成する工程は、前記配線を含む前記下地金属層上に前記被覆膜および感光性を有する前記導電体形成用メッキレジスト膜を形成してから、露光および現像を行って、前記導電体形成用メッキレジスト膜および前記被覆膜の開口部を形成することを含むことを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の発明において、前記配線形成用メッキレジスト膜はノボラック樹脂を含むポジ型の液状レジストで形成し、前記被覆膜はノボラック樹脂またはアクリル樹脂を含む液状樹脂で形成し、前記導電体形成用メッキレジスト膜はアクリル樹脂を含むネガ型のドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。
  4. 請求項に記載の発明において、前記導電体形成用メッキレジスト膜および前記被覆膜に開口部を形成する工程は、アルカリ現像液を用いて、前記導電体形成用メッキレジスト膜および前記被覆膜に開口部を連続して形成する工程であることを特徴とする半導体装置の製造方法。
  5. 請求項に記載の発明において、前記レジスト剥離液はモノエタノールアミン系のレジスト剥離液であることを特徴とする半導体装置の製造方法。
  6. 半導体基板上の全面に下地金属層を形成する工程と、
    前記下地金属層上に配線形成領域に対応する部分に開口部を有し且つ光照射によりガスが発生しない化学増幅型の配線形成用メッキレジスト膜を形成する工程と、
    前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線形成用メッキレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、
    前記配線および前記配線形成用メッキレジスト膜上に前記配線の一部を露出する開口部を有する導電体形成用メッキレジスト膜を形成する工程と、
    前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記導電体形成用メッキレジスト膜の開口部内の前記配線の露出部上に導電体を形成する工程と、
    前記導電体形成用メッキレジスト膜および前記配線形成用メッキレジスト膜をレジスト剥離液を用いて剥離する工程と、
    前記配線下以外の領域における前記下地金属層を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の発明において、前記導電体形成用メッキレジスト膜を形成する工程は、前記配線および前記配線形成用メッキレジスト膜上に感光性を有する前記導電体形成用メッキレジスト膜を形成してから、露光および現像を行って、前記導電体形成用メッキレジスト膜の開口部を形成することを含み、
    前記配線形成用メッキレジスト膜が前記露光によってガスが発生しないことを特徴とする半導体装置の製造方法。
  8. 請求項に記載の発明において、前記配線形成用メッキレジスト膜はノボラック樹脂を含むポジ型の化学増幅型液状レジストで形成し、前記導電体形成用メッキレジスト膜はアクリル樹脂を含むネガ型のドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。
  9. 請求項に記載の発明において、前記レジスト剥離液はモノエタノールアミン系のレジスト剥離液であることを特徴とする半導体装置の製造方法。
JP2006260346A 2006-09-26 2006-09-26 半導体装置の製造方法 Expired - Fee Related JP4949790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006260346A JP4949790B2 (ja) 2006-09-26 2006-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260346A JP4949790B2 (ja) 2006-09-26 2006-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008084919A JP2008084919A (ja) 2008-04-10
JP4949790B2 true JP4949790B2 (ja) 2012-06-13

Family

ID=39355499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260346A Expired - Fee Related JP4949790B2 (ja) 2006-09-26 2006-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4949790B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118614B2 (ja) 2008-12-04 2013-01-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20180259850A1 (en) 2017-03-10 2018-09-13 Tokyo Ohka Kogyo Co., Ltd. Method for forming patterned cured film, photosensitive composition, dry film, and method for producing plated shaped article

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945692A (ja) * 1995-07-27 1997-02-14 Sharp Corp 縦型構造トランジスタ及びその製造方法、並びに半導体装置
JP2000188352A (ja) * 1998-12-21 2000-07-04 Motorola Japan Ltd チップ・サイズ・パッケージおよびその製造方法
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
JP4267356B2 (ja) * 2003-04-07 2009-05-27 東京応化工業株式会社 厚膜用化学増幅型ポジ型ホトレジスト組成物、厚膜ホトレジスト積層体、厚膜レジストパターンの製造方法及び接続端子の製造方法

Also Published As

Publication number Publication date
JP2008084919A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
KR100956229B1 (ko) 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법
JP2803987B2 (ja) 半導体チップバンプの製造方法
KR20100060968A (ko) 메탈 포스트를 구비한 기판 및 그 제조방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4949790B2 (ja) 半導体装置の製造方法
JP2001144217A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5247998B2 (ja) 半導体装置の製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP2007517410A (ja) パターン回路およびその製造方法
JP6154995B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
CN102548243B (zh) 制作电路板凸点的方法、系统及电路板
JP4971960B2 (ja) 半導体装置の製造方法
JP2007214318A (ja) 配線の形成方法
JP4161754B2 (ja) 半導体装置の製造方法
JP4913456B2 (ja) 半導体装置の製造方法
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
JP2008186869A (ja) リードフレーム、およびその製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002359245A (ja) 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器
JP2005294546A (ja) メッキパターンの形成方法
JP2007250849A (ja) 半導体装置の製造方法
JP2002353261A (ja) バンプの設計方法および形成方法
JP2016138918A (ja) 半導体装置の製造方法およびフォトマスク

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees