JP2005294546A - メッキパターンの形成方法 - Google Patents

メッキパターンの形成方法 Download PDF

Info

Publication number
JP2005294546A
JP2005294546A JP2004107797A JP2004107797A JP2005294546A JP 2005294546 A JP2005294546 A JP 2005294546A JP 2004107797 A JP2004107797 A JP 2004107797A JP 2004107797 A JP2004107797 A JP 2004107797A JP 2005294546 A JP2005294546 A JP 2005294546A
Authority
JP
Japan
Prior art keywords
resist
plating
forming
film
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004107797A
Other languages
English (en)
Inventor
Junji Shioda
純司 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004107797A priority Critical patent/JP2005294546A/ja
Publication of JP2005294546A publication Critical patent/JP2005294546A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】 CSPと呼ばれる半導体装置において、柱状電極を形成するためのメッキレジスト膜を剥離した際に発生するレジスト残渣を大幅に低減する。
【解決手段】 柱状電極形成用のメッキレジスト膜を形成するためのネガ型のドライフォトレジストフィルムを露光するための露光マスク24には、柱状電極形成領域に対応する領域に円形状の遮光部25がマトリクス状に形成され、それ以外の領域にレジスト分断用溝形成用遮光部26が形成されている。レジスト分断用溝形成用遮光部26の幅は、ドライフォトレジストフィルムの厚さに依存する解像限界以下の大きさとなっている。この露光マスク24を用いて露光を行ない、次いで、現像を行なうと、メッキレジスト膜に柱状電極形成用開口部が形成されるとともに、この開口部の周囲におけるメッキレジスト膜の上面にレジスト分断用溝が放射状に形成される。このレジスト分断用溝の存在により、メッキレジスト膜を剥離した際に発生するレジスト残渣を大幅に低減することができる。
【選択図】 図5

Description

この発明はメッキパターンの形成方法に関する。
例えば、従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に形成された配線の接続パッド部上に柱状電極を形成したものがある(例えば、特許文献1参照)。この場合、柱状電極は、比較的高いため、その形成方法としては、精度が高く、透光率の高いネガ型のドライフォトレジストフィルムを用い、下地金属層および配線が形成された半導体基板上に、このネガ型のドライフォトレジストフィルムを密着させ、フォトリソグラフィ技術により柱状電極形成領域に配線の接続パッド部に達する開口部を有するメッキレジスト膜を形成し、このメッキレジスト膜をマスクとして電解メッキを行なって、メッキレジスト膜の開口部内に柱状電極を形成し、この後、メッキレジスト膜をレジスト剥離液を用いて剥離する方法が用いられている。
特開2000−195890号公報
ところで、上記のような半導体装置の製造方法において、ネガ型のドライフォトレジストフィルムからなるメッキレジスト膜をレジスト剥離液を用いて剥離するとき、メッキレジスト膜がレジスト剥離液に対して溶解ではなく膨潤して剥がれていくため、柱状電極の高さが高くなったり配線間の間隔が狭くなったりすると、柱状電極の根元部外周面、その下の配線の接続パッド部表面、配線の側面にレジスト残渣が発生することが判明した。このレジスト残渣は、下地金属層のエッチングの際、マスクとなってエッチング不良を引き起こし、配線間の短絡の原因となってしまう。
そこで、この発明は、ネガ型のフォトレジストフィルムからなるメッキレジスト膜を剥離した際に発生するレジスト残渣を大幅に低減することができるメッキパターンの形成方法を提供することを目的とする。
この発明は、上記目的を達成するため、形成すべきメッキパターンに対応する領域に遮光部を有し、且つ、少なくとも前記遮光部間の領域にレジスト分断用遮光部を有する露光マスクを用いてネガ型のフォトレジストフィルムに対して露光を行なう工程と、現像により、前記露光マスクの遮光部に対応する部分に開口部を有し、且つ、前記露光マスクのレジスト分断用遮光部に対応する部分にレジスト分断用溝を有するメッキレジスト膜を形成する工程と、前記メッキレジスト膜をマスクとして電解メッキを行なうことにより、前記メッキレジスト膜の開口部内にメッキパターンを形成する工程と、レジスト剥離液を用いて前記レジスト分断用溝を有する前記メッキレジスト膜を剥離する工程とを有することを特徴とするものである。
この発明によれば、レジスト剥離液を用いてレジスト分断用溝を有するメッキレジスト膜を剥離しているので、ネガ型のフォトレジストフィルムからなるメッキレジスト膜を剥離した際に発生するレジスト残渣を大幅に低減することができる。
図1はこの発明のメッキパターンの形成方法により形成された柱状電極を有する半導体装置の一例の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミドやBCB(ベンゾシクロブテン)等からなる保護膜5が設けられている。この場合、絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、両開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1上にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド等からなる保護膜5が設けられ、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド2は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図3に示すように、両開口部4、6を介して露出された接続パッド2の上面を含む保護膜7の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面にメッキレジスト膜21をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜21には開口部22が形成されている。次に、下地金属層7をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜21の開口部22内の下地金属層7の上面に配線8を形成する。次に、メッキレジスト膜21を剥離する。
次に、図4に示すように、配線8を含む下地金属層6の上面に柱状電極9形成用のネガ型のドライフォトレジストフィルム23を密着させる。次に、一例として、図5に示す露光マスク24を用意する。この露光マスク24には、柱状電極9形成領域に対応する領域に円形状の遮光部25がマトリクス状に形成され、それ以外の領域にレジスト分断用溝形成用遮光部26が形成されている。
レジスト分断用溝形成用遮光部26は、左右方向に隣接する遮光部25を連結する線上に配置された線状部26aと、上下方向に隣接する遮光部25を連結する線上に配置された直線部26bと、斜め方向に隣接する遮光部25を連結する2つの線上に配置された×形状の2つの直線部26cとからなっている。
直線部26a、26b、26cの幅は、ドライフォトレジストフィルム23の厚さに依存する解像限界以下の大きさであり、一例として、ドライフォトレジストフィルム23の厚さが100μmである場合には、150μm以下である。また、直線部26a、26b、26cの各端部は、遮光部25による遮光を乱さないようにするために、遮光部25には接続されておらず、遮光部25からある程度離間する位置に配置されている。
次に、図5に示す露光マスク24を用いて露光を行ない、次いで、現像を行なうと、図6に示すようになる。すなわち、炭酸ソーダ等の現像液を用いると、ドライフォトレジストフィルム23の未露光部(露光マスク24の遮光部25に対応する部分)は架橋していないため溶解され、配線8の接続パッド部に対応する部分におけるメッキレジスト膜27に開口部28が形成される。
一方、露光マスク24のレジスト分断用溝形成用遮光部26(直線部26a、26b、26c)の幅はドライフォトレジストフィルム23の厚さに依存する解像限界以下の大きさであるため、これに対応する部分におけるドライフォトレジストフィルム23では露光光の回り込みによる露光が行なわれ、現像を行なっても、メッキレジスト膜27の底面まで現像が進行せず、メッキレジスト膜27の上面にレジスト分断用溝29が形成される。なお、露光マスク24のレジスト分断用溝形成用遮光部26の幅が50μm以下であると、メッキレジスト膜27は底面まで確実に現像されない。
次に、図7に示すように、下地金属層7をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜27の開口部28内における配線8の接続パッド部上面に柱状電極9を形成する。この状態では、図8に示すように、柱状電極9の周囲におけるメッキレジスト膜27の上面にレジスト分断用溝29が放射状に形成されている。次に、レジスト剥離液を用いてメッキレジスト膜27を剥離する。
この場合、レジスト分断用溝29の部分ではレジスト剥離液との接触面積が他の部分よりも増大しているため、このレジスト分断用溝29の部分での剥離が他の部分よりも進行し、図9および図10に示すように、柱状電極9間におけるメッキレジスト膜27がレジスト分断用溝29の部分で裂けて分断され、メッキレジスト膜27と柱状電極9との間に隙間が形成され、メッキレジスト膜27の柱状電極9およびその下の配線8の接続パッド部からの分離が促進される。
この結果、柱状電極9の根元部外周面、その下の配線8の接続パッド部表面および配線8の側面にレジスト残渣が発生しくにいようにすることができる。したがって、ネガ型のドライフォトレジストフィルムからなるメッキレジスト膜27を剥離した際に発生するレジスト残渣を大幅に低減することができる。
次に、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図11に示すように、配線8下にのみ下地金属層7が残存される。この場合、上述の如く、メッキレジスト膜27を剥離した際に発生するレジスト残渣が大幅に低減しているので、下地金属層7をエッチングする際にエッチング不良を引き起こすことがなく、したがって、配線8間に短絡が発生しないようにすることができる。
次に、図12に示すように、スクリーン印刷法やトランスファモールド法等により、柱状電極9および配線8を含む保護膜5の上面全体にエポキシ系樹脂等からなる封止膜10をその厚さが柱状電極9の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
次に、封止膜10および柱状電極9の上面側を適宜に研磨し、図13に示すように、柱状電極9の上面を露出させ、且つ、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。ここで、柱状電極9の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極9の高さにばらつきがあるため、このばらつきを解消して、柱状電極9の高さを均一にするためである。
次に、図14に示すように、柱状電極9の上面に半田ボール11を形成する。次に、シリコン基板1の下面をダイシングテープ(図示せず)に貼り付け、図15に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図1に示す半導体装置が複数個得られる。
次に、上記製造方法において、複数の配線8が狭い間隔で平行に配置された領域におけるドライフォトレジストフィルム23の露光工程およびメッキレジスト膜27の剥離工程について説明する。まず、図17に示すように、保護膜5の上面全体に形成された下地金属層7の上面に例えば4本の配線8が狭い間隔で平行に配置されているとする。
一方、図5に示す露光マスク24の他の領域には、図17に示すように、狭い間隔で平行に配置された4本の配線8に対応する領域に、配線8に沿う方向に配置された1本の直線部26dと、配線8を横切る方向に配置され、且つ、配線8に沿う方向に間隔をおいて配置された複数本の直線部26eとからなるレジスト分断用溝形成用遮光部が設けられている。この場合、直線部26dは4本の配線8のうちの内側の2本の配線8に対応する領域に配置しているが、当該2本の配線8間あるいは当該2本の配線8のいずれか一方の配線8に対応する領域に配置するようにしてもよい。
ここで、直線部26d、26eの幅は、図5に示す直線部26a、26b、26cの幅と同じとなっている。ただし、図17と図5とでは、図示の都合上、寸法は一致していない。なお、図16は図17のXVI−XVI線に沿う部分に相当する断面図である。ただし、この場合も、図16と図1とでは、図示の都合上、寸法は一致していない。
そして、図17に示す露光マスク24を用いて露光を行ない、次いで、現像を行なうと、図18に示すように、露光マスク24の直線部26d、26eに対応する領域におけるメッキレジスト膜27の上面にレジスト分断用溝30が形成される。次に、電解メッキにより柱状電極9を形成した後に、レジスト剥離液を用いてメッキレジスト膜27を剥離する。
この場合も、レジスト分断用溝30の部分ではレジスト剥離液との接触面積が他の部分よりも増大しているため、このレジスト分断用溝30の部分での剥離が他の部分よりも進行し、図19に示すように、メッキレジスト膜27がレジスト分断用溝30の部分で裂けて分断され、すなわち、図17を参照して説明すると、配線8に沿う方向および配線8を横切る方向に裂けて分断され、メッキレジスト膜27の配線8からの分離が促進される。
なお、上記実施形態では、図5に示す露光マスク24を用いているが、これに限定されるものではない。例えば、図20に示すように、露光マスク24のレジスト分断用溝形成用遮光部26は、左右方向に隣接する遮光部25を連結する線上に配置された破線部26fと、上下方向に隣接する遮光部25を連結する線上に配置された破線部26gと、斜め方向に隣接する遮光部25を連結する2つの線上に配置された×形状の2つの破線部26hとからなるものであってもよい。
この図20に示す露光マスク24を用いて露光を行ない、次いで、現像を行なった場合には、メッキレジスト膜の上面に破線状のレジスト分断用溝が形成される。そして、その後の剥離工程では、破線状のレジスト分断用溝の部分での剥離が他の部分よりも進行することにより、破線状のレジスト分断用溝が繋がって直線状となり、そして、図9および図10に示すように、柱状電極9間におけるメッキレジスト膜27がレジスト分断用溝の部分で裂けて分断され、メッキレジスト膜27と柱状電極9との間に隙間が形成され、メッキレジスト膜27の柱状電極9およびその下の配線8の接続パッド部からの分離が促進される。なお、図17に示す直線部26d、26eを破線部としてもよい。
この発明のメッキパターンの形成方法により形成された柱状電極を有する半導体装置の一例の断面図。 図1に示す半導体装置の製造に際し、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 露光マスクの一例の一部の平面図。 図4に続く工程の断面図。 図6に続く工程の断面図。 図7に示す状態の一部の平面図。 図7に続く工程の断面図。 図9に示す状態の一部の平面図。 図9に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 配線配置領域の露光を説明するために示す断面図。 図16の示す露光マスクの一部の平面図。 図16に続く工程の断面図。 図18に続く工程の断面図。 露光マスクの他の例の一部の平面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
23 ドライフォトレジストフィルム
24 露光マスク
25 遮光部
26 レジスト分断用溝形成用遮光部
27 メッキレジスト膜
28 開口部
29 レジスト分断用溝

Claims (7)

  1. 形成すべきメッキパターンに対応する領域に遮光部を有し、且つ、少なくとも前記遮光部間の領域にレジスト分断用遮光部を有する露光マスクを用いてネガ型のフォトレジストフィルムに対して露光を行なう工程と、現像により、前記露光マスクの遮光部に対応する部分に開口部を有し、且つ、前記露光マスクのレジスト分断用遮光部に対応する部分にレジスト分断用溝を有するメッキレジスト膜を形成する工程と、前記メッキレジスト膜をマスクとして電解メッキを行なうことにより、前記メッキレジスト膜の開口部内にメッキパターンを形成する工程と、レジスト剥離液を用いて前記レジスト分断用溝を有する前記メッキレジスト膜を剥離する工程とを有することを特徴とするメッキパターンの形成方法。
  2. 請求項1に記載の発明において、前記露光マスクのレジスト分断用遮光部の幅は前記フォトレジストフィルムの厚さに依存する解像限界以下の大きさであることを特徴とするメッキパターンの形成方法。
  3. 請求項1に記載の発明において、前記露光マスクの遮光部は円形状でマトリクス状に配置されていることを特徴とするメッキパターンの形成方法。
  4. 請求項3に記載の発明において、前記露光マスクのレジスト分断用遮光部は、互いに隣接する前記遮光部を連結する線上に配置された直線部または破線部からなり、前記遮光部には接続されていないことを特徴とするメッキパターンの形成方法。
  5. 請求項1に記載の発明において、前記メッキパターン形成工程は、下地金属層上に形成された配線の接続パッド部上に柱状電極を形成する工程であることを特徴とするメッキパターンの形成方法。
  6. 請求項5に記載の発明において、前記露光工程および前記現像工程は、前記配線上または前記配線に沿う部分あるいは前記配線を横切る部分における前記メッキレジスト膜の上面にレジスト分断用溝を形成する工程を含むことを特徴とするメッキパターンの形成方法。
  7. 請求項6に記載の発明において、前記配線は狭い間隔で平行に配置された複数本の配線からなることを特徴とするメッキパターンの形成方法。
JP2004107797A 2004-03-31 2004-03-31 メッキパターンの形成方法 Pending JP2005294546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004107797A JP2005294546A (ja) 2004-03-31 2004-03-31 メッキパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107797A JP2005294546A (ja) 2004-03-31 2004-03-31 メッキパターンの形成方法

Publications (1)

Publication Number Publication Date
JP2005294546A true JP2005294546A (ja) 2005-10-20

Family

ID=35327137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107797A Pending JP2005294546A (ja) 2004-03-31 2004-03-31 メッキパターンの形成方法

Country Status (1)

Country Link
JP (1) JP2005294546A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177036A (ja) * 2008-01-28 2009-08-06 Casio Comput Co Ltd 半導体装置の製造方法
JP2011018720A (ja) * 2009-07-08 2011-01-27 Casio Computer Co Ltd 半導体装置の製造方法
CN104022085A (zh) * 2013-03-01 2014-09-03 超威半导体(上海)有限公司 一种基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338677A (ja) * 2002-05-22 2003-11-28 Dainippon Printing Co Ltd めっき用レジストパタ−ン形成方法およびそれに用いるフォトマスク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338677A (ja) * 2002-05-22 2003-11-28 Dainippon Printing Co Ltd めっき用レジストパタ−ン形成方法およびそれに用いるフォトマスク

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177036A (ja) * 2008-01-28 2009-08-06 Casio Comput Co Ltd 半導体装置の製造方法
JP2011018720A (ja) * 2009-07-08 2011-01-27 Casio Computer Co Ltd 半導体装置の製造方法
CN104022085A (zh) * 2013-03-01 2014-09-03 超威半导体(上海)有限公司 一种基板

Similar Documents

Publication Publication Date Title
KR100652443B1 (ko) 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
TWI464842B (zh) 電子元件封裝體及其製造方法
JP2004319638A (ja) 半導体装置及びその製造方法
KR20110035910A (ko) 반도체 컴포넌트 및 구조물의 제조 방법
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
KR20130137787A (ko) 반도체 패키지 및 이의 제조 방법
JP2004158758A (ja) 半導体装置およびその製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2005294546A (ja) メッキパターンの形成方法
JP3988679B2 (ja) 半導体基板
JP3430290B2 (ja) 半導体装置の製造方法
KR100610555B1 (ko) 반도체소자 및 그 제조방법
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JP5061653B2 (ja) 半導体装置及びその製造方法
JP4341694B2 (ja) 半導体素子の製造方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP2006073888A (ja) 半導体装置及びその製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP4913456B2 (ja) 半導体装置の製造方法
JP2012038872A (ja) 半導体装置及びその製造方法
JP2009272448A (ja) 半導体装置の製造方法
JP2006032482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817