JP2006032482A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 裏面研磨時にボンディングパッド表面が、ウェ−ハ裏面の研磨くずによって汚染される事を防ぐ。
【解決手段】 スクライブライン部１０３と半導体装置１０２を含む層上に保護膜を形成する工程と、保護膜を、少なくとも基板外周部のスクライブライン部１０３に残るように選択的に除去した後、基板１０１の裏面を研磨する工程とを含む。これにより、複数の半導体装置１０２を含む層にスクライブライン部１０３を形成したときに生じる段差による溝を、基板外周部に形成した保護膜で埋めることで、基板裏面研磨時の裏面の研磨くずが、基板１０１の側面からスクライブライン部１０３の溝を伝わって半導体装置１０２を含む領域に浸入し、ボンディングパッド表面を汚染することを防ぐことができる。
【選択図】 図１

Description

この発明は、ウェ−ハ（基板、半導体基板）上に複数個の半導体集積回路装置を形成し、その後、ウェーハを所定の厚さにする為、ウェ−ハの裏面を研磨するのに適する半導体装置の製造方法に関するものである。

半導体集積回路の拡散工程が終了後、それを実装するために通常ウェーハの厚さを所定の値にするために裏面の研磨が行われる。図６は、多数の同じ半導体集積回路を表面上に形成した従来のウェーハを示す平面図である。図６において、ウェ−ハ上に複数個の半導体集積回路装置１０２を形成し、その最上層のＳｉＮパシベ−ション膜の表面に感光性のポリイミド膜等の保護膜が形成される。１０３は個々の半導体集積回路を切断分離するためのスクライブライン領域である。

図７は、図６のウェ−ハ周辺領域２０３を拡大した図であり、図７に示すように半導体集積回路装置を切り分けるスクライブライン部１０３（従来の幅１４０μｍ）、および、ボンディングパッド部１０９（従来の寸法８０μｍ、パッド間は１７μｍ）はポリイミド膜等の保護膜を除去する。ボンディングパッド部１０９開口の内部にはボンディングパッドが露出している。スクライブライン部１０３のポリイミド膜等の保護膜を除去するのは、カッティングソーなど高速回転する切断手段を用いて半導体集積回路装置を切り分けるダイシング時に、保護膜の剥れを防ぐ、また、半導体集積回路装置の電気特性の測定時、あるいは、ダイシング時にそれぞれの半導体集積回路装置のウェ−ハ上の位置を認識するのに必要であるためである。

図９は図６に示したウェーハ周辺領域２０３の断面図であり、特に図７のスクライブライン部１０３を横切る部分を示している。ウェーハ１０１上に半導体集積回路を構成する半導体素子が形成された層１０７があり、その上にポリイミドなどの保護膜１０６が形成されている。ウェーハ裏面を研磨するときは、ウェーハの表面に保護テ−プ１０８を貼り付け、裏面を研磨する事によりウェーハ１０１を所定の厚みに加工する。
特開２００４−８８０７４公報 特開２００３−１７９００５公報

以上のようなウェーハにおいて、半導体集積回路装置のパターン微細化が進むとウェーハの周辺領域２０３は図８に示すようになる。すなわち、図８に示すようにスクライブライン部１０３’を８０μｍと狭く、且つ、ボンディングパッド１０４を７０μｍ角程度に縮小し、パッドの間隔も狭くする必要があり、それによってポリイミド等の保護膜層１０６'をスクライブラインとボンディングパッドの間に形成しなくなる。これは、ポリイミド等の保護膜は、８μｍ以上の厚さを有し、パタ−ン解像度が悪い為、スクライブライン部１０３'とボンディングパッド１０４の間、ボンディングパッド１０４間のように１０μｍ以下の狭いパタ−ンが形成出来ない為である。

特に図９に示す断面図でいうと、スクライブライン１０３が狭くなる為、ウェ−ハ側面での表面保護膜層１０６と半導体集積回路装置が形成された層１０７とを合わせた段差部（約８〜１５μｍ）と、裏面研磨する時に貼り付ける表面保護テ−プ１０８とで囲まれるスクライブライン部の溝１１０を、表面保護テ−プ１０８が埋め込まれて塞ぐという事が出来なくなる。その為、裏面研磨処理で使用する水に混じったウェ−ハ裏面の研磨くずがウェーハ周辺端部で外部に開口した溝１１０から、スクライブライン１０３'よりウェ−ハ表面に浸入し、ボンディングパッド１０４表面に付着するという問題が発生する。この付着により、このボンディングパッド１０４を使った電気的な検査での異常、あるいは、ボンディングのワイヤ−の付着などの不具合が発生する。

したがって、この発明の目的は、前記従来の課題を解決するもので、裏面研磨時にボンディングパッド表面が、ウェ−ハ裏面の研磨くずによって汚染される事を防ぐことができる半導体装置の製造方法を提供することである。

上記課題を解決するためにこの発明の請求項１記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を、少なくとも前記基板外周部の前記スクライブライン部に残るように選択的に除去した後、前記基板の裏面を研磨する工程とを含む。

請求項２記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記基板の裏面を研磨する工程とを含み、前記保護膜は、少なくとも前記基板外周部の前記スクライブライン部に残るように選択的に除去する。

請求項３記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を少なくとも、前記スクライブライン部上であって、かつ前記個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去した後、前記基板の裏面を研磨する工程とを含む。

請求項４記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記基板の裏面を研磨する工程とを含み、前記保護膜は少なくとも、前記スクライブライン部上であって、かつ前記個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去する。

請求項５記載の半導体装置の製造方法は、請求項１，２，３または４記載の半導体装置の製造方法において、前記保護膜は、流動性を有する材料を塗布されて形成された膜である。

請求項６記載の半導体装置の製造方法は、請求項１，２，３または４記載の半導体装置の製造方法において、前記保護膜は、前記スクライブライン部と同一の除去部を有し、かつ前記個別の半導体装置を含む領域上において、前記除去部から連続してボンディングパッド部形成領域上が開口されている。

請求項７記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部が形成された保護膜上に、除去可能な膜を形成した後、前記基板の裏面を研磨する工程とを含む。

請求項８記載の半導体装置の製造方法は、基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を前記スクライブラインに沿って選択的に除去し、除去可能な膜を前記保護膜上に形成した後、前記基板の裏面を研磨する工程とを含む。

請求項９記載の半導体装置の製造方法は、請求項７または８記載の半導体装置の製造方法において、前記保護膜は、前記個別の半導体装置を含む領域上において、前記保護膜の除去部から連続してボンディングパッド部形成領域上が開口されている。

この発明の請求項１記載の半導体装置の製造方法によれば、保護膜を、少なくとも基板外周部のスクライブライン部に残るように選択的に除去した後、基板の裏面を研磨するので、複数の半導体装置を含む層にスクライブライン部を形成したときに生じる段差による溝を、基板外周部に形成した保護膜で埋めることで、基板裏面研磨時の裏面の研磨くずが、基板の側面からスクライブライン部の溝を伝わって半導体装置を含む領域に浸入し、ボンディングパッド表面を汚染することを防ぐことができる。

この発明の請求項２記載の半導体装置の製造方法によれば、保護膜は、少なくとも基板外周部のスクライブライン部に残るように選択的に除去するので、保護膜層にスクライブライン部を形成したときに生じる段差による溝を、基板外周部に形成した保護膜で埋めることで請求項１と同様の作用効果がある。

この発明の請求項３記載の半導体装置の製造方法によれば、保護膜を少なくとも、スクライブライン部上であって、かつ個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去した後、基板の裏面を研磨するので、複数の半導体装置を含む層にスクライブライン部を形成したときに生じる段差による溝を、個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に形成した保護膜で埋めることで、基板裏面研磨時の裏面の研磨くずが、基板の側面からスクライブライン部の溝を伝わって半導体装置を含む領域に浸入し、ボンディングパッド表面を汚染することを防ぐことができる。

この発明の請求項４記載の半導体装置の製造方法によれば、保護膜は少なくとも、スクライブライン部上であって、かつ個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去するので、保護膜層にスクライブライン部を形成したときに生じる段差による溝を、個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に形成した保護膜で埋めることで請求項３と同様の作用効果がある。

請求項５では、保護膜は、流動性を有する材料を塗布されて形成された膜であるので、ポリイミドのような流動性を有する保護膜を用いることができる。

請求項６では、保護膜は、スクライブライン部と同一の除去部を有し、かつ個別の半導体装置を含む領域上において、除去部から連続してボンディングパッド部形成領域上が開口されているので、ボンディングパッド部にウェーハの裏面研磨くずがスクライブラインから浸入することを防止し、望ましい効果を発揮する。

この発明の請求項７記載の半導体装置の製造方法によれば、保護膜を選択的に除去し、複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、スクライブライン部が形成された保護膜上に、除去可能な膜を形成した後、基板の裏面を研磨する工程とを含むので、保護膜層にスクライブライン部を形成したときに生じる段差による溝を埋めることができる。この際、レジストのような流動性の材料を段差による溝を含む領域に塗布することによって溝を埋めることができるので、基板裏面研磨時の裏面の研磨くずが、基板の側面からスクライブライン部の溝を伝わって半導体装置を含む領域に浸入し、ボンディングパッド表面を汚染することを防ぐことができる。

この発明の請求項８記載の半導体装置の製造方法によれば、複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、スクライブライン部と半導体装置を含む層上に保護膜を形成する工程と、保護膜をスクライブラインに沿って選択的に除去し、除去可能な膜を保護膜上に形成した後、基板の裏面を研磨する工程とを含むので、複数の半導体装置を含む層にスクライブライン部を形成したときに生じる段差による溝を埋めることで請求項７と同様の作用効果がある。

請求項９では、保護膜は、個別の半導体装置を含む領域上において、保護膜の除去部から連続してボンディングパッド部形成領域上が開口されているので、ボンディングパッド部にウェーハの裏面研磨くずがスクライブラインから浸入することを除去可能な膜により防止し、特に効果を発揮する。

この発明の第１の実施の形態を図１〜図３に基づいて説明する。図１は、本発明の第１の実施形態による半導体装置の製造方法によって形成されたウェ−ハを示す平面図、図２はそのウェーハ周辺部の拡大図である。図１において、図６〜図９と同じ構成要素については同じ符号を用い、説明を省略する。

図１において、半導体基板であるウェ−ハ１０１上には多数の半導体集積回路装置１０２が形成され、その上に感光性のネガ型ポリイミド膜等の約８μｍの保護膜層（図示はしていない）が形成されている。そしてこの保護膜層にスクライブライン部１０３のパターンの露光をした後、あるいは露光をする前にウェ−ハ周辺部２０１にそってリング状、帯状のパターンが露光される。このポリイミド保護膜に対するパターン露光は、スクライブライン部と帯状パターンの両方を露光する方法でも良い。この後現像することによって、スクライブライン部１０３の抜きパターンとリング状の残しパターンが保護膜に形成される。

この図１の円形で囲まれたウェ−ハ周辺領域２０２を拡大したものを図２に示している。スクライブライン部１０３の境界線から、ボンディングパッド１０４の辺までは１０μｍ以下であり、保護膜層１０６の除去部であるスクライブライン部１０３とボンディングパッド部１０５は連続した除去部であり、かつ１つのボンディングパッド部１０５は複数のボンディングパッド１０４を含むように開口される。以上に述べたような保護膜の露光方法によって図２に示すように、スクライブライン部１０３は、ウェ−ハの端の部分にポリイミドのような保護膜層１０６を残すことによって埋められていることになる。

図３は、本発明の第１の実施形態におけるウェーハ周辺部２０１のスクライブライン部を含む領域の断面図である。本発明の実施形態によるウェーハの断面構造では、ウェーハ１０１上に半導体素子が形成された層１０７があり、層１０７はスクライブライン部１０３によって分離され、段差が生じているが、ウェーハ１０１の周辺部２０１にポリイミドなどからなる保護膜１０６を残したことによりスクライブライン部１０３の段差は保護膜１０６で埋め込まれている。さらにその上には表面保護テープ１０８が裏面研磨のために張り付けられている。したがって、裏面研磨をしている時点では、図３に示すように、ウェ−ハ側面で、スクライブライン部１０３において従来の溝１１０が出来ない。したがって、スクライブライン部１０３を伝わってボンディングパッド部１０５にウェ−ハ１０１の裏面研磨くずが浸入することを防止する事が出来る。

なお、本実施の形態としては、保護膜層として、露光した部分が現像したときに残るネガ型のポリイミド膜としたが、その他、ＳｉＮ膜などでも良い。また、保護膜のパタ−ン形成が、露光した部分が除去されるポジ型のポリイミド、あるいは、フォトレジストを用いた場合は、ウェ−ハ周辺部を遮光する事により、ウェ−ハ周辺部２０１の保護膜層を形成することができる。

この発明の第２の実施の形態を図４に基づいて説明する。図４は、本発明の第２の実施形態による半導体装置の製造方法によって形成されたウェ−ハ周辺部の拡大図である。図４において、図１〜図３、図６〜図９と同じ構成要素については同じ符号を用い、説明を省略する。

図４においても、ウェーハ上に半導体集積回路を含む層を形成し、その上にネガ型感光性ポリイミドなどの保護膜を形成し、フォトマスクを用いてポリイミド膜を露光しパターンを形成して保護膜１０６の領域とする。この第２の実施形態は保護膜パターンに特徴がある。すなわち、ウェーハ上の半導体集積回路形成領域を互いに分離するスクライブライン部１０３上であって、しかも半導体集積回路形成領域上のボンディングパッド部１０５形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがるようにブリッジ状の保護膜層のパターン３０１を残すようにするものである。

これにより、スクライブライン部１０３に生じる半導体集積回路を含む層の段差による溝が保護膜で塞がれる事になり、裏面研磨するときにウェーハ周辺部側面からボンディングパッド部１０５に、スクライブライン部１０３の溝を伝わってウェ−ハの裏面研磨くずが浸入することを防止する事が出来る。

このような保護膜層のパターンには様々な形態が可能である。たとえば図４に示したもの以外に、４つの半導体集積回路形成領域（ダイ、チップ）が相対するスクライブライン部１０３の交差点上に回路形成領域が互いに接続するように残した保護膜パターン、ウェーハ周辺部にもっとも近い半導体集積回路形成領域間のスクライブライン部１０３上にのみ、半導体集積回路形成領域上のボンディングパッド部１０５形成領域よりも外側の位置にブリッジ状の保護膜層のパターン３０１を残すようにしたものも可能である。

なお、本実施の形態としては、保護膜層として、露光した部分が残るネガ型のポリイミド膜としたが、その他、ＳｉＮ膜などでも良い。また、保護膜のパタ−ン形成が、露光した部分が除去されるポジ型のポリイミド、あるいは、フォトレジストを用いた場合は、マスクにより遮光する事により、スクライブライン部の保護膜層のパタ−ン３０１を形成する。また、スクライブライン上に形成するパタ−ン３０１は、研磨くずの浸入を防ぐものであれば、どのようなパタ−ンでも良い。

この発明の第３の実施の形態を図５に基づいて説明する。図５は、本発明の第３の実施形態による半導体装置の製造方法によって形成されたウェ−ハの断面図である。図５において、図１〜図４、図６〜図９と同じ構成要素については同じ符号を用い、説明を省略する。

まず、図５に示すように、半導体基板であるウェーハ１０１上には多数の半導体集積回路を含む層１０７が形成され、その回路を最終的に分離しダイ（チップ）にするためのスクライブライン部が形成され、層１０７が回路ごとに分離される。

次にネガ型の感光性ポリイミド樹脂からなる保護膜１０６が塗布され、従来と同じようにスクライブライン部が除去されるとともに図２、図４と同様にボンディングパッド部１０５が存在する領域が除去されるパターンが下地層１０７のスクライブライン部パターンと重ね合わせて形成される。そしてウェ−ハ１０１の裏面研磨をする為の保護テ−プ１０８をウェ−ハ表面に貼り付ける前に、保護膜１０６を実質的に残留させながら除去可能な膜としてレジスト４０１をウェ−ハ表面に回転塗布する。この状態で保護テ−プ１０８を貼り付け、ウェ−ハ裏面の研磨処理を行い、その後、保護テ−プ１０８を剥離し、シンナ−により、ウェ−ハ表面のレジスト４０１を完全に除去する。この時使用するシンナ−は、レジスト４０１を完全に除去し、且つ、保護膜１０６を溶解しないものを用いる。

この実施の形態による方法では、半導体集積回路を含む層１０７と保護膜１０６のスクライブライン部段差（約８〜１５μｍ）が生じてもレジスト膜４０１を塗布するので溝を埋めてほぼ平坦面となる。したがってウェ−ハ裏面研磨時は、レジスト４０１が、スクライブライン部、ボンディングパッド部の表面に密着している為、図９の従来のウェーハのようにウェーハ側面に溝が開口せず、研磨くずがウェーハの側面からボンディングパッド部表面に浸入する事を防ぐ事が出来る。このように本実施の形態によれば、半導体集積回路装置のボンディングパッド部寸法が縮小され、集積回路を覆う保護膜のボンディングパッド領域がスクライブライン部とつながって、複数のボンディングパッドを含むように１つの開口が設けられても研磨くずによる汚染がない。

なお、本実施の形態において、ボンディングパッド表面を保護する膜として、レジスト４０１を用いているが、ボンディングパッド表面、保護膜１０６表面を変質させず、完全に除去できる膜であれば、どのような膜でも良い。

また、第１，２の実施形態において、複数の半導体装置を含む層にスクライブライン部を形成し、第３の実施形態において、保護膜層にスクライブライン部を形成する構成にしてもよい。

本発明に係る半導体装置の製造方法は、ウェ−ハ（基板、半導体基板）上に複数個の半導体集積回路装置を形成し、その後、ウェーハを所定の厚さにする為、ウェ−ハの裏面研磨方法に関し、複数の半導体装置を含む層または保護膜層にスクライブライン部を形成したときに生じる段差による溝を埋めることで、基板裏面研磨時の裏面の研磨くずが、基板の側面からスクライブライン部の溝を伝わって半導体装置を含む領域に浸入し、ボンディングパッド表面を汚染することを防ぐことができる等の効果を有する。

本発明の第１の実施形態による半導体装置の製造方法で形成されたウェ−ハを示す平面図である。 図１のウェーハ周辺部の拡大図である。 本発明の第１の実施形態による製造方法で形成されたウェ−ハの裏面研磨時断面図である。 本発明の第２の実施形態による半導体装置の製造方法で形成されたウェ−ハ周辺部の拡大図である。 本発明の第３の実施形態による製造方法で形成されたウェ−ハの裏面研磨時断面図である。 従来の製造方法で形成されたウェ−ハの平面図である。 従来の製造方法で形成されたウェ−ハ周辺部の拡大図である。 従来の半導体装置の製造方法でのスクライブライン部とボンディングパッド部の間に保護膜パタ−ンが形成されていないウェ−ハ周辺部の拡大図である。 従来の製造方法で形成されたウェ−ハの裏面研磨時断面図である。

符号の説明

１０１ ウェ−ハ
１０２ 半導体集積回路装置
１０３ スクライブライン部
１０４ ボンディングパッド
１０５，１０９ ボンディングパッド部
１０６ 保護膜層
１０７ 半導体素子が形成された層
１０８ 裏面研磨時の表面保護テ−プ
１１０ スクライブライン部によるウェ−ハ側面部の溝
２０１ ウェ−ハ周辺部
２０２，２０３ ウェ−ハ周辺領域
３０１ スクライブライン部上の保護膜層パタ−ン
４０１ レジスト

Claims (9)

1. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を、少なくとも前記基板外周部の前記スクライブライン部に残るように選択的に除去した後、前記基板の裏面を研磨する工程とを含む半導体装置の製造方法。
2. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記基板の裏面を研磨する工程とを含み、前記保護膜は、少なくとも前記基板外周部の前記スクライブライン部に残るように選択的に除去することを特徴とする半導体装置の製造方法。
3. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を少なくとも、前記スクライブライン部上であって、かつ前記個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去した後、前記基板の裏面を研磨する工程とを含む半導体装置の製造方法。
4. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記基板の裏面を研磨する工程とを含み、前記保護膜は少なくとも、前記スクライブライン部上であって、かつ前記個別の半導体装置を含む領域上のボンディングパッド部形成領域よりも外側の位置に、隣り合う個別の半導体装置を含む領域にまたがって残るように選択的に除去することを特徴とする半導体装置の製造方法。
5. 前記保護膜は、流動性を有する材料を塗布されて形成された膜である請求項１，２，３または４記載の半導体装置の製造方法。
6. 前記保護膜は、前記スクライブライン部と同一の除去部を有し、かつ前記個別の半導体装置を含む領域上において、前記除去部から連続してボンディングパッド部形成領域上が開口されている請求項１，２，３または４記載の半導体装置の製造方法。
7. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層上に保護膜を形成する工程と、少なくとも前記保護膜を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部が形成された保護膜上に、除去可能な膜を形成した後、前記基板の裏面を研磨する工程とを含む半導体装置の製造方法。
8. 基板上に配列された複数の半導体装置を含む層を形成する工程と、前記複数の半導体装置を含む層を選択的に除去し、前記複数の半導体装置を含む層を個別の半導体装置を含む領域に分離するスクライブライン部を形成する工程と、前記スクライブライン部と前記半導体装置を含む層上に保護膜を形成する工程と、前記保護膜を前記スクライブラインに沿って選択的に除去し、除去可能な膜を前記保護膜上に形成した後、前記基板の裏面を研磨する工程とを含む半導体装置の製造方法。
9. 前記保護膜は、前記個別の半導体装置を含む領域上において、前記保護膜の除去部から連続してボンディングパッド部形成領域上が開口されている請求項７または８記載の半導体装置の製造方法。

Images