JP2011082434A - ウエハ及び半導体装置の製造方法 - Google Patents

ウエハ及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011082434A
JP2011082434A JP2009235173A JP2009235173A JP2011082434A JP 2011082434 A JP2011082434 A JP 2011082434A JP 2009235173 A JP2009235173 A JP 2009235173A JP 2009235173 A JP2009235173 A JP 2009235173A JP 2011082434 A JP2011082434 A JP 2011082434A
Authority
JP
Japan
Prior art keywords
region
chip
longitudinal direction
resin film
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009235173A
Other languages
English (en)
Inventor
Yoshitsugu Kawashima
由嗣 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009235173A priority Critical patent/JP2011082434A/ja
Priority to US12/901,187 priority patent/US8310032B2/en
Publication of JP2011082434A publication Critical patent/JP2011082434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】個片化の際に発生するクラックがチップ領域に達することが防止されるウエハ及び半導体装置の製造方法が必要とされる。
【解決手段】チップ領域51及び52は、ダイシング領域60Aによって互いに分離される。ダイシング領域60Aのチップ領域51及び52に挟まれた部分は、中央領域61Aと、中央領域61Aのチップ領域51側の中間領域62Aと、中央領域61Aのチップ領域52側の中間領域63Aと、中間領域62Aのチップ領域51側の外側領域64Aと、中間領域63Aのチップ領域52側での外側領域65Aを含む。中間領域62Aの表面は、土手状の樹脂膜41Aで覆われる。中間領域63Aの表面は、土手状の樹脂膜42Aで覆われる。中央領域61A、外側領域64A、及び外側領域65Aのそれぞれの表面は、樹脂膜で覆われない。
【選択図】図4

Description

本発明は、ウエハ及び半導体装置の製造方法に関し、特に、複数のチップに個片化されるべきウエハ及びウエハを複数のチップに個片化する工程を含む半導体装置の製造方法に関する。
通常、半導体ウエハ上には複数のチップ領域が形成されている。それぞれのチップ領域は、ダイシングストリートで分離されており、このダイシングストリート内をダイシング用のブレードにより半導体ウエハを切断することで、チップの個片化が行われている。このダイシング工程では、ブレードにより物理的に半導体ウエハを切断する為、切断面に半導体ウエハの欠け、すなわちチッピングが発生することが知られている。
一方、ダイシング工程では、通常、半導体ウエハの表面を保護するために、ポリイミド樹脂等で覆われている。このポリイミド樹脂を用いて、チッピングが発生するのを抑制する方法が、例えば、特許文献1(特開2003−203882号公報)に開示されている。これらの方法では、ポリイミド樹脂を半導体ウエハがブレードで切断される領域の表面を覆うことで、チッピングを抑制しようとしている。
図1は、この製造方法に用いられる化合物半導体基板111の断面図である。化合物半導体基板111の上面には複数の半導体素子形成領域112が設けられ、複数の半導体素子形成領域112の間にダイシング領域114が配置される。半導体素子形成領域112及びダイシング領域114のそれぞれの表面に保護膜であるポリイミド膜116が形成されている。ダイシング領域114のポリイミド膜116と半導体素子形成領域112のポリイミド膜116の間に空隙が設けられている。図2に示すように、化合物半導体基板111はダイシング領域114に沿って切断される。ポリイミド膜116の側端縁tに対応する応力変化点119においてポリイミド膜116に発生する膜応力のために化合物半導体基板111における応力が変化しているため、ダイシングにより化合物半導体基板11の切断箇所で発生したクラックは応力変化点119で止まり、半導体素子形成領域12に侵入しない。そのため、個片化されたチップにチッピングが発生するのを抑制することができる。なお、特許文献2(特開2008−28243号公報)には、チッピングを防止する為に金属配線を用いたチッピング防止壁を形成する技術が開示されている。
特開2003−203882号公報 特開2008−28243号公報
特許文献1の技術では、ポリイミド樹脂も半導体ウエハと共にブレードで切断されることになる為、半導体ウエハ切断面にポリイミド樹脂が糸状にごみとして付着するという問題のあることが、本願発明者の検討結果により明らかとなった。
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるウエハ(1)は、半導体素子が形成された第1チップ領域(51)と、半導体素子が形成された第2チップ領域(52)と、第1ダイシング領域(60A)とを具備する。第1チップ領域(51)及び第2チップ領域(52)は、第1ダイシング領域(60A)によって互いに分離される。第1ダイシング領域(60A)の第1チップ領域(51)及び第2チップ領域(52)に挟まれた部分は、第1ダイシング領域(60A)の第1長手方向に延びる第1中央領域(61A)と、第1中央領域(61A)の第1チップ領域(51)側で第1長手方向に延びる第1中間領域(62A)と、第1中央領域(61A)の第2チップ領域(52)側で第1長手方向に延びる第2中間領域(63A)と、第1中間領域(62A)の第1チップ領域(51)側で第1長手方向に延びる第1外側領域(64A)と、第2中間領域(63A)の第2チップ領域(52)側で第1長手方向に延びる第2外側領域(65A)を含む。第1中間領域(62A)の表面は、第1長手方向に延びる土手状の第1樹脂膜(41A)で覆われる。第2中間領域(63A)の表面は、第1長手方向に延びる土手状の第2樹脂膜(42A)で覆われる。第1中央領域(61A)、第1外側領域(64A)、及び第2外側領域(65A)のそれぞれの表面は、樹脂膜で覆われない。
本発明による半導体装置の製造方法は、ウエハ(1)を複数のチップ(71、72)に個片化するステップ(S12)を具備する。ウエハ(1)は、半導体素子が形成された第1チップ領域(51)と、半導体素子が形成された第2チップ領域(52)と、第1ダイシング領域(60A)とを具備する。第1チップ領域(51)及び第2チップ領域(52)は、第1ダイシング領域(60A)によって互いに分離される。第1ダイシング領域(60A)の第1チップ領域(51)及び第2チップ領域(52)に挟まれた部分は、第1ダイシング領域(60A)の第1長手方向に延びる第1中央領域(61A)と、第1中央領域(61A)の第1チップ領域(51)側で第1長手方向に延びる第1中間領域(62A)と、第1中央領域(61A)の第2チップ領域(52)側で第1長手方向に延びる第2中間領域(63A)と、第1中間領域(62A)の第1チップ領域(51)側で第1長手方向に延びる第1外側領域(64A)と、第2中間領域(63A)の第2チップ領域(52)側で第1長手方向に延びる第2外側領域(65A)を含む。第1中間領域(62A)の表面は、第1長手方向に延びる土手状の第1樹脂膜(41A)で覆われ、第2中間領域(63A)の表面は、第1長手方向に延びる土手状の第2樹脂膜(42A)で覆われ、第1中央領域(61A)、第1外側領域(64A)、及び第2外側領域(65A)のそれぞれの表面は、樹脂膜で覆われない。ウエハ(1)を複数のチップ(71、72)に個片化するステップ(S12)は、第1中央領域(61A)を第1長手方向に沿って切削するステップを含む。
本発明によれば、ポリイミド樹脂等のごみが付着することなく、個片化の際に発生するクラックがチップ領域に達することが防止されるウエハ及び半導体装置の製造方法が提供される。
図1は、従来の半導体基板の断面図を示す。 図2は、従来の半導体基板をダイシング領域に沿って切断した状態を示す。 図3は、本発明の第1の実施形態に係るウエハの上面図である。 図4は、第1の実施形態に係るウエハの断面図である。 図5は、第1の実施形態に係る半導体装置の製造方法のフローチャートである。 図6は、第1の実施形態に係るウエハの製造工程を説明するウエハの断面図である。 図7は、ダイシング中の第1の実施形態に係るウエハの断面図である。 図8は、ダイシングにより第1の実施形態に係るウエハから個片化されたチップの断面図である。 図9は、第1の実施形態による作用効果を説明するためのチップの断面図である。 図10は、第1の実施形態による作用効果を説明するためのチップの断面図である。
添付図面を参照して、本発明によるウエハ及び半導体装置の製造方法を実施するための形態を以下に説明する。
(第1の実施形態)
図3は、本発明の第1の実施形態に係るウエハ1の上面図である。ウエハ1は、チップ領域51乃至54と、ダイシング領域60A及び60Bとを備える。チップ領域51乃至54の各々には半導体素子が形成されている。ダイシング領域60A及び60Bは、互いに直交している。チップ領域51及び52は、ダイシング領域60Aによって互いに分離されている。チップ領域53及び54は、ダイシング領域60Aによって互いに分離されている。チップ領域51及び53は、ダイシング領域60Bによって互いに分離されている。チップ領域52及び54は、ダイシング領域60Bによって互いに分離されている。ダイシング領域60Aは、チップ領域51とチップ領域52とに挟まれ、チップ領域53とチップ領域54とに挟まれている。ダイシング領域60Bは、チップ領域51とチップ領域53とに挟まれ、チップ領域52とチップ領域54とに挟まれている。
チップ領域51乃至54のそれぞれの表面がチップ領域保護膜31乃至34で覆われている。チップ領域保護膜31乃至34の各々には開口20が形成されている。チップ領域保護膜31乃至34は、ポリイミド樹脂のような樹脂により形成されている。
ダイシング領域60Aのチップ領域51及び52に挟まれた部分は、中央領域61Aと、中央領域61Aのチップ領域51側に位置する中間領域62Aと、中央領域61Aのチップ領域32側に位置する中間領域63Aと、中間領域62Aのチップ領域51側に位置する外側領域64Aと、中間領域63Aのチップ領域52側に位置する外側領域65Aとを含む。中央領域61A、中間領域62A、中間領域63A、外側領域64A、及び外側領域65Aの各々は、ダイシング領域60Aの長手方向に延びている。中間領域62Aの表面及び中間領域63Aの表面は、それぞれ、土手状の保護樹脂膜としてのチッピング防止壁41A及び42Aで覆われている。チッピング防止壁41A及び42Aは、チップ領域保護膜31乃至34と同じ材料で形成され、ダイシング領域60Aの長手方向に延びている。中央領域61A、外側領域64A、及び外側領域65Aのそれぞれの表面は、保護樹脂膜で覆われていない。
ダイシング領域60Bのチップ領域51及び53に挟まれた部分は、中央領域61Bと、中央領域61Bのチップ領域51側に位置する中間領域62Bと、中央領域61Bのチップ領域33側に位置する中間領域63Bと、中間領域62Bのチップ領域51側に位置する外側領域64Bと、中間領域63Bのチップ領域53側に位置する外側領域65Bとを含む。中央領域61B、中間領域62B、中間領域63B、外側領域64B、及び外側領域65Bの各々は、ダイシング領域60Bの長手方向に延びている。中間領域62Bの表面及び中間領域63Bの表面は、それぞれ、土手状の保護樹脂膜としてのチッピング防止壁41B及び42Bで覆われている。チッピング防止壁41B及び42Bは、チップ領域保護膜31乃至34と同じ材料で形成され、ダイシング領域60Bの長手方向に延びている。中央領域61B、外側領域64B、及び外側領域65Bのそれぞれの表面は、保護樹脂膜で覆われていない。
チッピング防止壁41A及び42Aは、ダイシング領域60Bを横切るようにダイシング領域60Aの長手方向に延びている。チッピング防止壁41B及び42Bは、ダイシング領域60Aを横切るようにダイシング領域60Bの長手方向に延びている。チッピング防止壁41Aは、チッピング防止壁41B及び42Bと交差している。チッピング防止壁42Aは、チッピング防止壁41B及び42Bと交差している。
チッピング防止壁41Aは、チップ領域保護膜31及び33から分離されている。チッピング防止壁42Aは、チップ領域保護膜32及び34から分離されている。チッピング防止壁41Bは、チップ領域保護膜31及び32から分離されている。チッピング防止壁42Bは、チップ領域保護膜33及び34から分離されている。
図4は、ウエハ1の断面図を示す。各開口20からボンディングパッド16が露出している。
図5は、本発明の第1の実施形態に係る半導体装置の製造方法のフローチャートである。ウエハ1は、本実施形態に係る半導体装置の製造方法において、中間製品として製造される。本実施形態に係る半導体装置の製造方法は、半導体素子形成ステップS2、絶縁層形成ステップS4、パッド形成ステップS6、表面保護膜形成ステップS8、開口形成ステップS10、ダイシングステップS12、外観検査ステップS14、マウンティングステップS16、ワイヤボンディング・モールディングステップS18、試験・製品検査ステップS20を含む。
図6を参照して、半導体素子形成ステップS2、絶縁層形成ステップS4、パッド形成ステップS6、及び表面保護膜形成ステップS8を説明する。
半導体素子形成ステップS2において、ウエハ1の基板10上に半導体素子(不図示)を形成する。基板10は、例えば、シリコン基板のような半導体基板である。基板10は、表面10a及び裏面10bを備える。ステップS2において、基板10の表面10a側に不純物を注入して拡散層11を形成し、チップ領域51乃至54のそれぞれに半導体素子(不図示)を形成する。
絶縁層形成ステップS4において、拡散層11上に絶縁層15を形成する。絶縁層15内に配線(不図示)が設けられている。配線は、ステップS2で形成した半導体素子に接続される配線を含む。
パッド形成ステップS6において、チップ領域51乃至54の各々において、絶縁層15上にボンディングパッド16を形成する。ボンディングパッド16は、絶縁層15内の配線に接続される。
表面保護膜形成ステップS8において、ウエハ1の全面を覆う表面保護膜17を形成する。表面保護膜17は、ポリイミド樹脂のような樹脂により形成される。
図4を参照して、開口形成ステップS10を説明する。開口形成ステップS10において、表面保護膜17のチップ領域51の表面を覆う部分にボンディングパッド16を露出させるための開口20を形成し、表面保護膜17のチップ領域52の表面を覆う部分にボンディングパッド16を露出させるための開口20を形成し、表面保護膜17の中央領域61Aの表面を覆う部分に開口21Aを形成し、表面保護膜17の外側領域64Aの表面を覆う部分に開口22Aを形成し、表面保護膜17の外側領域65Aの表面を覆う部分に開口23Aを形成する。
図3を参照して、更に、開口形成ステップS10を説明する。開口形成ステップS10において、表面保護膜17のチップ領域53の表面を覆う部分にボンディングパッド16を露出させるための開口20を形成し、表面保護膜17のチップ領域54の表面を覆う部分にボンディングパッド16を露出させるための開口20を形成し、表面保護膜17の中央領域61Bの表面を覆う部分に開口21Bを形成し、表面保護膜17の外側領域64Bの表面を覆う部分に開口22Bを形成し、表面保護膜17の外側領域65Bの表面を覆う部分に開口23Bを形成し、ダイシング領域60A及び60Bの交差領域の中心部分の表面を覆う部分に開口24を形成する。
これにより、表面保護膜17から、チップ領域保護膜31、32、33、及び34と、チッピング防止壁41A、42A、41B及び42Bとが形成される。また、中央領域61A及び61Bと、外側領域64A、64B、65A、及び65Bとが表面保護膜17で覆われなくなる。
本実施形態によれば、開口20を形成するためのレチクルを改版するだけでチッピング防止壁41A、42A、41B及び42Bを形成することが可能であり、新たな工程を追加する必要がない。
表面保護膜17は、非感光性ポリイミド樹脂により形成されてもよく、感光性ポリイミド樹脂により形成されてもよい。表面保護膜17が非感光性ポリイミド樹脂により形成される場合、表面保護膜17上にフォトレジスト膜が形成され、フォトレジスト膜に開口20を形成するためのレチクルのパターンが転写される。表面保護膜17が感光性ポリイミド樹脂により形成される場合、表面保護膜17に開口20を形成するためのレチクルのパターンが転写される。
図7を参照して、ダイシングステップS12を説明する。ダイシングステップS12において、ダイシングブレード80を用いて、ダイシング領域60Aの中心線に沿ってウエハ1を切断し、ダイシング領域60Bの中心線に沿ってウエハ1を切断する。このとき、中央領域61Aをダイシング領域60Aの長手方向に沿って切削し、中央領域61Bをダイシング領域60Bの長手方向に沿って切削する。中央領域61Aをダイシング領域60Aの長手方向に沿って切削するとき、チッピング防止壁41A及び42Aは切削されない。中央領域61Bをダイシング領域60Bの長手方向に沿って切削するとき、チッピング防止壁41B及び42Bは切削されない。ダイシングステップS12において、ウエハ1が複数のチップに個片化される。複数のチップは、チップ領域51を含むチップ71と、チップ領域52を含むチップ72と、チップ領域53を含むチップと、チップ領域54を含むチップとを含む。
図8を参照して、チップ71の側壁71a及びチップ72の側壁72aは、ダイシングステップS12において形成された切断面である。チップ71は、チッピング防止壁41Aの一部とチッピング防止壁41Bの一部とを備える。チップ72は、チッピング防止壁42Aの一部とチッピング防止壁41Bの一部とを備える。
本実施形態によれば、ダイシングブレード80により切削される中央領域61A及び61Bが保護樹脂膜で覆われていないため、ダイシングブレード80の目詰まりが防止され、且つ、切削により生じる樹脂のゴミが壁面71a及び72aに付着することが防がれる。
図9を参照して、チッピング防止壁41Aの内部には樹脂が硬化する際に発生した内部応力が存在している。この内部応力の方向が矢印で示されている。したがって、中央領域61Aの切削中に拡散層11をチップ領域51に向かって走るクラック75が発生した場合であっても、チッピング防止壁41Aの内部応力によりクラック75がウエハ1の表面に向かって進行するため、クラック75がチップ領域51に到達することが防がれる。
複数のチップの各々について外観検査ステップS14を実行する。以下、チップ71の場合について説明する。ステップS14において、外側領域64Aの拡散層11にクラック75があるかどうかを外観検査する。図9に示すように外側領域64Aにクラック75が発見されなければ、チップ71を不良品として除外しない。仮に、図10に示すように外側領域64Aにクラック75が発見されれば、チップ71を不良品として除外する。チッピング防止壁とチップ領域保護膜との間のみを観察すればよいため、外観検査が容易になる。チッピング防止壁とチップ領域保護膜との間には樹脂がないため、クラックの発見は容易である。
マウンティングステップS16において、外観検査ステップS14において除外されなかったチップを基板(不図示)にマウントする。以下、チップ71の場合について説明する。ステップS16において、樹脂接着剤(不図示)を用いてチップ71の裏面10bを基板に接着する。このとき、樹脂接着剤がチップ71の表面側(ボンディングパッド16が設けられた側)に回りこむことがチッピング防止壁41A又は41Bにより防止される。
マウンティングステップS16の後に、ワイヤボンディング・モールディングステップS18と、試験・製品検査ステップS20とが実行される。
(第2の実施形態)
本発明の第2の実施形態に係る半導体装置の製造方法は、第1の実施形態に係る半導体装置の製造方法に裏面研削ステップが追加されたものである。裏面研削ステップは、開口形成ステップS10の後、且つ、ダイシングステップS12の前に実行される。
裏面研削ステップにおいて、ウエハ1の裏面10b側が研削される。このとき、チッピング防止壁41A又は42Aがダイシング領域60Bを流れる研削薬液をせき止め、チッピング防止壁41B又は42Bがダイシング領域60Aを流れる研削薬液をせき止める。したがって、ウエハ1の周縁部から中心部に向かって研削薬液が侵入することが防止される。
基板10が半導体基板の場合を説明したが、上記各実施形態に係るウエハ及び半導体装置の製造方法をガラス基板に適用することも可能である。
1…ウエハ
10…基板
10a…表面
10b…裏面
11…拡散層
15…絶縁層
16…ボンディングパッド
17…表面保護膜
20、21A、21B、22A、22B、23A、23B、24…開口
31〜34…チップ領域保護膜
41A、41B、42A、42B…チッピング防止壁
51〜54…チップ領域
60A、60B…ダイシング領域
61A、61B…中央領域
62A、62B、63A、63B…中間領域
64A、64B、65A、65B…外側領域
71、72…チップ
71a、72a…側壁
75…クラック
80…ダイシングブレード
111…化合物半導体基板
112…半導体素子形成領域
114…ダイシング領域
116…ポリイミド膜
119…応力変化点
t…側端縁

Claims (8)

  1. 半導体素子が形成された第1チップ領域と、
    半導体素子が形成された第2チップ領域と、
    第1ダイシング領域と
    を具備し、
    前記第1チップ領域及び前記第2チップ領域は、前記第1ダイシング領域によって互いに分離され、
    前記第1ダイシング領域の前記第1チップ領域及び前記第2チップ領域に挟まれた部分は、
    前記第1ダイシング領域の第1長手方向に延びる第1中央領域と、
    前記第1中央領域の前記第1チップ領域側で前記第1長手方向に延びる第1中間領域と、
    前記第1中央領域の前記第2チップ領域側で前記第1長手方向に延びる第2中間領域と、
    前記第1中間領域の前記第1チップ領域側で前記第1長手方向に延びる第1外側領域と、
    前記第2中間領域の前記第2チップ領域側で前記第1長手方向に延びる第2外側領域と
    を含み、
    前記第1中間領域の表面は、前記第1長手方向に延びる土手状の第1樹脂膜で覆われ、
    前記第2中間領域の表面は、前記第1長手方向に延びる土手状の第2樹脂膜で覆われ、
    前記第1中央領域、前記第1外側領域、及び前記第2外側領域のそれぞれの表面は、樹脂膜で覆われない
    ウエハ。
  2. 半導体素子が形成された第3チップ領域と、
    第2ダイシング領域と
    を具備し、
    前記第1チップ領域及び前記第3チップ領域は、前記第2ダイシング領域によって互いに分離され、
    前記第1ダイシング領域及び第2ダイシング領域は互いに直交し、
    前記第2ダイシング領域の前記第1チップ領域及び前記第3チップ領域に挟まれた部分は、
    前記第2ダイシング領域の第2長手方向に延びる第2中央領域と、
    前記第2中央領域の前記第1チップ領域側で前記第2長手方向に延びる第3中間領域と、
    前記第2中央領域の前記第3チップ領域側で前記第2長手方向に延びる第4中間領域と、
    前記第3中間領域の前記第1チップ領域側で前記第2長手方向に延びる第3外側領域と、
    前記第4中間領域の前記第3チップ領域側で前記第2長手方向に延びる第4外側領域と
    を含み、
    前記第3中間領域の表面は、前記第2長手方向に延びる土手状の第3樹脂膜で覆われ、
    前記第4中間領域の表面は、前記第2長手方向に延びる土手状の第4樹脂膜で覆われ、
    前記第2中央領域、前記第3外側領域、及び前記第4外側領域のそれぞれの表面は、樹脂膜で覆われず、
    前記第1樹脂膜及び前記第2樹脂膜は、前記第2ダイシング領域を横切るように前記第1長手方向に延び、
    前記第3樹脂膜及び前記第3樹脂膜は、前記第1ダイシング領域を横切るように前記第2長手方向に延びる
    請求項1のウエハ。
  3. 前記半導体素子は、半導体基板上に形成された
    請求項1又は2のウエハ。
  4. ウエハを複数のチップに個片化するステップを具備し、
    前記ウエハは、
    半導体素子が形成された第1チップ領域と、
    半導体素子が形成された第2チップ領域と、
    第1ダイシング領域と
    を具備し、
    前記第1チップ領域及び前記第2チップ領域は、前記第1ダイシング領域によって互いに分離され、
    前記第1ダイシング領域の前記第1チップ領域及び前記第2チップ領域に挟まれた部分は、
    前記第1ダイシング領域の第1長手方向に延びる第1中央領域と、
    前記第1中央領域の前記第1チップ領域側で前記第1長手方向に延びる第1中間領域と、
    前記第1中央領域の前記第2チップ領域側で前記第1長手方向に延びる第2中間領域と、
    前記第1中間領域の前記第1チップ領域側で前記第1長手方向に延びる第1外側領域と、
    前記第2中間領域の前記第2チップ領域側で前記第1長手方向に延びる第2外側領域と
    を含み、
    前記第1中間領域の表面は、前記第1長手方向に延びる土手状の第1樹脂膜で覆われ、
    前記第2中間領域の表面は、前記第1長手方向に延びる土手状の第2樹脂膜で覆われ、
    前記第1中央領域、前記第1外側領域、及び前記第2外側領域のそれぞれの表面は、樹脂膜で覆われず、
    前記ウエハを複数のチップに個片化する前記ステップは、
    前記第1中央領域を前記第1長手方向に沿って切削するステップを含む
    半導体装置の製造方法。
  5. 前記ウエハを複数のチップに個片化する前記ステップの後に、前記第1外側領域にクラックがあるかどうかを外観検査するステップを更に具備する
    請求項4の半導体装置の製造方法。
  6. 前記ウエハを複数のチップに個片化する前記ステップにおいて、前記第1チップ領域を含む第1チップが形成され、
    前記第1チップを基板にマウントするステップを更に具備し、
    前記第1チップを前記基板にマウントする前記ステップは、
    樹脂接着剤を用いて前記第1チップの裏面を前記基板に接着するステップと、
    前記樹脂接着剤が前記第1チップの表面側に回りこむことを前記第1樹脂膜が防止するステップと
    を含む
    請求項4又は5の半導体装置の製造方法。
  7. 前記ウエハを複数のチップに個片化する前記ステップの前に、前記第1樹脂膜及び前記第2樹脂膜を形成するステップを更に具備し、
    前記第1樹脂膜及び前記第2樹脂膜を形成する前記ステップは、
    前記ウエハの全面を覆う全面樹脂膜を形成するステップと、
    前記全面樹脂膜の前記第1チップ領域の表面を覆う部分に対するボンディングパッドを露出させるための開口形成と、前記全面樹脂膜の前記第2チップ領域の表面を覆う部分に対するボンディングパッドを露出させるための開口形成と、前記全面樹脂膜の前記第1中央領域の表面を覆う部分に対する開口形成と、前記全面樹脂膜の前記第1外側領域の表面を覆う部分に対する開口形成と、前記全面樹脂膜の前記第2外側領域の表面を覆う部分に対する開口形成とを実行するステップと
    を含む
    請求項4乃至6のいずれかに記載の半導体装置の製造方法。
  8. 前記ウエハは、
    半導体素子が形成された第3チップ領域と、
    第2ダイシング領域と
    を具備し、
    前記第1チップ領域及び前記第3チップ領域は、前記第2ダイシング領域によって互いに分離され、
    前記第1ダイシング領域及び第2ダイシング領域は互いに直交し、
    前記第2ダイシング領域の前記第1チップ領域及び前記第3チップ領域に挟まれた部分は、
    前記第2ダイシング領域の第2長手方向に延びる第2中央領域と、
    前記第2中央領域の前記第1チップ領域側で前記第2長手方向に延びる第3中間領域と、
    前記第2中央領域の前記第3チップ領域側で前記第2長手方向に延びる第4中間領域と、
    前記第3中間領域の前記第1チップ領域側で前記第2長手方向に延びる第3外側領域と、
    前記第4中間領域の前記第3チップ領域側で前記第2長手方向に延びる第4外側領域と
    を含み、
    前記第3中間領域の表面は、前記第2長手方向に延びる土手状の第3樹脂膜で覆われ、
    前記第4中間領域の表面は、前記第2長手方向に延びる土手状の第4樹脂膜で覆われ、
    前記第2中央領域、前記第3外側領域、及び前記第4外側領域のそれぞれの表面は、樹脂膜で覆われず、
    前記第1樹脂膜及び前記第2樹脂膜は、前記第2ダイシング領域を横切るように前記第1長手方向に延び、
    前記第3樹脂膜及び前記第3樹脂膜は、前記第1ダイシング領域を横切るように前記第2長手方向に延び、
    前記ウエハを複数のチップに個片化する前記ステップの前に、前記ウエハの裏面研削をするステップを更に具備し、
    前記ウエハの裏面研削をする前記ステップにおいて、前記第1樹脂膜又は前記第2樹脂膜は、前記第2ダイシング領域を流れる研削薬液をせき止める
    請求項4乃至7のいずれかに記載の半導体装置の製造方法。
JP2009235173A 2009-10-09 2009-10-09 ウエハ及び半導体装置の製造方法 Pending JP2011082434A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009235173A JP2011082434A (ja) 2009-10-09 2009-10-09 ウエハ及び半導体装置の製造方法
US12/901,187 US8310032B2 (en) 2009-10-09 2010-10-08 Wafer and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235173A JP2011082434A (ja) 2009-10-09 2009-10-09 ウエハ及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011082434A true JP2011082434A (ja) 2011-04-21

Family

ID=43854162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009235173A Pending JP2011082434A (ja) 2009-10-09 2009-10-09 ウエハ及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8310032B2 (ja)
JP (1) JP2011082434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072413A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196809A (ja) * 2005-01-17 2006-07-27 Sony Corp 半導体チップ及びその製造方法並びに半導体装置
JP2006302939A (ja) * 2005-04-15 2006-11-02 Canon Inc 半導体ウェハーのダイシング方法
JP2008098348A (ja) * 2006-10-11 2008-04-24 Yamaha Corp 半導体チップの検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1796033A1 (de) * 1968-08-20 1972-02-17 Albert Ag Chem Werke Verfahren zur Beschichtung elektrisch leitender Gegenstaende durch Elektrophorese
JP2003203882A (ja) 2002-01-07 2003-07-18 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2003257895A (ja) * 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体チップを搭載したウェハおよびその製造方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101258206B (zh) * 2005-07-25 2012-04-04 Posco公司 具有提高的耐腐蚀性和可焊性的预密封的钢板及其制造方法
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
US20090252952A1 (en) * 2005-12-27 2009-10-08 Posco Surface treated cr-free steel sheet for used in fuel tank, preparing method thereof and treatment composition therefor
JP2008028243A (ja) 2006-07-24 2008-02-07 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196809A (ja) * 2005-01-17 2006-07-27 Sony Corp 半導体チップ及びその製造方法並びに半導体装置
JP2006302939A (ja) * 2005-04-15 2006-11-02 Canon Inc 半導体ウェハーのダイシング方法
JP2008098348A (ja) * 2006-10-11 2008-04-24 Yamaha Corp 半導体チップの検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072413A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8310032B2 (en) 2012-11-13
US20110084364A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
US9401343B2 (en) Method of processing a semiconductor wafer
US7709295B2 (en) Method of manufacturing semiconductor device
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
JP2008147560A (ja) 半導体装置及びその製造方法
JP6234725B2 (ja) 半導体ウェハー、半導体icチップ及びその製造方法
TWI757804B (zh) 半導體晶圓及半導體晶片
US20110256690A1 (en) Integrated circuit wafer dicing method
US8030180B2 (en) Method of manufacturing a semiconductor device
JP2012023238A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
KR20090044262A (ko) 반도체 소자와 그의 제조방법
JP2011082434A (ja) ウエハ及び半導体装置の製造方法
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
US8697568B2 (en) Semiconductor chip including a plurality of chip areas and fabricating method thereof
JP2016072413A (ja) 半導体装置およびその製造方法
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
TWI680548B (zh) 半導體封裝及其製備方法
JP2006032482A (ja) 半導体装置の製造方法
JP2012064715A (ja) 半導体ウエファ、半導体回路、及び半導体回路製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
WO2011074155A1 (ja) 半導体装置及びその製造方法
KR100206916B1 (ko) 반도체 칩의 디아이액에 대한 패드 보호방법
WO2017115435A1 (ja) 半導体ウエハ、半導体チップ、および半導体チップの製造方法
JP4648745B2 (ja) 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ
KR20060124349A (ko) 전자소자 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140214