JP2006302939A - 半導体ウェハーのダイシング方法 - Google Patents
半導体ウェハーのダイシング方法 Download PDFInfo
- Publication number
- JP2006302939A JP2006302939A JP2005118157A JP2005118157A JP2006302939A JP 2006302939 A JP2006302939 A JP 2006302939A JP 2005118157 A JP2005118157 A JP 2005118157A JP 2005118157 A JP2005118157 A JP 2005118157A JP 2006302939 A JP2006302939 A JP 2006302939A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dicing
- scribe line
- chipping
- dicing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】 半導体ウェハーの製造プロセスにおいて使用されるダイシング時に発生するチッピングの進行を抑制することが出来るダイシング方法を提供する。
【解決手段】 ウェハーの回路構成面のスクライブラインの少なくとも片側に帯状の膜を一本ないし複数本設けることを特徴とする。
【選択図】 図１
【解決手段】 ウェハーの回路構成面のスクライブラインの少なくとも片側に帯状の膜を一本ないし複数本設けることを特徴とする。
【選択図】 図１
Description
本発明は半導体ウェハーの製造プロセスにおいて使用されるダイシング時に発生するチッピングの進行を抑制する事を特徴としたダイシング方法に関するものである。
半導体ウェハーの製造プロセスにおいては素子形成が完了した半導体ウェハーを個々のチップに分離するためにダイシングが行われる。このダイシングはダイシングソーを用いて切断する事によりおこなわれる。
以下に従来のダイシング方法について、図２Ａに示したスクライブライン付近の断面図を参照して説明する。
これは、半導体ウェハー１の上に半導体素子２が形成され、隣接する半導体素子２．２の間にスクライブライン３が形成された構造であり、ダイヤモンドブレ−ド４を高速回転で移動しながらスクライブライン３のほぼ中央をダイシングする事により多数の半導体チップに分割される。
特開平０５−００３２４９号公報
しかしながら、図２Ｂに示すようにダイヤモンドブレード４を高速回転で移動しながら半導体ウェハー１をダイシングした場合、ダイヤモンドブレード４の衝撃によりチッピングが発生し、このチッピングが半導体素子２まで達すると不良となってしまう。
本発明は、ダイヤモンドブレードを高速回転で移動しながらスクライブラインを切断したとき発生するチッピングの進行を抑制することが出来る半導体ウェハーのダイシング方法を提供する事を目的とするものである。
本発明の半導体ウェハーのダイシング方法はスクライブラインの両側部に膜の壁を何層かに分け設けることで膜の境界部にてチッピングの進行を抑制するものである。
このようにすれば、チッピングを発生させている応力の進行を膜の壁で吸収もしくは緩和させチッピングの抑制を図ることができる。
すなわち本発明は、半導体ウェハーのダイシング方法においてウェハーの回路構成面のスクライブラインの少なくとも片側に帯び状の膜を一本あるいは複数設ける事を特徴とした半導体ウェハーのダイシング方法である。
半導体ウェハーの製造プロセスにおいて使用されるダイシング時に発生するチッピングの進行を抑制することが出来る。
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
本発明の半導体ウェハーのダイシング方法の実施例について図１Ａのスクライブライン付近の断面図を参照しながら説明する。
これは、半導体ウェハー１の上に半導体素子２が形成され隣接する半導体素子２の間にスクライブライン３が形成されている。このスクライブライン３の両側部にダイヤモンドブレ−ド４に接触せずなおかつダイヤモンドブレ−ド４に近い位置に膜の壁５を何層かにわけ設けるものである。
本実施例の半導体ウェハーのダイシング方法において、ダイシングによる影響について以下に説明する。
図１Ｂは図１Ａのスクライブラインをダイシングした時の様子を示したものである。ダイヤモンドブレ−ド４を高速回転で移動しながら半導体ウェハー１をダイシングした時チッピングが発生しても膜の壁５が半導体ウェハー１に密着している為、チッピングが進行しようとする応力を吸収もしくは緩和させる事ができる。もし一層目で吸収もしくは緩和しきれなくても、二層、三層と多層に設ける事で、今まで防げなかった突発的に発生するチッピング等も抑制可能となり、その結果、不良の低減が図れる。
１ 半導体ウェハー
２ 半導体素子
３ スクライブライン
４ ダイヤモンドブレード
５ 膜
２ 半導体素子
３ スクライブライン
４ ダイヤモンドブレード
５ 膜
Claims (3)
- 半導体ウェハーのダイシング方法においてウェハーの回路構成面のスクライブラインの少なくとも片側に帯び状の膜を一本あるいは複数設ける事を特徴とした半導体ウェハーのダイシング方法。
- 請求項１で形成される膜が無機膜である事を特徴とする半導体ウェハーのダイシング方法。
- 請求項１で形成される膜が有機膜である事を特徴とする半導体ウェハーのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005118157A JP2006302939A (ja) | 2005-04-15 | 2005-04-15 | 半導体ウェハーのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005118157A JP2006302939A (ja) | 2005-04-15 | 2005-04-15 | 半導体ウェハーのダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006302939A true JP2006302939A (ja) | 2006-11-02 |
Family
ID=37470932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005118157A Withdrawn JP2006302939A (ja) | 2005-04-15 | 2005-04-15 | 半導体ウェハーのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006302939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082434A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | ウエハ及び半導体装置の製造方法 |
| JP2016072413A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9865679B2 (en) | 2013-04-17 | 2018-01-09 | Panasonic Intellectual Property Management Co., Ltd. | Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device |
-
2005
- 2005-04-15 JP JP2005118157A patent/JP2006302939A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082434A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | ウエハ及び半導体装置の製造方法 |
| US9865679B2 (en) | 2013-04-17 | 2018-01-09 | Panasonic Intellectual Property Management Co., Ltd. | Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device |
| US10224397B2 (en) | 2013-04-17 | 2019-03-05 | Panasonic Intellectual Property Management Co., Ltd. | Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device |
| US10553676B2 (en) | 2013-04-17 | 2020-02-04 | Panasonic Intellectual Property Management Co., Ltd. | Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device |
| JP2016072413A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI521584B (zh) | 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割 | |
| TWI459458B (zh) | 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割 | |
| US20040212047A1 (en) | Edge arrangements for integrated circuit chips | |
| KR102303589B1 (ko) | 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스 | |
| US20080179710A1 (en) | Semiconductor wafer with improved crack protection | |
| JP2013535114A (ja) | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング | |
| JP6341709B2 (ja) | ウェーハの加工方法 | |
| JP2007165371A (ja) | 半導体装置の製造方法 | |
| CN107634032B (zh) | 晶片及晶片制造方法 | |
| TWI735406B (zh) | 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 | |
| KR20140133451A (ko) | 웨이퍼 절삭 방법 | |
| JP2006073779A (ja) | 半導体装置の製造方法 | |
| JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
| JP2006302939A (ja) | 半導体ウェハーのダイシング方法 | |
| KR20100010841A (ko) | 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩 | |
| JP2013161944A (ja) | ダイシング方法 | |
| WO2010050085A1 (ja) | 半導体ウェハ及びその分割方法 | |
| JP2008192762A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP2008130929A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN109979879B (zh) | 半导体芯片制造方法 | |
| JP2011018789A (ja) | 半導体装置及び半導体チップ | |
| US9059273B2 (en) | Methods for processing a semiconductor wafer | |
| TWI592271B (zh) | Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method | |
| JP2008294261A (ja) | 熱応力効果を抑制できるウェハ切断線形成構造 | |
| JP2005294677A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |