JP2005294677A

JP2005294677A - 半導体装置

Info

Publication number: JP2005294677A
Application number: JP2004109794A
Authority: JP
Inventors: Takeshi Hamaya; 毅濱谷; Masaji Funakoshi; 正司舩越; Katsuhiko Tsuura; 克彦津浦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-04-02
Filing date: 2004-04-02
Publication date: 2005-10-20

Abstract

【課題】半導体組立プロセスのダイシング工程において、ダイシングの衝撃によるスクライブライン領域の保護膜及び各配線層の層間絶縁膜のチッピング或いは内部剥離、ダメージの防止を実現する半導体装置を提供することを目的とする。
【解決手段】従来、スクライブライン領域２にもチップ領域１と同様に固い層間絶縁膜７と柔らかい層間絶縁膜４とが交互に形成されているが、本発明の半導体装置では、スクライブライン領域２の固い層間絶縁膜７を形成せず、全て除去することによって、ダイシングの際に、固い層間絶縁膜７を切断することなく、柔らかい層間絶縁膜４のみを形成しており、層間絶縁膜４のみを切断するため、スクライブライン領域の保護膜及び各配線層の層間絶縁膜のチッピング或いは内部剥離、ダメージの防止を実現できる。
【選択図】図１

Description

本発明は、半導体組立工程であるダイシングの衝撃によるスクライブライン領域の保護膜及び各配線層の層間絶縁膜のチッピング、内部剥離、あるいはダメージの防止を実現する半導体装置に関するものである。

図３は、従来の半導体装置の断面図であり、半導体チップと半導体チップの間のスクライブライン領域を示している。二つの半導体チップ１の間には、スクライブライン領域２があり、半導体チップ１の周辺には、シールリング３が形成されている。半導体チップ１およびスクライブライン領域２には、層間絶縁膜４と、固い層間絶縁膜５がそれぞれ複数層積層され、最上層には保護膜６が形成されている。

従来、半導体ウェハーのダイシングにおいて、各配線層の層間絶縁膜４、５は固く、また層数も少なく単純なため、チッピングあるいは剥離等は小さく、問題にはならなかった。しかしながら、スクライブライン領域の縮小化や拡散プロセスの微細化技術の進展に伴い、プロセス・コントロール・モジュレーション（以下、ＰＣＭと略す）領域が複雑かつ増大し、スクライブライン領域の有効活用のためにＰＣＭをスクライブライン領域に搭載することがおこなわれるようになり、スクライブライン領域のパターンが複雑になってきた。このことは、半導体の回路形成を担う拡散工程が完了した後の半導体素子のパッケージングを担う組立工程、特にダイシング工程で問題となってくる。具体的には、スクライブライン領域に余裕がなくなり、また、スクライブライン領域へＰＣＭ搭載によるパターンの複雑化により、半導体ウェハーをダイシングして、半導体チップ個片にする際に、保護膜あるいは層間絶縁膜にチッピングや剥離、ダメージが起こり、信頼性不良の原因となる。

そこで、従来は各半導体チップ領域間のスクライブライン領域の最上層の保護膜に保護膜のない溝を形成することにより、半導体チップ領域へのチッピングを防止する半導体装置を形成している（例えば、特許文献１参照）。
特開平９−３０６８７２号公報

しかしながら、さらなる拡散プロセスの微細化に伴い、拡散プロセスにおける平坦化技術が進み、平坦化するための機械的化学研磨により各配線層の層間絶縁膜の薄膜化が進み、これに伴い、工程数及び層間絶縁膜の各層数が増加し複雑になってきた。その上さらに、同じく拡散プロセスの微細化技術により、配線遅延の問題が顕著になってきており、その配線間遅延を小さくするため配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用しようとしている。しかし、この低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。そのため、従来のスクライブライン構造では、もはや半導体組立工程であるダイシングの衝撃によるスクライブライン領域の保護膜及び各配線層のチッピングあるいは内部剥離、ダメージを防止することが困難になってきた。

本発明は上記従来の課題を解決するもので、スクライブライン領域の保護膜及び各配線層のチッピング或いは内部剥離、ダメージを防止する半導体装置を提供することを目的とする。

この課題を解決するために本発明は、拡散プロセスの配線工程によって固い層間絶縁膜と柔らかい層間絶縁膜とが交互に形成され、その固い層間絶縁膜をスクライブライン領域において、すべて除去あるいは一部除去することを特徴とするものである。

従来は、スクライブライン領域にもチップ側と同様に固い層間絶縁膜と柔らかい層間絶縁膜とが交互に形成されているが、本発明の半導体装置では、そのスクライブライン領域の固い層間絶縁膜を全て除去することによって、ダイシングの際に、固い層間絶縁膜を切断することなく、柔らかい層間絶縁膜のみを切断するため、スクライブライン領域の保護膜及び各配線層の層間絶縁膜のチッピングあるいは内部剥離、ダメージの防止を実現できる。また、スクライブライン領域において、ＰＣＭ等固い層間絶縁膜が必要な部分は残して、シールリングのスクライブライン側に固い層間絶縁膜を溝のように１部除去する場合は、ダイシングの際に、固い層間絶縁膜を切断することになるが、固い層間絶縁膜がチップ側で除去されているため、ダイシング時の衝撃はチップ側へ影響しない。従って、スクライブライン領域の固い層間絶縁膜を全て除去した場合と同様の効果があり、スクライブライン領域の保護膜及び各配線層の層間絶縁膜のチッピングあるいは内部剥離、ダメージの防止を実現できる。

以上のように、スクライブライン領域において、固い層間絶縁膜をすべて除去あるいは１部除去することにより、半導体ウェハーのダイシング時の衝撃に対し、チッピング及び内部剥離、ダメージを防止することができる。その結果、半導体の信頼性を向上することが可能となる。

以下、本発明の半導体装置の実施形態について図面に基づき詳細に説明する。

図１は、本発明の第１の実施形態における半導体装置の断面図であり、半導体チップと半導体チップの間のスクライブライン領域を示している。半導体ウェハー上に形成されたそれぞれの半導体チップ１の間には、スクライブライン領域２があり、半導体チップ１の周辺には、シールリング３が形成されている。半導体チップ１の領域では、柔らかい層間絶縁膜４と、固い層間絶縁膜７がそれぞれ複数層積層され、最上層には保護膜６が形成されている。シールリング３のスクライブ側、つまりスクライブライン領域２におけるチッピング及び内部剥離防止部８では、柔らかい層間絶縁膜４のみが複数層積層され、最上層には保護膜６が形成されている。各層間絶縁膜４の間には固い層間絶縁膜７を形成しない。

図１に示すように固い層間絶縁膜７の除去されている部分であるチッピング及び内部剥離防止部８でダイシングのブレードにより半導体ウェハーが切断され、各半導体チップに分離される。従って、固い層間絶縁膜を切断することなく、柔らかい層間絶縁膜４のみを切断することになり、チッピング及び切断面の内部剥離やダメージを防止することができる。固い層間絶縁膜７としては、ＳｉＮ膜やＳｉＣ膜などがあげられる。

次に、図２は本発明の第２の実施形態における半導体装置の断面図であり、半導体チップと半導体チップの間のスクライブライン領域を示している。図１の第１の実施形態と異なる点は、シールリング３のスクライブ側、つまりスクライブライン領域２の一部にチッピング及び内部剥離防止部９を設け、チッピング及び内部剥離防止部９だけは、柔らかい層間絶縁膜４のみが複数層積層されており、各層間絶縁膜４の間には固い層間絶縁膜７を形成しない。それぞれのチッピング及び内部剥離防止部９を除く内側のスクライブライン領域２には、半導体チップ１の領域と同様に柔らかい層間絶縁膜４と、固い層間絶縁膜７がそれぞれ複数層積層され、最上層には保護膜６が形成されている。つまり、スクライブライン領域２においては、半導体チップ１側の一定距離以内の領域、シールリング３のスクライブ側の一部であるチッピング及び内部剥離防止部９の領域のみ、固い層間絶縁膜７が両側溝のように除去されている。

図２に示す半導体装置のダイシングでは、スクライブライン領域２の中間部でダイシングのブレードにより半導体ウェハーが切断され、各半導体チップに分離される。従って、固い層間絶縁膜７を切断することになるが、両側に柔らかい層間絶縁膜４のみの部分、つまりチッピング及び内部剥離防止部９があるために、応力が吸収され、チッピング及び切断面の内部剥離やダメージを防止することができる。

本発明の半導体装置におけるスクライブライン領域の構成は、固い膜と柔らかい膜が積層されているものを細片化する際の切断に有効であり、Ｓｉ半導体、化合物半導体や半導体以外の電子部品にも同様の構成の場合に利用可能である。

本発明の第１の実施形態における半導体装置の断面図本発明の第２の実施形態における半導体装置の断面図従来の半導体装置の断面図

符号の説明

１半導体チップ
２スクライブライン領域
３シールリング
４層間絶縁膜
６保護膜
７層間絶縁膜
８チッピング及び内部剥離防止部

Claims

半導体ウェハー上に複数の半導体チップと、前記半導体チップの間にダイシング用のスクライブライン領域を備えた半導体装置において、前記半導体チップの領域では、第１の層間絶縁膜と、前記第１の層間絶縁膜より固い第２の層間絶縁膜がそれぞれ複数層積層され、前記スクライブライン領域では、前記第２の層間絶縁膜を形成せず、前記第１の層間絶縁膜が複数層積層されていることを特徴とする半導体装置。
半導体ウェハー上に複数の半導体チップと、前記半導体チップの間にダイシング用のスクライブライン領域を備えた半導体装置において、前記半導体チップの領域および前記スクライブライン領域では、第１の層間絶縁膜と、前記第１の層間絶縁膜より固い第２の層間絶縁膜がそれぞれ複数層積層され、前記スクライブライン領域の前記半導体チップ側の一定距離以内の領域では、前記第２の層間絶縁膜を形成せず、前記第１の層間絶縁膜が複数層積層されていることを特徴とする半導体装置。
第２の層間絶縁膜がＳｉＮ膜またはＳｉＣ膜であることを特徴とする請求項１または２に記載の半導体装置。