JP6455166B2 - 半導体ウエハおよび半導体チップの製造方法 - Google Patents

半導体ウエハおよび半導体チップの製造方法 Download PDF

Info

Publication number
JP6455166B2
JP6455166B2 JP2015006689A JP2015006689A JP6455166B2 JP 6455166 B2 JP6455166 B2 JP 6455166B2 JP 2015006689 A JP2015006689 A JP 2015006689A JP 2015006689 A JP2015006689 A JP 2015006689A JP 6455166 B2 JP6455166 B2 JP 6455166B2
Authority
JP
Japan
Prior art keywords
scribe line
semiconductor wafer
pattern
accessory pattern
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015006689A
Other languages
English (en)
Other versions
JP2016134427A (ja
Inventor
雅浩 太田
雅浩 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015006689A priority Critical patent/JP6455166B2/ja
Publication of JP2016134427A publication Critical patent/JP2016134427A/ja
Application granted granted Critical
Publication of JP6455166B2 publication Critical patent/JP6455166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は半導体ウエハおよび半導体チップの製造方法に関し、特にステルスダイシング技術を用いて割断される半導体ウエハおよびこの半導体ウエハを個片化半導体チップの製造方法に関する。
近年、携帯電話やデジタルカメラなどに代表されるモバイル機器、メモリカードなどに代表される情報記憶媒体の小型軽量化に伴い、これらに組み込まれる半導体チップの小型および薄型化が進められている。半導体ウエハ上に形成された集積回路などを切り出してチップ化するダイシング工程では、この小サイズでかつ薄い半導体ウエハを切断することとなるが、半導体ウエハが薄いために、一般的なブレードダイシング方式では半導体チップにチッピングが生じやすい。また、素子性能向上の観点から、新規材料の炭化ケイ素(SiC)および窒化ガリウム(GaN)といった、従来のケイ素(Si)と比較して硬質な半導体基板が登場するが、いずれもブレードダイシング方式では切断が難しく、切断できても時間がかかってしまう。
そこで、これらの課題を回避する新しいダイシング方式としてステルスダイシング(登録商標)方式が注目されている。この方式は、レーザー光を半導体ウエハ内部に照射して選択的に改質層を形成し、その改質層を分割起点として半導体ウエハを切断するダイシング方式である。この方式によれば、薄いウエハでもチッピングの低減が可能であり、SiCのような硬質な半導体ウエハでも300mm/sec以上という切断速度で切断が可能である。
ところで、ダイシング前の半導体ウエハ上には、チップ領域と、これらチップ領域を切断するための切断領域とがあり、切断領域には、アクセサリパターンが配置されている(たとえば、特許文献1参照)。アクセサリパターンとしては、たとえば、フォト工程で使用するマスクを位置決めするためのアライメントマークや検査用のパターンなどがある。検査用のパターンは、たとえば、アルミニウムやチタンなどに代表される金属膜または多結晶ケイ素膜などで形成されている。
ステルスダイシングでは、切断領域にその延在方向に沿ってレーザー光を照射することで半導体ウエハ内部に改質層を形成しているが、その切断領域上にアクセサリパターンが存在すると、半導体ウエハ内部に改質層をうまく形成することができなくなる。すなわち、アクセサリパターンは、レーザー光を反射する金属膜または使用レーザー波長に高い吸収係数を持つ多結晶ケイ素膜であるため、レーザー光を遮光する遮光部を構成していることになる。
半導体ウエハ内部に改質層が形成される切断領域上にアクセサリパターンによる遮光部があると、遮光部直下の半導体ウエハ内部までレーザー光が入射しづらく、所望深さに改質層を形成することが困難になる。このため、切断領域の半導体ウエハ内部には、改質された領域と非改質の領域とが混在することとなる。この場合、半導体チップをダイシングするときに、切断領域のアクセサリパターン周辺で割断位置が定まらずに蛇行したり、アクセサリパターンを避けて亀裂が入ったりして、切断された半導体チップの形状が不良化することがある。
これに対し、半導体チップの切断形状の不良化を低減する方法が提案されている(たとえば、特許文献2参照)。以下に、この特許文献2で提案されている方法について説明する。
図9はステルスダイシングによる半導体ウエハの切断工程で半導体チップの切断形状不良化を低減する方法を説明する図である。
この図9には、半導体ウエハのデバイス形成面である主面の一部の領域を示している。ここで、半導体ウエハの主面には、複数のチップ領域100がマトリクス状に配置されている。チップ領域100は、横並び方向においては、縦方向に延設された切断領域101によって相互に離間され、縦並び方向においては、横方向に延設された切断領域102によって相互に離間されている。
切断領域101,102には、アクセサリパターン103が切断領域101,102の延設方向に並んで配置されている。ただし、これらのアクセサリパターン103は、切断領域101,102の延設方向に対して直交する方向(幅方向)の中央ではなく、片側に寄せて配置されている。
これにより、ステルスダイシングのときにレーザー光を照射して改質層を形成するレーザー照射領域104,105が確保されることになる。レーザー照射領域104,105の上面には、遮光部となるアクセサリパターン103が配置されていないので、切断領域101,102には改質層が不連続に形成されることがなく連続している。この場合、半導体ウエハをダイシングするときには、半導体チップは、改質層を逸れて割断することによる不良化が大幅に低減される。
特開2006−41449号公報 特開2013−80972号公報
しかしながら、切断領域にレーザー照射領域を避けてアクセサリパターンを配置するには、隣接するチップ領域の間隔を十分広げなければならず、半導体ウエハの面内に配置可能な半導体チップ数が減少してしまうという問題点があった。
本発明はこのような点に鑑みてなされたものであり、切断処理にステルスダイシングを用いる場合に、切断形状の不良を低減しつつ、1枚から取れる半導体チップの数を多くすることができる半導体ウエハおよび半導体チップの製造方法を提供することを目的とする。
本発明では上記の課題を解決するために、直交する第1スクライブラインおよび第2スクライブラインがステルスダイシングを用いて割断される半導体ウエハが提供される。この半導体ウエハは、第1スクライブラインが基板結晶のへき開方向に配置され、アクセサリパターンが第1スクライブラインに集中配置され、第2スクライブラインが基板結晶のへき開方向とは異なる方向に配置されていることを特徴とする。
本発明では、また、半導体ウエハに互いに直交して配置される第1スクライブラインおよび第2スクライブラインのうち、第1スクライブラインを基板結晶のへき開方向に配置するとともに第1スクライブラインのみにアクセサリパターンを集中的に配置し、第2スクライブラインを基板結晶のへき開方向とは異なる方向に配置し、第1スクライブラインをステルスダイシングによる割断と基板結晶のへき開方向の割れとの両方の作用により割断し、第2スクライブラインをステルスダイシングのみの割断作用により割断することを特徴とする半導体チップの製造方法が提供される。
このような半導体ウエハおよび半導体チップの製造方法によれば、ステルスダイシングによるレーザー光の照射時に、アクセサリパターンに邪魔されて改質層が不連続に形成されるが、非改質領域は、割断時にへき開方向に従ってへき開される。
上記構成の半導体ウエハおよび半導体チップの製造方法は、第1スクライブラインを基板結晶のへき開方向に平行な方向に配置したことで、アクセサリパターンにより改質層ができない非改質領域がへき開方向に割断でき、切断形状の不良を低減できるという利点がある。
また、アクセサリパターンをレーザー照射領域と重ねて配置したことで第1スクライブラインの幅を狭くできることから、1枚の半導体ウエハから切り出す半導体チップの取り数を増やすことができる。
本実施の形態に係る半導体ウエハの全体を示す平面図である。 半導体ウエハの主面の一部を拡大して示した図である。 スクライブラインおよびアクセサリパターンのサイズの例を示す図である。 アクセサリパターンの形状例を示す図である。 半導体ウエハにレーザー光を照射する方法を示す説明図である。 図5のA−A矢視断面を示す図である。 半導体ウエハを割断する方法を示す説明図である。 ダイシング不良率の推移を示す図である。 ステルスダイシングによる半導体ウエハの切断工程で半導体チップの切断形状不良化を低減する方法を説明する図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は本実施の形態に係る半導体ウエハの全体を示す平面図、図2は半導体ウエハの主面の一部を拡大して示した図、図3はスクライブラインおよびアクセサリパターンのサイズの例を示す図、図4はアクセサリパターンの形状例を示す図である。
半導体ウエハ1は、その主面に複数の半導体チップ2が形成されている。各々の半導体チップ2は、図の水平方向に延びる第1スクライブライン3および図の垂直方向に延びる第2スクライブライン4を挟んで隣接して配置されている。つまり、半導体ウエハ1は、第1および第2スクライブライン3,4により複数のチップ領域に区分されている。
第1および第2スクライブライン3,4は、半導体ウエハ1を個々の半導体チップ2に分割する工程において、切断用のブレードによって切断される領域のことである。半導体チップ2は、マトリクス状に配置されるので、第1および第2スクライブライン3,4は、実質的に直行する2方向に形成される。
この半導体ウエハ1は、また、外周の一部が切り欠かれたオリエンテーションフラット5を有している。オリエンテーションフラット5は、半導体ウエハ1における基板結晶の結晶面方位を示していて、基板結晶がその結晶面方位に依存するある特定の方向に割れやすい性質を有していることから、半導体ウエハ1のへき開面を示す目印となっている。
次に、半導体ウエハ1の第1および第2スクライブライン3,4におけるアクセサリパターンの配置について説明する。なお、以下の説明では、検査用のパターンとアライメントマークとを併せてアクセサリパターンと総称する。
アクセサリパターン6は、図1の領域Sを拡大した図2に示したように、第1スクライブライン3にのみ集中的に配置され、第2スクライブライン4には配置されていない。このとき、アクセサリパターン6が配置される第1スクライブライン3は、基板結晶のへき開方向と平行になるように配置する。これにより、ステルスダイシングにて半導体ウエハ1を割断する場合、第1スクライブライン3の割断は、半導体ウエハ1内に形成された改質層による割断と半導体ウエハ1のへき開方向の割れとの両方の作用により行われる。第2スクライブライン4については、その割断は、半導体ウエハ1内に形成された改質層のみによる割断で行われる。
このため、半導体ウエハ1は、互いに直交する2方向において、一方が基板結晶のへき開方向と平行となっており、他方がへき開方向とは異なる方向の結晶構造を持つ基板が用いられる。このような結晶構造でステルスダイシングが適用される基板としては、たとえば、{0001}面(c軸に垂直な面)を主面とする六方晶基板:SiC(4H−,6H−,など)、GaNなどがある。
第1スクライブライン3の幅は、それぞれアクセサリパターンが配置できる幅を確保しつつ、ダイシングのときに生じるチッピング(小さな欠け)の影響が半導体チップ2に及ばない範囲で可能な限り狭くしている。一方、第2スクライブライン4の幅は、それぞれダイシングのときに生じるチッピングの影響が半導体チップ2に及ばない範囲で可能な限り狭くしている。
具体的には、図3に示したように、第1スクライブライン3の幅aは、50〜150マイクロメートル(μm)であり、好ましくは100μm程度である。第2スクライブライン4の幅bは、30〜100μmであり、好ましくは60μm程度である。
第1スクライブライン3に配置されるアクセサリパターン6については、ダイシングのときに改質層のない領域で割断ラインが逸れて半導体チップ2に向かうようなクラックが発生しない範囲で可能な限り短くしている。たとえば、第1スクライブライン3の延設方向(へき開方向と平行な方向)に長い孤立パターン6aでは、その長さcは、200μm未満にしている。
また、アクセサリパターン6の中には、どうしても第2スクライブライン4を横切るように孤立パターン6bを配置しなければならないこともある。このような孤立パターン6bについては、へき開面に垂直な方向の長さdは、100μm以下とし、第1スクライブライン3の幅aより短いことが望ましい。
さらに、アクセサリパターン6として、図4に示すように、第1スクライブライン3の延設方向に所定の間隔を置いて配置される繰り返しパターン6cがある。このような繰り返しパターン6cでは、第1スクライブライン3の延設方向の遮光長さe1は、4〜5μmであり、繰り返しパターン6cの間隔e2は、遮光長さe1の2倍以上としている。繰り返しパターン6cの間隔e2を遮光長さe1の4倍以上の比率にすると、第1スクライブライン3上に繰り返しパターン6cを配置したことで改質層が分断されてしまうことによる影響は、ほとんどなくなる。なお、ここでは、繰り返しパターン6cは、その遮光長さe1を4〜5μmとしたが、これよりも長くしてもよい。この場合、図3に示した孤立パターン6aと同様に、遮光長さe1は、200μm未満にしなければならない。
また、アクセサリパターン6として、図4に示したように、非遮光部6d1を有する孤立パターン6dを用いることがある。この孤立パターン6dによれば、第1スクライブライン3の延設方向に非遮光部6d1が複数個設けられている。この孤立パターン6dにおいても、レーザー光が照射されるラインは、第1スクライブライン3の幅aの中央部分であるため、その中央部分だけを見ると、遮光される部分と非遮光部6d1の配置は、実質的に繰り返しパターン6cと同じになる。したがって、孤立パターン6dは、第1スクライブライン3の延設方向における遮光部および非遮光部6d1の長さf1,f2を、繰り返しパターン6cの遮光長さe1および間隔e2と同様の寸法および比率にすることができる。これにより、孤立パターン6dは、繰り返しパターン6cと同様の作用効果を得ることができる。
次に、以上のようにして主面に半導体チップ2およびアクセサリパターン6が配置された半導体ウエハ1を第1および第2スクライブライン3,4に沿って割断する工程について説明する。
図5は半導体ウエハにレーザー光を照射する方法を示す説明図であり、図6は図5のA−A矢視断面を示す図、図7は半導体ウエハを割断する方法を示す説明図、図8はダイシング不良率の推移を示す図である。
ステルスダイシングでは、半導体ウエハ1にレーザー光が照射されるが、その際、図5に示したように、レーザー照射領域10は、第1および第2スクライブライン3,4に沿ってそれらの幅方向の中央に設定される。このため、アクセサリパターン6が集中配置されている第1スクライブライン3では、レーザー照射領域10がアクセサリパターン6を横切っている。
ステルスダイシングは、図6に示したように、透過性波長のレーザー光11を集光レンズ12を介して半導体ウエハ1に照射することにより行われる。なお、半導体ウエハ1は、たとえば、半導体チップ2が形成される主面(図の上方の面)に層間膜13が形成され、その層間膜13の上にアクセサリパターン6が形成され、裏面(図の下方の面)には、金属膜14が形成されている。アクセサリパターン6は、ステルスダイシングに使用されるレーザー光11を反射する金属膜または使用レーザー波長に高い吸収係数を有する膜である。
集光レンズ12は、レーザー光11が半導体ウエハ1内部に焦点を結ぶように集光する。これにより、半導体ウエハ1内の集光点付近の深さには、局所的に極めて高いエネルギ密度となり、改質層15が形成される。この改質層15は、レーザー光11をレーザー照射領域10に沿って走査していくことにより形成されていく。
一方、アクセサリパターン6のある範囲では、レーザー光11は、アクセサリパターン6によって反射、吸収または屈折される。これにより、アクセサリパターン6の直下の半導体ウエハ1内の所定の深さに、改質層15は形成されない。したがって、アクセサリパターン6の直下の所定の深さは、非改質領域16のままとなり、レーザー照射領域10に沿って形成されてきた改質層15は、その非改質領域16の範囲で分断され、不連続となる。
以上のようにして、半導体ウエハ1内にレーザー照射領域10に沿って改質層15が形成されると、次に、半導体ウエハ1は、割断処理が行われる。この割断処理は、図7に示したように、まず、半導体ウエハ1の下面において、レーザー照射領域10を挟んだ両側に、第1および第2スクライブライン3,4と平行な方向に延びた支柱20を配置しておく。次に、半導体ウエハ1に対し、支柱20の間の真ん中の位置に上方から加圧部材21によって外部応力を加える。
これにより、半導体ウエハ1は、改質層15を起点としてチップ表裏面に向かって上下に垂直なクラックが発生して割断される。このとき、アクセサリパターン6が集中配置されている第1スクライブライン3では、改質層15が不連続となっている。しかし、半導体基板結晶は、結晶面方位に依存するある特定の方向に割れやすい性質を持っているため、非改質領域16は、改質層15が分断された箇所からへき開方向、すなわち、第1スクライブライン3と同一方向にへき開する。そのため、半導体ウエハ1は、チッピングやレーザー照射領域10の方向から逸れたクラックの発生を低減することができる。第2スクライブライン4については、改質層15が不連続となっている箇所はないので、改質層15に沿って確実に割断される。
以上のように、基板結晶のへき開方向と平行な方向の第1スクライブライン3にアクセサリパターン6を集中配置するとともに、非改質領域16の長さを200μm未満にしたことで、割断処理による半導体チップ2の不良率を低減することができる。これによる効果は、縦軸にダイシングによる不良率、横軸にロット数を取った図8からも見ることができる。この図8では、特に、第1スクライブライン3の延設方向におけるアクセサリパターン6の長さについて、長さが100μm以上のアクセサリパターン6を除外したときは、ロット数が増えても、不良率の増加はなく、低不良率が継続していることが分かる。
さらに、この半導体ウエハ1では、アクセサリパターン6をレーザー照射領域10と重なる位置に配置したことで、第1および第2スクライブライン3,4の幅a,bを、ステルスダイシングに必要な幅まで狭めることができる。この結果、1枚の半導体ウエハ1から切り出すことができる半導体チップの取り数を増やすことができる。
なお、レーザー光11を完全に遮光しないまでも、半導体ウエハ1と屈折率が大きく異なる材料で形成されたアクセサリパターン6がある場合、パターン直下の半導体ウエハ1内では、形成される改質層15の深さが変化してしまう。したがって、本実施の形態では、このようなアクセサリパターン6においても、半導体ウエハ1内の正規位置とは異なる深さに改質層15が形成されてしまうために、遮光部として扱うことにする。
1 半導体ウエハ
2 半導体チップ
3 第1スクライブライン
4 第2スクライブライン
5 オリエンテーションフラット
6 アクセサリパターン
6a,6b 孤立パターン
6c 繰り返しパターン
6d 孤立パターン
6d1 非遮光部
10 レーザー照射領域
11 レーザー光
12 集光レンズ
13 層間膜
14 金属膜
15 改質層
16 非改質領域
20 支柱
21 加圧部材

Claims (12)

  1. 直交する第1スクライブラインおよび第2スクライブラインがステルスダイシングを用いて割断される半導体ウエハにおいて、
    前記第1スクライブラインが基板結晶のへき開方向に配置され、
    アクセサリパターンが前記第1スクライブラインに集中配置され
    前記第2スクライブラインが前記基板結晶のへき開方向とは異なる方向に配置されていることを特徴とする半導体ウエハ。
  2. 前記アクセサリパターンは、前記第1スクライブラインのみに集中配置されていることを特徴とする請求項1記載の半導体ウエハ。
  3. 前記第2スクライブラインは、前記第1スクライブラインより狭い幅を有していることを特徴とする請求項1記載の半導体ウエハ。
  4. 基板が{0001}面を主面とする六方晶基板であることを特徴とする請求項1記載の半導体ウエハ。
  5. 前記アクセサリパターンは、前記ステルスダイシングに使用されるレーザー光を反射する金属膜または使用レーザー波長に高い吸収係数を有する膜であることを特徴とする請求項1記載の半導体ウエハ。
  6. 前記第1スクライブラインは、前記アクセサリパターンが配置でき、かつ、前記ステルスダイシングに必要な幅を有していることを特徴とする請求項1記載の半導体ウエハ。
  7. 前記第1スクライブラインに配置される前記アクセサリパターンは、前記第1スクライブラインの延設方向の長さを200μm未満としたことを特徴とする請求項1記載の半導体ウエハ。
  8. 前記第2スクライブラインと交差して前記第1スクライブラインに配置される前記アクセサリパターンは、前記第2スクライブラインの延設方向の長さを100μm以下としたことを特徴とする請求項1記載の半導体ウエハ。
  9. 前記第2スクライブラインと交差して前記第1スクライブラインに配置される前記アクセサリパターンは、前記第2スクライブラインの延設方向の長さが前記第1スクライブラインの幅より短いことを特徴とする請求項1記載の半導体ウエハ。
  10. 前記第1スクライブラインに配置される前記アクセサリパターンは、前記第1スクライブラインの延設方向に所定の間隔を置いて遮光部が配置される繰り返しパターンであり、前記遮光部の前記間隔を前記第1スクライブラインの延設方向における前記遮光部の長さの2倍以上にしたことを特徴とする請求項1記載の半導体ウエハ。
  11. 前記遮光部は、前記第1スクライブラインの延設方向の長さを4〜5μmとしたことを特徴とする請求項10記載の半導体ウエハ。
  12. 半導体ウエハに互いに直交して配置される第1スクライブラインおよび第2スクライブラインのうち、前記第1スクライブラインを基板結晶のへき開方向に配置するとともに前記第1スクライブラインのみにアクセサリパターンを集中的に配置し、前記第2スクライブラインを前記基板結晶のへき開方向とは異なる方向に配置し、前記第1スクライブラインをステルスダイシングによる割断と前記基板結晶のへき開方向の割れとの両方の作用により割断し、前記第2スクライブラインを前記ステルスダイシングのみの割断作用により割断することを特徴とする半導体チップの製造方法。
JP2015006689A 2015-01-16 2015-01-16 半導体ウエハおよび半導体チップの製造方法 Active JP6455166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015006689A JP6455166B2 (ja) 2015-01-16 2015-01-16 半導体ウエハおよび半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015006689A JP6455166B2 (ja) 2015-01-16 2015-01-16 半導体ウエハおよび半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2016134427A JP2016134427A (ja) 2016-07-25
JP6455166B2 true JP6455166B2 (ja) 2019-01-23

Family

ID=56464571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015006689A Active JP6455166B2 (ja) 2015-01-16 2015-01-16 半導体ウエハおよび半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP6455166B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824577B2 (ja) * 2016-11-29 2021-02-03 株式会社ディスコ ウェーハの加工方法
JP6999233B2 (ja) * 2018-03-20 2022-01-18 三菱電機株式会社 半導体装置
JP2020150224A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置
DE112020000275B4 (de) 2019-06-17 2024-07-11 Rohm Co., Ltd. SiC-HALBLEITERBAUTEIL UND VERFAHREN ZUMHERSTELLEN DESSELBEN
JP2022024547A (ja) 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106414A (ja) * 1984-07-10 1986-05-24 Ishihara Sangyo Kaisha Ltd 導電性低次酸化チタン微粉末及びその製造方法
JP2003261376A (ja) * 2002-03-06 2003-09-16 Toto Ltd ジルコニア焼結体及びその製造方法
JP5610593B2 (ja) * 2012-06-29 2014-10-22 株式会社オークローンマーケティング スライド式開脚運動具のスライド距離調整具
JP6039353B2 (ja) * 2012-10-12 2016-12-07 京セラ株式会社 吸着ノズル組み立て体
JP6841088B2 (ja) * 2017-03-01 2021-03-10 堺化学工業株式会社 導電性材料及び電極材料

Also Published As

Publication number Publication date
JP2016134427A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
KR101607341B1 (ko) 가공대상물 연삭방법
TWI278027B (en) Substrate slicing method
KR101548397B1 (ko) 가공대상물 절단방법
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP4804183B2 (ja) 半導体基板の分断方法およびその分断方法で作製された半導体チップ
TWI721006B (zh) 雷射加工方法
JP2005116844A (ja) 半導体装置の製造方法
JP6345742B2 (ja) 基板処理方法
KR20150045944A (ko) 가공 대상물 절단 방법
JP2010003817A (ja) レーザーダイシング方法及びレーザーダイシング装置
JP5747743B2 (ja) 発光素子の製造方法
JP6663160B2 (ja) ウェハー
JP2006203002A (ja) 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JPH1044139A (ja) 基板分割方法およびその基板分割を用いた発光素子製 造方法
US20150217399A1 (en) Workpiece cutting method
TWI622092B (zh) 晶片製造方法
JP2018120986A (ja) 発光素子の製造方法
TW202032647A (zh) 雷射加工方法、及半導體構件製造方法
TW201713446A (zh) 雷射加工方法及雷射加工裝置
JPH09323300A (ja) 基板分割方法
JP5127669B2 (ja) 半導体ウェハ
JP7210292B2 (ja) ウエーハの生成方法
TW202105481A (zh) 雷射加工方法、半導體構件製造方法及雷射加工裝置
JP6050613B2 (ja) 半導体ウェーハ、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6455166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250