JP6663160B2 - ウェハー - Google Patents

ウェハー Download PDF

Info

Publication number
JP6663160B2
JP6663160B2 JP2014251672A JP2014251672A JP6663160B2 JP 6663160 B2 JP6663160 B2 JP 6663160B2 JP 2014251672 A JP2014251672 A JP 2014251672A JP 2014251672 A JP2014251672 A JP 2014251672A JP 6663160 B2 JP6663160 B2 JP 6663160B2
Authority
JP
Japan
Prior art keywords
wafer
laser
mark
laser mark
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014251672A
Other languages
English (en)
Other versions
JP2015154075A5 (ja
JP2015154075A (ja
Inventor
テヒョン ク
テヒョン ク
サンゾン チェ
サンゾン チェ
ドンジュン イ
ドンジュン イ
ヨンソン コ
ヨンソン コ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2015154075A publication Critical patent/JP2015154075A/ja
Publication of JP2015154075A5 publication Critical patent/JP2015154075A5/ja
Application granted granted Critical
Publication of JP6663160B2 publication Critical patent/JP6663160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、ウェハーに関し、より詳しくは、工程不良を引き起こさないレーザーマークを含むウェハーに関する。
一般的に半導体素子を作製するための半導体ウェハーは、まず、チョクラルスキー法(Czozhralski)で形成した半導体単結晶インゴットをスライシング(slicing)した後、エッジグラインディング(edge grinding)と表面研磨(polishing)といった工程を経て形成される。その後、半導体ウェハーに様々な工程を行い、半導体チップを製造する。そのとき、半導体製造工程が効果的に行われるためには、複数の半導体ウェハーが、固定した方向に予め配列、若しくは位置するようにすることが必要である。そのため、半導体ウェハーの結晶の格子方向及び半導体ウェハーの整列(align)のための基準点として半導体ウェハーにフラットゾーン(flat zone)を設けたフラット型ウェハー、そして半導体ウェハーの外周の一部にノッチ(notch)を設けたノッチ型ウェハーがある。しかし、かかるフラットゾーンやノッチにより、半導体チップの形成される領域が減少し、薄膜蒸着工程においてディフェクト(defect)やパーティクル(particle)の問題が引き起こされ得る。
本発明が解決しようとする課題は、工程不良を引き起こさないレーザーマークを含むウェハーの製造方法を提供することにある。
本発明が解決しようとする他の課題は、工程不良を引き起こさないレーザーマークを含むウェハーを提供することにある。
前記課題を達成するための本発明に係るウェハーの製造方法は、結晶方位が知られたウェハーを準備する段階と、前記ウェハーに第1深さの第1マークを少なくとも一つ形成する段階と、前記ウェハーの表面を研磨する段階と、前記ウェハーに前記第1深さより浅い第2深さの第2マークを少なくとも一つ形成する段階とを含む。
前記ウェハーの表面を研磨する段階は、前記第1マークが形成された表面を前記第1深さより小さい第1厚さで除去する段階を含むことができる。
前記第2マークは、前記第1マークより離隔するように形成することができる。
一例において、前記第2深さは、前記第1深さから前記第1厚さを引いた値より大きく、前記ウェハーの表面を2次研磨して前記第1マークを除去するが、前記第2マークを残す段階を更に含むことができる。
前記ウェハーは、前面、後面及び側面を含むが、前記第1マークと前記第2マークはそれぞれ前記前面、後面及び側面のうち、少なくとも一つに形成されることができる。
他の例において、前記第1マークは前記ウェハーの後面に形成され、前記第2マークは前記ウェハーの前面に形成され、前記ウェハーの表面を研磨する段階は、前記ウェハーの前面と後面を研磨する段階を含むことができる。
前記方法は、前記第2マークを形成した後、前記第1マークを除去する段階を更に含むことができる。
前記方法は、前記第2マークを形成する段階の後、前記ウェハーを洗浄する段階を更に含むことができる。
好ましくは、前記第1深さは5μmより大きく、前記第2深さは5μm以下であることができる。
更に他の例において、前記第2マークは前記第1マークと平面的に重なるように形成することができる。
前記第1マークは第1レーザーマーキングによって形成され、前記第2マークは第2レーザーマーキングによって形成することができる。
前記第1マークは、前記ウェハーの結晶方位に対応する位置に形成することができる。
前記第2マークは、前記ウェハーの情報を示すために形成することができる。
前記第1マークは前記ウェハーの表面を研磨する前に形成され、前記第2マークは前記ウェハーの表面を研磨した後に形成することができる。
一例において、前記結晶方位が知られたウェハーを準備する段階は、半導体単結晶インゴットを形成する段階と、X線回折法で前記半導体単結晶インゴットの結晶方位を調べる段階と、前記結晶方位に対応する位置の前記半導体単結晶インゴットの外壁にフラットゾーンやノッチを設ける段階と、前記半導体単結晶インゴットをウェハー単位に切断する段階とを含むことができる。
他の例において、前記結晶方位が知られたウェハーを準備する段階は、半導体単結晶インゴットを形成する段階と、X線回折法で前記半導体単結晶インゴットの結晶方位を調べる段階と、前記結晶方位に対応する位置の前記半導体単結晶インゴットの外壁にサポートを取り付ける段階と、前記半導体単結晶インゴットと前記サポートをウェハー単位に切断する段階とを含むことができる。
更に他の例において、前記結晶方位が知られたウェハーを準備する段階は、半導体単結晶インゴットを形成する段階と、前記半導体単結晶インゴットをウェハー単位に切断する段階と、X線回折法で前記ウェハーの結晶方位を調べる段階とを含むことができる。
前記方法は、前記第1深さより浅い深さに、前記ウェハーに第3マークを形成する段階を更に含むことができる。
前記他の課題を達成するための本発明に係るウェハーは、互いに深さの異なる第1マークと第2マークを含む。
前記第1マークと前記第2マークの深さの差は、少なくとも5μm、好ましくは10μm以上であることができる。
前記第1マークと前記第2マークは、それぞれ前記ウェハーの前面、下部面及び側面のうち、少なくとも一つに配置することができる。
一例において、前記ウェハーは前記第1マークと前記第2マークが配置されるマーク領域を含み、前記第1マークと前記第2マークは複数個配置され、平面的に文字、記号、一連番号、QR(Quick Respose)コード(登録商標)、またはバーコード(bar code)の形を構成することができる。そのとき、前記第1マークは前記第2マークより深く、隣り合う前記第1マーク間の間隔は、隣り合う前記第2マーク間の間隔より広くすることができる。
前記ウェハーは、ノッチやフラットゾーンを含まないことができる。
前記第1マークは前記第2マークより深く、前記第2マークは5μm以下の深さを有することができる。
他の例において、前記第2マークは複数個配置され、平面的に文字、記号、一連番号、QRコード(登録商標)、またはバーコードの形を構成することができる。
本発明の一例に係るウェハーは、5μm以下の深さを有する少なくとも一つの第1マークを含む。前記ウェハーは、前記第1マークより深い第2マークを更に含むことができる。
本発明の一例に係るウェハーの製造方法においては、表面を研磨する前に結晶方位を示す深い第1マークを最小限に形成し、表面を研磨した後にウェハーの情報を示す前記第1マークより浅い第2マークを形成する。前記第2マークは、5μm以下の深さを有する。それにより、前記ウェハーには5μmより大きい第1マークがなくなる、若しくは最小限に存在するため、後続の半導体製造工程において、深い第1マークによるウェハーの割れ、ディフェクト、またはパーティクルなどといった工程不良を防止することができる。
本発明の一例に係るウェハーの製造方法を示すフローチャートである。 本発明の一例に係るウェハーの製造過程の一部を示す斜視図である。 本発明の一例に係るウェハーの製造過程の一部を示す斜視図である。 エッジグラインディング工程後のウェハーの断面図である。 本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。 本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。 本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。 本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。 本発明の一実施例に係るウェハーの製造方法を示す断面図である。 本発明の一実施例に係るウェハーの製造方法を示す断面図である。 本発明の一実施例に係るウェハーの製造方法を示す断面図である。 本発明の一実施例に係るウェハーの製造方法を示す断面図である。 本発明の一実施例によって製造されたウェハーの平面図である。 本発明の一実施例によって製造されたウェハーの平面図である。 本発明の一実施例によって製造されたウェハーの平面図である。 本発明のレーザーマークで構成された文字の平面図である。 本発明のレーザーマークで構成された文字の平面図である。 本発明のレーザーマークで構成された文字の平面図である。 本発明の一実施例によって製造されたウェハーの平面図である。 本発明の一実施例によって製造されたウェハーの平面図である。 本発明の例に係る一連番号を示す。 本発明の例に係るQRコード(登録商標)を示す。 本発明の一例に係るバーコードを示す。 本発明の一例に係るバーコードを示す。 本発明の例に係る一連番号を示す。 本発明の例に係るQRコード(登録商標)を示す。 本発明の他実施例に係るウェハーの製造方法を示す断面図である。 本発明の他実施例に係るウェハーの製造方法を示す断面図である。 本発明の他実施例に係るウェハーの製造方法を示す断面図である。 本発明の他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの製造方法を示す断面図である。 本発明の更に他実施例に係るウェハーの部分断面図である。 本発明の更に他実施例に係るウェハーの断面図である。 本発明の更に他実施例に係るウェハーの断面図である。 本発明の更に他実施例に係るウェハーの断面図である。
本発明の利点及び特徴、そしてそれらを達成する方法は、図面と共に詳細に後述される実施例を参照すれば明確になるであろう。しかし、本発明は、以下に開示される実施例に限定されず、互いに異なる種々の形態に実施することができる。単に、本実施例は、本発明の開示を完全にし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によって定義される。明細書の全体に亘り、同一参照符号は同一構成要素を示す。
素子(elements)、または層の異なる素子、または層の上(on)と称されるものは、他の素子、または層の真上だけではなく、間に他層、または他の素子を介在した場合を全て含む。一方、素子が直上(directly on)、または真上と称されるものは、間に他の素子、または層を介在していないことを示す。「及び/または」は言及したアイテムのそれぞれ及び一つ以上の全ての組合を含む。
空間的に相対的な用語である下(below)、下(beneath)、下部(lower)、上(above)、上部(upper)などは、図面に示すように一つの素子、または構成要素と、他の素子、または構成要素との相関関係を容易に記述するために用いることができる。空間的に相対的な用語は、図面に示す方向に加え、使用時、または動作時に素子の互いに異なる方向を含む用語として理解すべきである。明細書の全体に亘り、同一参照符号は同一構成要素を示す。
たとえ第1、第2などが様々な素子、構成要素及び/またはセクションを叙述するために用いられても、これらの素子、構成要素及び/またはセクションはそれらの用語によって制限されないことは勿論である。それらの用語は、単に一つの素子、構成要素、またはセクションを、他の素子、構成要素、またはセクションと区別するために用いるものである。よって、以下に言及する第1素子、第1構成要素、または第1セクションは、本発明の技術的思想内において、第2素子、第2構成要素、または第2セクションであり得ることは勿論である。
本明細書において記述する実施例は、本発明の理想的な概略図の平面図及び断面図を用いて説明される。そのため、製造技術及び/または許容誤差などにより、例示図の形態が変形され得る。従って、本発明の実施例は、示された特定形態に制限されず、製造工程によって生成される形態の変化も含む。即ち、図面に例示した領域は概略的な属性を有し、図面に例示した領域の形は素子領域の特定形態を例示するためのものであって、発明の範疇を制限するためのものではない。
以下、本発明を更に具体的に説明するため、本発明に係る実施例について図面を用いて更に詳細に説明する。
図1は、本発明の一例に係るウェハーの製造方法を示すフローチャートである。図1を参照し、本発明に係るウェハーの製造方法を説明すると、まず、結晶方位が知られたウェハーを準備する(S10)。前記ウェハーに第1深さの第1レーザーマークを少なくとも一つ形成する(S20)。前記ウェハーの表面を研磨する(S30)。そして、前記ウェハーに前記第1深さより浅い第2深さの第2レーザーマークを少なくとも一つ形成する(S40)。前記第1レーザーマークは、第1マークとも命名できる。前記第2レーザーマークは、第2マークとも命名できる。
前記ウェハーの結晶方位を知り、示す方法によって、前記ウェハーの表面を研磨する段階(S30)の前までの過程の細部は異なり得る。
まず、前記ウェハーにはフラットゾーンやノッチを利用し、結晶方位を示すことができる。
図2a及び図2bは、本発明の一例に係るウェハーの製造過程の一部を示す斜視図である。図2cは、エッジグラインディング(edge grinding)工程後のウェハーの断面図である。
図2aを参照し、チョクラルスキー(Czozhralski)法で半導体単結晶インゴット1を形成する。前記半導体単結晶インゴット1の円錐状の両端部を切り、円柱状にする。X線回折法などの方法で前記半導体単結晶インゴット1の結晶方位を調べることができる。このように調べた前記半導体単結晶インゴット1の結晶方位を示すため、前記半導体単結晶インゴット1の一部の外壁に沿って、フラットゾーンまたはノッチ5を設けることができる。前記ノッチ5は、例えば[011]結晶方位上に形成することができる。
図2bを参照し、前記半導体単結晶インゴット1をウェハー10単位に切る(slice)。切断方法としては、薄板の外周部分にダイヤモンド粒子を固着させ、単結晶インゴットを切断するODS(Out Diameter Saw)方式、ドーナツ状の薄板の内周にダイヤモンド粒子を固着させ、単結晶インゴットを切断するIDS(Inner Diameter Saw)方式、及びピアノ線または高張力ワイヤーを速いスピードで走行させ、そのワイヤーにスラリー溶液を噴射しながらワイヤーに付いたスラリーと単結晶インゴットの摩擦によってインゴットを切断するWS(Wire Saw)方式などがある。前記ウェハー10の上・下部面には、例えば[100]結晶面が露出され得る。
図2cを参照し、エッジグラインディング工程を行い、前記フラットゾーンやノッチ5が設けられたウェハー10の外周面を丸く研磨することができる。続いて前記ウェハー10に前記第1レーザーマークを形成する(S20)。
しかし、かかるフラットゾーンやノッチ5により、半導体チップの形成される領域が減少し、薄膜蒸着工程においてディフェクト(defect)やパーティクル(particle)の問題が引き起こされ得るので、フラットゾーンやノッチを設けないことができる。そのような方法のうち、一つについて説明する。
図3a及び図3bは、本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。
図3aを参照し、前記半導体単結晶インゴット1の結晶方位を調べた後、それを示すため、前記半導体単結晶インゴット1の一部の外壁に沿ってサポート6を取り付ける。例えば、前記サポート6の中心が前記半導体単結晶インゴット1の[011]結晶方位上に位置するよう、取り付けることができる。前記サポート6は、例えば炭化珪素(SiC)からなることができる。
図3bを参照し、前記サポート6を取り付けた後、前記半導体単結晶インゴット1をウェハー10単位に切断する。前記ウェハー10の上・下部面には、例えば[100]結晶面が露出され得る。そのとき、前記サポート6も一緒に切断され、サポートの欠片6aになり得る。そして、前記サポートの欠片6aが取り付けられた状態で前記ウェハー10に前記第1レーザーマークを形成する(S20)。そして、前記サポートの欠片6aを除去し、エッジグラインディング工程を行って前記ウェハー10の外周面を丸くする。
図4a及び図4bは、本発明の他の例に係るウェハーの製造過程の一部を示す斜視図である。
前記フラットソーンやノッチ5を設けない場合、他の方法で、図4a及び図4bを参照し、半導体単結晶インゴット1を形成した後、直ちにウェハー10単位に切断する。そのとき、前記ウェハー10の上・下部面には、例えば[100]結晶面が露出 され得る。エッジグラインディング工程を行い、前記ウェハー10の外周面を丸くする。そして、各一枚のウェハー10に対し、X線回折法などで結晶方位を調べた直後、直ちに前記ウェハー10の表面に第1レーザーマークを形成する(S20)。例えば、前記第1レーザーマークM1は、前記ウェハー10の中心から[011]結晶方位線上に位置するように形成することができる。かかる作業は、各一枚のウェハー10に対し、一つ一つ行うことができる。
前記第1レーザーマークの窪みの第1深さは、5μmより大きくすることができる。前記第1レーザーマークは、ハードレーザーマーキング(hard laser marking)で形成することができる。前記第1レーザーマークの窪みは、前記ウェハー10の前面、後面及び側面のうち、少なくとも一つに位置することができる。前記第1レーザーマークは、結晶方位を示す役割を担うことができる。
前記フラットゾーンやノッチが設けられた場合、前記フラットゾーンやノッチの問題点をなくすため、前記第1レーザーマークを形成した後に、エッジグラインディング工程を追加的に行い、前記フラットゾーンやノッチを除去することもできる。若しくは、エッジグラインディング工程は全て前記表面研磨工程の後に行うこともできる。
前記表面研磨(polishing)工程(S30)は、前記ウェハー10の前面と後面共に対して行うことができる。前記表面研磨工程は、研磨パッド上に研磨スラリーを供給しながら、ウェハーをキャリアーで固定させた状態でウェハーを前記研磨パッドの表面に摩擦させる。前記表面研磨工程により、前記ウェハー10の厚さが薄くなり得る。前記表面研磨工程は、前記ウェハー単位に切る過程で発生したウェハーの厚さの偏差を最小化し、高平坦度のウェハーを製造するためである。
前記第2レーザーマークの窪みの第2深さは、5μm以下であることができる。前記第2レーザーマークの窪みは、ソフトレーザーマーキング(soft laser marking)で形成することができる。前記第2レーザーマークは、前記ウェハー10の前面、後面及び側面のうち、少なくとも一つに位置することができる。前記第2レーザーマークは、前記第1レーザーマークと重なることもできる。前記第2レーザーマークは、ウェハーの情報を示す文字、記号、一連番号、QR(Quick Respose)コード(登録商標)、またはバーコード(bar code)の形を構成することができる。前記第2レーザーマークで結晶方位を示すこともできる。
前記第2レーザーマークを形成した(S40)後、前記第1レーザーマークを除去することもできる。前記第2レーザーマークを形成した後、洗浄工程を行う。
次は、更に具体的な実施例について説明する。以下、実施例では図1の第2段階(S20)から第4段階(S40)までを更に具体的に説明する。
図5aないし図5dは、本発明の一実施例に係るウェハーの製造方法を示す断面図である。
図5aを参照すると、ウェハー10は互いに対向する第1面11aと第2面11bを含む。前記ウェハー10は、第1領域Aと第2領域Bを含む。前記第1面11aと前記第2面11bのうち、一方は前面、他方は後面に当たり得る。前記ウェハー10の結晶方位は、上記の説明で既に調べられている。
図5bを参照すると、前記ウェハー10の結晶方位を示すよう、前記ウェハー10に第1レーザーマークM1を形成する。例えば、前記レーザーマークM1は、前記ウェハー10の中心から[011]結晶方位線上に位置するように形成することができる。若しくは、前記第1レーザーマークM1は、前記ノッチ5やサポートの欠片6aの中心から所定角度回転された位置に形成することができる。前記第1レーザーマークM1の位置により、数学的な変換を行うことで、前記ウェハー10の結晶方位が分かる。
前記第1レーザーマークM1は第1領域Aに形成され、前記第1面11aに形成することができる。前記第1レーザーマークM1は、第1レーザー発生器13を利用して形成することができる。前記第1レーザー発生器13は、ハードレーザーマーキングに該当するエネルギーのレーザービームを発生照射することができる。前記第1レーザーマークM1は、レーザービームにより単結晶半導体材料が除去されて、第1深さD1に形成される。前記第1深さD1は、好ましくは5μmより大きく、更に好ましくは45μm以上である。前記第1レーザーマークM1は、前記ウェハー10の一部を前記レーザーで溶かして形成されるものであり、それによって、前記第1レーザーマークM1の周辺の前記第1面11aには突出部P1が形成される。前記第1レーザーマークM1の数は、少なくとも一つであり、位置認識設備で認識できる最小限の数に該当し得る。
図5b及び図5cを参照すると、表面研磨工程(S30)を行い、前記ウェハー10の前記第1面11aに隣接した部分を第1厚さT1だけ除去する。それにより、前記第1レーザーマークM1の深さD1は減少して、第1残余深さD1rに浅くなる。前記第1残余深さD1rは、好ましくは35μm以上であることができる。
図5dを参照すると、前記ウェハー10に第2レーザーマークM2を形成する。前記第2レーザーマークM2の位置は、前記第1レーザーマークM1の位置を基準にして決定される。前記第2レーザーマークM2は、前記第2領域Bで前記第1面11aに形成することができる。前記第2レーザーマークM2は、第2レーザー発生器15を利用して形成することができる。前記第2レーザー発生器15は、第1レーザー発生器13よりも出力の低い、ソフトレーザーマーキングに該当するエネルギーのレーザービームを発生照射することができる。前記第2レーザーマークM2の窪みは、レーザービームにより単結晶半導体材料が除去されて第2深さD2に形成される。前記第2深さD2は、第1深さD1以下で、好ましくは5μm以下である。前記第2レーザー発生器15は前記第1レーザー発生器13と同一であっても良く、そのときにはレーザー発生条件をより低いエネルギーレベルに変えて使用するようにする。前記第2レーザーマークM2は前記第1レーザーマークM1より低いエネルギーのレーザーで形成されるため、前記突出部P1が殆ど形成されない。続いて洗浄工程を行う。
前記第1レーザーマークM1は、ドットパターンに形成することができる。前記第2レーザーマークM2は、主にドットパターンに形成されるが、連続したラインパターンに形成することもできる。
図6aないし図6cは、本発明の一実施例によって製造されたウェハーの平面図である。
図6aを参照すると、本例に係るウェハー10において、第1レーザーマークM1と第2レーザーマークM2は、互いに隣接するように配置することができる。例えば、直角座標系(rectangular coordinate )のミラー指数表示法( miller)により、前記ウェハー10の上部面は[100]結晶面を露出する。前記第1レーザーマークM1は、前記ウェハー10の中心から[011]結晶方位線上に形成することができる。前記第2レーザーマークM2は、前記第1レーザーマークM1から第1角度αだけ移動した位置に形成することができる。
若しくは、図6bを参照すると、本例に係るウェハー10において、第1レーザーマークM1は一端部に隣接し、第2レーザーマークM2は前記第1レーザーマークM1と反対する位置の端部に隣接するように配置することができる。例えば、前記第1レーザーマークM1は、前記ウェハー10の中心から[011]結晶方位線上に形成され、前記第2レーザーマークM2は、前記第1レーザーマークM1から180度だけ回転移動した位置に形成することができる。即ち、第1レーザーマークMから第2レーザーマークM2へと伸びる線で、結晶方位を示すことが出来る。
若しくは、図6cを参照すると、本例に係るウェハー10において、二つの第1レーザーマークM1の間に三つの第2レーザーマークM2を並んで配置することができる。
図7aないし図7cは、本発明のレーザーマークで構成された文字の平面図である。
前記第1レーザーマークM1と前記第2レーザーマークM2は、図7aのようにアルファベットのI文字、図7bのようにアルファベットのA文字、そして図7cのように数字の1といった様々な文字を構成することができる。前記第1レーザーマークM1が二つ以上存在する場合、隣り合う二つの第1レーザーマークM1間の間隔は、隣り合う二つの第2レーザーマークM2間の間隔より広い。
図8a及び図8bは、本発明の一実施例によって製造されたウェハーの平面図である。図9a及び図10aは、本発明の例に係る一連番号を示す。図9b及び図10bは、本発明の例に係るQRコード(登録商標)を示す。図9c及び図9dは、本発明の一例に係るバーコードを示す。
ウェハー10には、図8aのようにレーザーマーク領域A1を所定の領域として配置することができる。前記レーザーマーク領域A1には前記第1レーザーマークM1と前記第2レーザーマークM2が配置され、図9aのように一連番号やロット(lot)番号を構成したり、図9bのようにQRコード(登録商標)、または図9c及び図9dのようにバーコードなどの形を構成したりする印とすることができる。前記第2レーザーマークM2は、図9cのようにドット状、または図9dのようにライン状に形成することができる。
若しくは、図8bのように、ウェハー10にレーザーマーク領域A1と第1レーザーマークM1を互いに離隔して配置することもできる。前記レーザーマーク領域A1には第2レーザーマークM2のみが配置され、図10aのように一連番号やロット番号を構成したり、図10bのようにQRコード(登録商標)などを構成したりする印とすることができる。前記一連番号、QRコード(登録商標)やバーコードにより、前記ウェハーの情報を認識することができる。ウェハーの情報とは、例えばウェハーの製造年度、日にち、製造社といった製造履歴、製造条件、ウェハーの特性、ウェハーの直径、厚さ、面抵抗、ドーピングタイプ、ロット番号などが該当する。
このように深さの深い第1レーザーマークM1を最小限に形成し、表面研磨後にウェハーの情報を示し、前記第1レーザーマークM1より浅い第2レーザーマークを形成する。前記第2レーザーマークは、5μm以下の深さを有する。5μmより深い第1レーザーマークM1の数が多ければ多いほど、表面研磨工程(S30)で前記キャリアーが前記ウェハーを押す圧力により、前記第1レーザーマークM1を始点に前記ウェハー10が割れる可能性が高まる。また、前記ウェハー10が蒸着、エッチング及び洗浄といった種々の半導体製造工程を通りながら、かかる深い第1レーザーマークM1の中にパーティクルが挟まったり膜が均一に形成できなかったりするなど、様々な工程不良が発生し得る。しかし、前記第1レーザーマークM1は、結晶方位を示すために必要である。第2レーザーマークM2は相対的に浅い深さを有するため、ウェハー10の割れやパーティクルといった工程不良を引き起こさない。従って、本発明においては第1レーザーマークM1を最小限に形成し、第2レーザーマークM2でウェハーの情報を示すため、工程不良を防止することができる。
続いて、前記ウェハー10に対し、半導体製造工程を行う。即ち、前記ウェハー10上にフォトレジスト膜を形成し、露光工程を行ってフォトレジストパターンを形成する。最初の露光工程では、前記第2レーザーマークM2を認識することができる。最初の露光工程で整列マークが形成される。たとえ半導体製造工程を繰り返し行い、前記ウェハー10上に多層の膜が積み重なって前記第2レーザーマークM2を認識し難くなっても、露光工程で整列マークが引き続き形成されるので、ウェハー10の位置を認識するのには問題がない。
前記第2レーザーマークM2の位置により、前記ウェハーの結晶方位を追跡することもできる。若しくは、前記第2レーザーマークM2は、前記ウェハーの結晶方位とは関係なく、単にウェハーの情報のみを示すことができる。
図11aないし図11dは、本発明の他実施例に係るウェハーの製造方法を示す断面図である。
図11aを参照すると、前記ウェハー10の結晶方位を示すよう、前記ウェハー10に第1レーザーマークM1を形成する。第1面11aと第2面11bのうち、一方は前面、他方は後面に当たり得る。前記第1レーザーマークM1は第1領域Aに形成され、前記第1面11aに形成することができる。前記第1レーザーマークM1は、ハードレーザーマーキングに該当するエネルギーのレーザービームによって形成することができる。前記第1レーザーマークM1は、第1深さD1に形成される。前記第1深さD1は、好ましくは5μmより大きく、更に好ましくは45μm以上である。前記第1レーザーマークM1は、前記ウェハー10の一部を前記レーザーで溶かして形成されるものであり、それによって、前記第1レーザーマークM1の周辺の前記第1面11aには突出部P1が形成される。前記第1レーザーマークM1の数は、少なくとも一つであり、位置認識設備で認識できる最小限の数に該当し得る。
図11a及び図11bを参照すると、前記第1面11aに対し、1次表面研磨工程(S30)を行い、前記ウェハー10の前記第1面11aに隣接した部分を第1厚さT1だけ除去する。それにより、前記第1レーザーマークM1の深さは第1残余深さD1rに浅くなる。前記第1残余深さD1rは、5μmより小さくすることができる。
図11cを参照すると、前記ウェハー10に第2レーザーマークM2を形成する。前記第2レーザーマークM2は、前記第2領域Bで前記第1面11aに形成することができる。前記第2レーザーマークM2は、ソフトレーザーマーキングに該当するエネルギーのレーザービームで形成することができる。前記第2レーザーマークM2は第2深さD2に形成される。第2深さD2は、前記第1残余深さD1rより大きくすることができる。前記第2レーザーマークM2は第1レーザーマークM1より低いエネルギーのレーザーで形成されるため、前記突出部P1が殆ど形成されない。
図11c及び図11dを参照すると、前記第1面11aに対し、2次表面研磨工程(S30)を行い、前記第1残余深さD1rよりは大きく、かつ、前記第2深さD2よりは小さい第2厚さT2のウェハー10を除去する。それにより、前記第1レーザーマークM1は除去され、第2残余深さD2rに該当する第2レーザーマークM2のみが残るようになる。
そのとき、前記第2残余深さD2rは、5μm以下にすることができる。第2レーザーマークM2は、図10a及び図10bを参照して説明した通り、様々な形を有することができ、結晶方位を示す機能も果たすことができる。
図12aないし図12eは、本発明の更に他の実施例に係るウェハーの製造方法を示す断面図である。
図12aを参照すると、前記ウェハー10の結晶方位を示すよう、前記ウェハー10に第1レーザーマークM1を形成する。第1面11aと第2面11bのうち、一方は前面、他方は後面に当たり得る。前記第1レーザーマークM1は第1領域Aに形成され、前記第2面11bに形成することができる。前記第1レーザーマークM1は、ハードレーザーマーキングに該当するエネルギーのレーザービームによって形成することができる。前記第1レーザーマークM1は、第1深さD1に形成される。前記第1深さD1は、好ましくは5μmより大きく、更に好ましくは45μm以上である。前記第1レーザーマークM1は、前記ウェハー10の一部を前記レーザーで溶かして形成されるものであり、それによって、前記第1レーザーマークM1の周辺の前記第2面11bには突出部P1が形成される。前記第1レーザーマークM1の数は、少なくとも一つであり、位置認識設備で認識できる最小限の数に該当し得る。
図12a及び図12bを参照すると、前記第2面11bに対し、1次表面研磨工程(S30)を行い、前記ウェハー10の前記第2面11bに隣接した部分を第1厚さT1だけ除去する。それにより、前記第1レーザーマークM1の深さは第1残余深さD1rに浅くなる。
図12cを参照すると、前記ウェハー10に第2レーザーマークM2を形成する。前記第2レーザーマークM2は、前記第2領域Bで前記第1面11aに形成することができる。前記第2レーザーマークM2は、ソフトレーザーマーキングに該当するエネルギーのレーザービームで形成することができる。第2レーザーマークM2は第2深さD2に形成される。前記第2深さD2は、5μm以下であることができる。前記第2レーザーマークM2は前記第1レーザーマークM1より低いエネルギーのレーザーで形成されるため、前記突出部P1が殆ど形成されない。
図12d及び図12eを参照すると、前記第2面11bに対し、2次表面研磨工程(S30)を行い、前記第1残余深さD1rよりは大きい第2厚さT2のウェハー10を除去する。それにより、前記第2面11bにおいて前記第1レーザーマークM1は除去され、前記第1面11aに第2レーザーマークM2のみが残るようになる。前記第2レーザーマークM2は、図10a及び図10bを参照して説明した通り、様々な形を有することができ、結晶方位を示す機能も果たすことができる。
図11aないし図11d及び図12aないし図12eを用いて説明した方法で製造されたウェハーは、第1レーザーマークM1なしで、5μm以下の深さを有する第2レーザーマークM2のみを含む。従って、第1レーザーマークM1によるウェハーの割れやパーティクルなどの問題を解決することができる。
図13は、本発明の更に他実施例に係るウェハーの部分断面図である。
図13を参照すると、第2レーザーマークM2はドット状ではなく、ライングルーヴ状に形成されることができる。第1レーザーマークM1と第2レーザーマークM2は重ねることができる。図13は、図9dの一部を切断したときの断面図であり得る。
図14aないし図14cは、本発明の更に他実施例に係るウェハーの断面図である。
図14aを参照すると、第1レーザーマークM1はウェハー10の周囲となる端部表面としての側面11c上に形成され、第2レーザーマークM2はウェハー10の表側の表面である第1面11a上に形成することができる。端部表面である側面11cは、ウェハー10の表側の表面である第1面11aから該ウェハー10の裏側の表面である第2面11bへと上下に伸延している。また、端部表面である側面11cは、ウェハー10の第1面11a及びウェハー10の第2面11bに向けて、それぞれ傾斜、面取りされている。なお、前記第1レーザーマークM1を側面11c上に形成した場合、前記側面11c上にも突出部P1が形成され得る。前記突出部P1を除去するため、エッジグラインディング工程を追加的に行うこともできる。
若しくは、図14bを参照すると、第1レーザーマークM1はウェハー10の一側面11c上に形成され、第2レーザーマークM2はウェハー10の他側面11c上に形成することができる。
若しくは、図14bを参照すると、第1レーザーマークM1と第2レーザーマークM2は、ウェハー10の同じ側面11c上に形成することができる。
前述の方法で製造された本発明のウェハー上に、追加的に第3レーザーマークを形成することができる。そのとき、前記第3レーザーマークは、前記第2レーザーマークM2の示すウェハーの情報とは異なる他のウェハーの情報を示すための追加的な一連番号、バーコード、QRコード(登録商標)などを構成することができる。そのとき、前記第3レーザーマークも前記第1レーザーマークM1よりは浅い深さに形成され、好ましくは5μm以内に形成することができる。
1…半導体単結晶インゴット、5…ノッチ、10…ウェハー、6…サポート、6a…サポートの欠片、11a…第1面、11b…第2面、11c…側面、A…第1領域、B…第2領域、M1…第1レーザーマーク、M2…第2レーザーマーク、13、15…レーザー発生器

Claims (16)

  1. 所定の結晶方位を有する単結晶半導体材料を含むウェハーであって、
    前記ウェハーは、
    前記ウェハーの表面又は裏面の所定位置に3以下のドットパターンで形成された第1深さを有する第1レーザーマークと、
    前記ウェハーの表面又は裏面に形成された前記第1深さよりも浅い第2深さを有する第2レーザーマークと、を有し、
    前記第1レーザーマークが形成された前記所定位置は、前記単結晶半導体材料の前記所定の結晶方位を示すように構成され、
    前記第2レーザーマークは、前記ウェハー及び/又は前記ウェハーの属するウェハーのロットを特定する印に含まれ
    前記第1レーザーマークは、少なくとも2つのドットパターンで形成され、
    前記第2レーザーマークは、前記第1レーザーマークの間に配置されることを特徴とするウェハー。
  2. 前記第1レーザーマークは、前記第2レーザーマークよりも少なくとも5μm深いことを特徴とする請求項1に記載のウェハー。
  3. 前記第2深さは、5μm以下であることを特徴とする請求項2に記載のウェハー。
  4. 前記第1深さは、35μm以上であることを特徴とする請求項3に記載のウェハー。
  5. 前記第1レーザーマークと前記第2レーザーマークとは、前記ウェハーの表面または裏面において所定の間隔で分離されていることを特徴とする請求項1に記載のウェハー。
  6. 前記第1レーザーマークは、前記印に含まれることを特徴とする請求項1に記載のウェハー。
  7. 前記ウェハーは、前記ウェハーの外周となる端部表面をさらに有し、
    前記端部表面は、前記ウェハーの表面から前記ウェハーの裏面に伸延することを特徴とする請求項1に記載のウェハー。
  8. 前記第2レーザマークの幅は、前記第1レーザーマークの幅よりも大きく、前記第1レーザーマークは前記第2レーザーマークと垂直に重なることを特徴とする請求項1に記載のウェハー。
  9. 所定の結晶方位を有する単結晶半導体材料を含むウェハーであって、
    前記ウェハーは、
    前記ウェハーの第1表面上の第1所定位置に第1深さを有する第1窪みと、
    前記ウェハーの第2表面上の第2所定位置に第2深さを有する第2窪みと、を有し、
    前記第1所定位置は、前記単結晶半導体材料の所定の結晶方位を示すように構成され、
    前記第2窪みは、前記第1窪みの間に配置されたことを特徴とするウェハー。
  10. 前記第1表面は、前記ウェハーの端部表面を含み、
    前記第2表面は、前記端部表面、前記ウェハーの表面、または前記ウェハーの前記表面の反対側にある裏面のいずれか1つを含むことを特徴とする請求項に記載のウェハー。
  11. 前記第1窪みの数は、3以下であることを特徴とする請求項に記載のウェハー。
  12. 前記第1窪みの幅は、前記第2窪みの幅よりも狭いことを特徴とする請求項1に記載のウェハー。
  13. 前記第2窪みは、前記ウェハー及び/又は前記ウェハーが属するウェハーのロットを特定する印に含まれることを特徴とする請求項1に記載のウェハー。
  14. 所定の結晶方位を有する単結晶半導体材料を含むウェハーであって、
    前記ウェハーは、
    前記ウェハーの表面又は裏面の所定位置に第1深さ及び第1幅を有する第1レーザーマークと、
    前記ウェハーの表面又は裏面に形成された前記第1深さよりも浅い第2深さ及び第2幅を有する第2レーザーマークと、を有し、
    前記第1レーザーマークが形成された前記所定位置は、前記単結晶半導体材料の前記所定の結晶方位を示すように構成され、
    前記第2幅は前記第1幅よりも広く、
    前記第2レーザーマークは、前記第1レーザーマークの間に配置されたことを特徴とするウェハー。
  15. 前記第1レーザーマークは、3つ以下のドットパターンを有することを特徴とする請求項1に記載のウェハー。
  16. 前記第1レーザーマークは少なくともつの第1レーザーマークを含み、
    前記第2レーザーマークは複数の第2レーザーマークを含み、
    前記複数の第2レーザーマークの数は、前記少なくともつの第1レーザーマークの数よりも大きいことを特徴とする請求項1に記載のウェハー。
JP2014251672A 2014-02-11 2014-12-12 ウェハー Active JP6663160B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140015631A KR102185659B1 (ko) 2014-02-11 2014-02-11 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
KR10-2014-0015631 2014-02-11

Publications (3)

Publication Number Publication Date
JP2015154075A JP2015154075A (ja) 2015-08-24
JP2015154075A5 JP2015154075A5 (ja) 2018-02-01
JP6663160B2 true JP6663160B2 (ja) 2020-03-11

Family

ID=53775588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014251672A Active JP6663160B2 (ja) 2014-02-11 2014-12-12 ウェハー

Country Status (3)

Country Link
US (1) US9589901B2 (ja)
JP (1) JP6663160B2 (ja)
KR (1) KR102185659B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6007889B2 (ja) * 2013-12-03 2016-10-19 信越半導体株式会社 面取り加工装置及びノッチレスウェーハの製造方法
US10056395B2 (en) 2016-03-29 2018-08-21 Macronix International Co., Ltd. Method of improving localized wafer shape changes
JP2017220582A (ja) * 2016-06-08 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2019029382A (ja) * 2017-07-25 2019-02-21 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP7075293B2 (ja) * 2018-06-22 2022-05-25 株式会社ディスコ 被加工物の加工方法
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
US11043437B2 (en) 2019-01-07 2021-06-22 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone
JP7479762B2 (ja) 2020-08-03 2024-05-09 株式会社ディスコ デバイスチップの製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167426A (ja) * 1984-02-10 1985-08-30 Nec Corp 半導体結晶ウエハ−
JPH0513290A (ja) * 1991-07-08 1993-01-22 Nec Kyushu Ltd 半導体ウエーハ
JPH05343319A (ja) * 1992-06-09 1993-12-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH0714756A (ja) * 1993-06-22 1995-01-17 Nippon Steel Corp ウェハ
JPH08339946A (ja) * 1995-02-17 1996-12-24 Mitsubishi Electric Corp 半導体基板およびその製造方法ならびにその使用方法
JP2943673B2 (ja) * 1995-10-31 1999-08-30 日本電気株式会社 半導体基板の製造装置及び製造方法
KR0147672B1 (ko) * 1995-11-30 1998-08-01 김광호 웨이퍼를 용이하게 구별하기 위한 라벨
US5932119A (en) 1996-01-05 1999-08-03 Lazare Kaplan International, Inc. Laser marking system
JPH09223648A (ja) * 1996-02-14 1997-08-26 Toshiba Corp 半導体ウェ−ハのマ−キング方法及びマ−キング装置
JPH1070056A (ja) * 1996-08-26 1998-03-10 Showa Denko Kk 半導体基板およびその製造方法
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH1158043A (ja) 1997-07-31 1999-03-02 Lsi Logic Corp レーザ・マーキング方法及び装置
JPH11145017A (ja) * 1997-11-04 1999-05-28 Oki Electric Ind Co Ltd ウェハ書き込み方法及びウェハ読み取り方法
JP4109371B2 (ja) 1999-01-28 2008-07-02 Sumco Techxiv株式会社 半導体ウェハ
US6420792B1 (en) 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
JP2001230165A (ja) * 1999-12-08 2001-08-24 Toshiba Corp 半導体装置及びその製造方法
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
JP2002164264A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd ソフトレーザーマーク印字方法及び装置
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
US7371659B1 (en) 2001-12-12 2008-05-13 Lsi Logic Corporation Substrate laser marking
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
KR100509422B1 (ko) * 2003-01-30 2005-08-22 동부아남반도체 주식회사 반도체 제조 공정 중 정렬 키 패턴 형성방법
US7041578B2 (en) 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
US7020582B1 (en) 2004-04-28 2006-03-28 Altera Corporation Methods and apparatus for laser marking of integrated circuit faults
JP2007103682A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ
US8334150B2 (en) 2005-10-07 2012-12-18 Stats Chippac Ltd. Wafer level laser marking system for ultra-thin wafers using support tape
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 GaN結晶基板
KR20080021392A (ko) * 2006-09-04 2008-03-07 삼성전자주식회사 식별부를 갖는 반도체 웨이퍼
JP2008204976A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 半導体ウェハ、半導体装置の製造装置、および半導体装置の製造方法
US8389099B1 (en) * 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP2009081190A (ja) * 2007-09-25 2009-04-16 Shin Etsu Handotai Co Ltd 2次元コード印字ウェーハ及びその製造方法
KR100965216B1 (ko) 2007-12-26 2010-06-22 주식회사 동부하이텍 웨이퍼에서의 레이저 마킹 방법
TW201002462A (en) 2008-07-03 2010-01-16 Advanced Semiconductor Eng Wafer laser-marking method and die fabricated using the same
US8129203B2 (en) 2009-03-18 2012-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Auto feedback apparatus for laser marking
JP2011023615A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 識別マーク
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp SiC半導体ウェハのマーキング方法およびSiC半導体ウェハ
JP5896810B2 (ja) * 2012-03-30 2016-03-30 オリンパス株式会社 半導体装置

Also Published As

Publication number Publication date
US9589901B2 (en) 2017-03-07
KR20150094876A (ko) 2015-08-20
US20150228588A1 (en) 2015-08-13
KR102185659B1 (ko) 2020-12-03
JP2015154075A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
JP6663160B2 (ja) ウェハー
US7268053B2 (en) Semiconductor wafer and a method for manufacturing a semiconductor wafer
TWI375622B (ja)
TWI622092B (zh) 晶片製造方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP5657946B2 (ja) 分割方法
US9202787B2 (en) Substrate member and method of manufacturing chip
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP2015106693A (ja) 半導体ウェハ及び半導体装置の製造方法
JP2006049419A (ja) ダイシング方法
JP2019220633A (ja) 被加工物の加工方法
US20200223015A1 (en) Wafer and wafer producing method
TWI583522B (zh) Disassembly method of laminated ceramic substrate
JP5930840B2 (ja) 板状物の加工方法
JP5285741B2 (ja) 半導体ウェハ及びその加工方法
JP2014069995A (ja) ガラス基板の製造方法
JP5886522B2 (ja) ウェーハ生産方法
JP7361357B2 (ja) 半導体基板の分断方法及び分断装置
KR101259005B1 (ko) 웨이퍼 및 그 가공방법
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2024018453A (ja) 半導体装置及びその製造方法
JP2009094310A (ja) 半導体装置の製造方法
JP6435545B2 (ja) 個片体製造方法
JP2020141070A (ja) レーザーによる半導体基板上の被膜除去方法及び被膜除去装置
JP2008277610A (ja) ウエハのダイシング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200214

R150 Certificate of patent or registration of utility model

Ref document number: 6663160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250