JP2009094310A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】複数種の半導体チップを同一の半導体基板を用いて極めて低コストで製造しうる半導体装置の製造方法を提供する。
【解決手段】サイズが異なる複数種の半導体チップ１〜９を同一の半導体基板１２を用いて形成する半導体装置の製造方法であって、第１の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインＳＬ１_Ｘ（ｎ）と、第２の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインＳＬ１_Ｙ（ｎ）のいずれもが、半導体チップ１〜９を横切らないように、複数種の半導体チップを半導体基板に形成する第１の工程と、第１の方向の複数のスクライブラインに沿って半導体基板をダイシングし、第２の方向の複数のスクライブラインに沿って半導体基板をダイシングし、半導体基板を、単数又は複数の半導体チップを含む複数の部分基板に分離する第２の工程とを有している。
【選択図】 図３

Description

本発明は、半導体装置の製造方法に係り、特に複数種の半導体チップを同一の半導体基板に形成する半導体装置の製造方法に関する。

評価用に半導体チップを試作する場合、必要とされる半導体チップの数は比較的少数である場合がある。必要とされる半導体チップの数は比較的少数であるにもかかわらず、評価用の半導体チップを半導体ウェハの全面に単に形成した場合には、無駄な半導体チップが大量に生じてしまうこととなる。

近時、複数種の半導体チップを形成するためのパターンを同一のレチクルに形成し、かかるレチクルを用いて複数種の半導体チップを同一の半導体基板に形成することが提案されている。

図１１は、提案されている半導体装置の製造方法において用いられるレチクルを示す平面図である。図１２は、提案されている半導体装置の製造方法により複数種の半導体チップが形成された半導体基板を示す平面図である。

図１１に示すように、レチクル１１０には、複数種の半導体チップを形成するためのパターンが形成されている。図１１において、「１」は第１の半導体チップを形成するためのパターンを示しており、「２」は第２の半導体チップを形成するためのパターンを示しており、「３」は第３の半導体チップを形成するためのパターンを示しており、「４」は第４の半導体チップを形成するためのパターンを示しており、「５」は第５の半導体チップを形成するためのパターンを示しており、「６」は第６の半導体チップを形成するためのパターンを示しており、「７」は第７の半導体チップを形成するためのパターンを示しており、「８」は第８の半導体チップを形成するためのパターンを示しており、「９」は第９の半導体チップを形成するためのパターンを示している。

複数種の半導体チップを形成するためのパターンが形成されたレチクル１１０を用いれば、半導体チップ毎にレチクルを別個に用意する場合と比較して、製造コストを低減することが可能となる。
特表２００６−５２１６８４号公報 特許第３０５７７６７号公報 特開平１０−２５６４７９号公報 特開平５−１３５７０号公報 特開平２−１３０９４４号公報 特開２００１−３２６３２９号公報 特表２００４−５２８９９１号公報

しかしながら、提案されている半導体装置の製造方法では、複数種の半導体チップ１〜９を単に半導体基板（半導体ウェハ）１１２に形成し、Ｘ方向及びＹ方向に単にダイシングを行っていた。図１３は、提案されている半導体装置の製造方法における半導体基板のダイシングを示す平面図である。第９の半導体チップ９を得る場合には、図１３に示すように、例えば、第９の半導体チップ９のＸ方向の辺に沿ってダイシングを行い、更に、第９の半導体チップ９のＹ方向の辺に沿ってダイシングを行い、図１４に示すように第９の半導体チップ９のみを得ていた。図１４は、提案されている半導体装置の製造方法において得られた第９の半導体チップを示す平面図である。そして、第９の半導体チップ９以外の部分については廃棄していた。ここで、第９の半導体チップ９以外の部分についても更なるダイシングを行うことも考えられるが、図１３に示すように、第２の半導体チップ２は第９の半導体チップ９を得る際のダイシングにおいて切断されてしまうため、第９の半導体チップ９を得るためのダイシングが行われた半導体基板１１２からは第２の半導体チップ２を得ることはできなかった。このように、提案されている半導体装置の製造方法では、無駄となる部分が多く、必ずしも低コストで半導体チップを得ることができなかった。

本発明の目的は、複数種の半導体チップを同一の半導体基板を用いて極めて低コストで製造しうる半導体装置の製造方法を提供することにある。

本発明の一観点によれば、サイズが異なる複数種の半導体チップを同一の半導体基板を用いて形成する半導体装置の製造方法であって、第１の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインと、前記第１の方向に垂直な第２の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインのいずれもが、前記半導体チップを横切らないように、前記複数種の半導体チップを前記半導体基板に形成する第１の工程と、前記第１の方向の前記複数のスクライブラインに沿って前記半導体基板をダイシングし、前記第２の方向の前記複数のスクライブラインに沿って前記半導体基板をダイシングし、前記半導体基板を、単数又は複数の前記半導体チップを含む複数の部分基板に分離する第２の工程とを有することを特徴とする半導体装置の製造方法が提供される。

本発明によれば、Ｘ方向に複数の異なる間隔でそれぞれ連続的に形成されるスクライブラインと、Ｙ方向に複数の異なる間隔でそれぞれ連続的に形成されるスクライブラインのいずれもが、半導体チップを横切らないように、複数種の半導体チップを形成する。このため、本発明によれば、無駄を生ずることなく、複数種の半導体チップを形成することができる。従って、本発明によれば、複数種の半導体チップを同一の半導体基板を用いて極めて低コストで製造することが可能となる。

［一実施形態］
本発明の一実施形態による半導体装置の製造方法を図１乃至図１０を用いて説明する。

まず、図１に示すように、半導体基板（半導体ウェハ）１２（図２参照）上にパターンを転写するためのレチクル１０を用意する。図１は、本実施形態において用いられるレチクルを示す平面図である。本実施形態において用いられるレチクル１０は、複数種の半導体チップ（複数種の半導体装置）のパターンを同時に転写し得るものである。半導体チップを製造する際には、複数のレチクルを順次用いて、一連の処理が行われる。このため、一連の処理を行うための複数のレチクルが用意される。ここでは、一連の処理を行うための複数のレチクルのうちの一のレチクル１０を示している。

なお、ここでは、９種類の半導体チップ（半導体装置）１〜９を同一の半導体基板（半導体ウェハ）１２に形成する場合を例に説明するが、本発明の原理は、９種類の半導体チップを形成する場合に限定されるものではなく、複数種の半導体チップを形成する場合に広く適用することが可能である。

レチクル１０の第１の領域ｒ１には、第９の半導体チップ９を形成するためのパターンが形成されている。第１の領域ｒ１は、図１において破線を用いて示されている。第１の領域Ｒ１のＸ方向の寸法ｘ１は、最小単位の寸法をＬとすると、例えば３Ｌである。また、第１の領域ｒ１のＹ方向の寸法ｙ１は、例えば２Ｌである。このように、第１の領域Ｒ１のＸ方向の寸法ｘ１及びは第１の領域ｒ１のＹ方向の寸法ｙ１は、最小単位の寸法Ｌの整数倍にそれぞれ設定されている。

第１の領域ｒ１に対してＸ方向に隣接して位置する第２の領域ｒ２には、第２の半導体チップ２を形成するためのパターンが形成されている。第２の領域ｒ２は、図１において破線を用いて示されている。第２の領域ｒ２のＸ方向の寸法ｘ２は、例えば２Ｌである。また、第２の領域ｒ２のＹ方向の寸法ｙ１は、第１の領域ｒ１のＹ方向の寸法ｙ１と同じである。Ｙ方向の寸法が互いに等しい第１の領域ｒ１と第２の領域ｒ２とをＸ方向に配列するのは、Ｘ方向のスクライブラインを直線的且つ連続的に形成するためである。

第１の領域ｒ１に対してＹ方向に隣接して位置する第３の領域ｒ３には、第７の半導体チップ７を形成するためのパターンが形成されている。第３の領域ｒ３は、図１において破線を用いて示されている。第３の領域ｒ３のＸ方向の寸法ｘ１は、第１の領域ｒ１のＸ方向の寸法ｘ１と同じである。Ｘ方向の寸法が互いに等しい第１の領域ｒ１と第３の領域ｒ３とをＹ方向に配列するのは、Ｙ方向のスクライブラインを直線的且つ連続的に形成するためである。第３の領域ｒ３のＹ方向の寸法ｙ２は、第１の領域ｒ１及び第２の領域ｒ２のＹ方向の寸法ｙ１と異なっている。第３の領域ｒ３のＹ方向の寸法ｙ２は、例えばＬである。

第３の領域ｒ３に対してＸ方向に隣接して位置する第４の領域ｒ４には、第１の半導体チップ１を形成するためのパターンが形成されている。第４の領域ｒ４は、図１において破線を用いて示されている。第４の領域ｒ４のＸ方向の寸法ｘ２は、第２の領域ｒ２のＸ方向の寸法ｘ２と同じである。Ｘ方向の寸法が互いに等しい第２の領域ｒ２と第４の領域ｒ４とをＹ方向に配列するのは、Ｙ方向のスクライブラインを直線的且つ連続的に形成するためである。また、第４の領域ｒ４のＹ方向の寸法ｙ２は、第３の領域ｒ３のＹ方向の寸法ｙ２と同じである。Ｙ方向の寸法が互いに等しい第３の領域ｒ３と第４の領域ｒ４とをＸ方向に配列するのは、Ｘ方向のスクライブラインを直線的且つ連続的に形成するためである。

第３の領域に対してＹ方向に隣接して位置する第５の領域ｒ５には、第８の半導体チップ８を形成するためのパターンが形成されている。第５の領域ｒ５は、図１において破線を用いて示されている。第５の領域ｒ５のＸ方向の寸法ｘ１は、第１の領域ｒ１のＸ方向の寸法ｘ１及び第３の領域ｒ３のＸ方向の寸法ｘ１と同じである。Ｘ方向の寸法が互いに等しい第１の領域ｒ１と第３の領域ｒ３と第５の領域ｒ５とをＹ方向に配列するのは、Ｙ方向のスクライブラインを直線的且つ連続的に形成するためである。第５の領域ｒ５のＹ方向の寸法ｙ３は、第３の領域ｒ３のＹ方向の寸法ｙ２と異なっている。第５の領域ｒ５のＹ方向の寸法ｙ３は、例えば２Ｌである。

第５の領域ｒ５に対してＸ方向に隣接して位置する第６の領域ｒ６には、第３の半導体チップ３、第４の半導体チップ４、第５の半導体チップ５及び第６の半導体チップ６を形成するためのパターンが形成されている。第６の領域ｒ６は、図１において破線を用いて示されている。第６の領域ｒ６のＸ方向の寸法ｘ２は、第２の領域ｒ２のＸ方向の寸法ｘ２及び第４の領域ｒ４のＸ方向の寸法ｘ２と同じである。Ｘ方向の寸法が互いに等しい第２の領域ｒ２と第４の領域ｒ４と第６の領域ｒ６とをＹ方向に配列するのは、Ｙ方向のスクライブラインを直線的且つ連続的に形成するためである。第６の領域ｒ６のＹ方向の寸法ｙ３は、第５の領域ｒ５のＹ方向の寸法ｙ３と同じである。Ｙ方向の寸法が互いに等しい第５の領域ｒ５と第６の領域ｒ６とをＸ方向に配列するのは、Ｘ方向のスクライブラインを直線的且つ連続的に形成するためである。

次に、図２に示すように、レチクル１０を含む一連のレチクルを順次用い、半導体基板（半導体ウェハ）１２に複数の半導体チップ１〜９を形成する。図２は、複数種の半導体チップが形成された半導体基板を示す平面図である。

図２に示すように、Ｘ方向の寸法Ｘ１が互いに等しい第１の領域Ｒ１、第３の領域Ｒ３及び第５の領域Ｒ５がＹ方向に配列されており、Ｘ方向の寸法Ｘ２が互いに等しい第２の領域Ｒ２、第４の領域Ｒ４及び第６の領域Ｒ６がＹ方向に配列されている。このため、半導体基板１２には、図３に示すように、Ｙ方向のスクライブラインＳＬ１_Ｙ（ｎ）が、複数の異なる間隔で、直線的且つ連続的に形成されている。Ｙ方向のスクライブラインＳＬ１_Ｙ（ｎ）のいずれも、半導体チップ１〜９を横切らないように形成されている。図３は、Ｘ方向及びＹ方向にそれぞれ直線的且つ連続的に形成されたスクライブラインを示す平面図である。なお、Ｙ方向に直線的且つ連続的に形成されたスクライブラインＳＬ１_Ｙ（ｎ）は、図３において太い実線を用いて示されている。

また、図２に示すように、Ｙ方向の寸法Ｙ１が互いに等しい第１の領域Ｒ１及び第２の領域Ｒ２がＸ方向に配列されており、Ｙ方向の寸法Ｙ２が互いに等しい第３の領域Ｒ３及び第４の領域Ｒ４がＸ方向に配列されており、Ｙ方向の寸法Ｙ３が互いに等しい第５の領域Ｒ５及び第６の領域Ｒ６がＸ方向に配列されている。このため、半導体基板１２には、図３に示すように、Ｘ方向のスクライブラインＳＬ１_Ｘ（ｎ）が、複数の異なる間隔で、直線的且つ連続的に形成されている。Ｘ方向のスクライブラインＳＬ１_Ｘ（ｎ）のいずれも、半導体チップ１〜９を横切らないように形成されている。Ｘ方向に直線的且つ連続的に形成されたスクライブラインＳＬ１_Ｘ（ｎ）は、図３において太い実線を用いて示されている。

なお、半導体基板１２の第１の領域Ｒ１はレチクル１０の第１の領域ｒ１に対応するものであり、半導体基板１２の第２の領域Ｒ２はレチクル１０の第２の領域ｒ２に対応するものであり、半導体基板１２の第３の領域Ｒ３はレチクル１０の第３の領域ｒ３に対応するものであり、半導体基板１２の第４の領域Ｒ４はレチクル１０の第４の領域ｒ４に対応するものであり、半導体基板１２の第５の領域Ｒ５はレチクル１０の第５の領域ｒ５に対応するものであり、半導体基板１２の第６の領域Ｒ６はレチクル１０の第６の領域ｒ６に対応するものである。

また、第６の領域Ｒ６においては、第３の半導体チップ３と第４の半導体チップ４との間、第５の半導体チップ５と第６の半導体チップ６との間、第３の半導体チップ３と第５の半導体チップ５との間、第４の半導体チップ４と第６の半導体チップ６との間に、それぞれスクライブラインＳＬ２_Ｘ、ＳＬ２_Ｙが形成される。これらのスクライブラインＳＬ２_Ｘ、ＳＬ２_Ｙは、図３において細い実線を用いて示されている。スクライブラインＳＬ２_ＸはＸ方向に形成され、スクライブラインＳＬ２_ＹはＹ方向に形成される。スクライブラインＳＬ２_Ｘ、ＳＬ２_Ｙは、上述した直線的且つ連続的なスクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）とは連続的に形成されていない。

こうして、半導体基板１２上に第１乃至第９の半導体チップ１〜９がそれぞれ複数形成される。

次に、半導体基板１２に形成された第１乃至第９の半導体チップ１〜９のそれぞれに対して、識別子を印字する。第１乃至第９の半導体チップ１〜９のそれぞれに対して識別子を印字するのは、ダイシングにより半導体チップ１〜９を互いに分離した後においても、各々の半導体チップ１〜９の種類を識別し得るようにするためである。

具体的には、例えばインクジェット式の印字装置を用いて、各々の半導体チップ１〜９に対して識別子を印字する。識別子としては、例えば数字を用いることができる。第１の半導体チップ１に対しては例えば「１」という数字を印字し、第２の半導体チップ２に対しては例えば「２」という数字を印字し、第３の半導体チップ３に対しては例えば「３」という数字を印字し、第４の半導体チップ４に対しては例えば「４」という数字を印字し、第５の半導体チップ５に対しては例えば「５」という数字を印字し、第６の半導体チップ６に対しては例えば「６」という数字を印字し、第７の半導体チップ７に対しては例えば「７」という数字を印字し、第８の半導体チップ８に対しては例えば「８」という数字を印字し、第９の半導体チップ９に対しては例えば「９」という数字を印字する。

なお、半導体チップ１〜９に付する識別子は、数字に限定されるものではない。例えば、半導体チップ１〜９の型番等を各々の半導体チップ１〜９に印字してもよい。

次に、図４に示すように、レーザービーム１４を用いて、各々のスクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）、ＳＬ２_Ｘ、ＳＬ２_Ｙに以下のようにして溝１６を形成する。図４は、スクライブラインに溝が形成された状態を示す断面図である。

具体的には、まず、表面にダイシングテープ１８が形成された載置台２０上に、ダイアタッチフィルム２２を介して半導体基板１２を載置する。

次に、レーザビーム１４を用いて、各々のスクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）、ＳＬ２_Ｘ、ＳＬ２_Ｙに以下のようにして溝１６を形成する。この際、Ｘ方向又はＹ方向に直線的且つ連続的に形成されたスクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）のみならず、スクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）に対して連続的に形成されていないＳＬ２_Ｘ、ＳＬ２_Ｙについても、溝１６を形成する。各々のスクライブラインＳＬ１_Ｘ（ｎ）、ＳＬ１_Ｙ（ｎ）、ＳＬ２_Ｘ、ＳＬ２_Ｙに溝１６を形成するのは、後工程でダイシングソーを用いてダイシングを行う際に、ダイシングを容易化するためである。

次に、図５及び図６に示すように、ダイシングソー（図示せず）を用いて、半導体基板１２をＸ方向及びＹ方向にダイシングする。図５は、半導体基板のダイシングを示す平面図である。図６は、半導体基板のダイシングを示す断面図である。半導体基板１２をＸ方向にダイシングする際には、Ｘ方向に沿って直線的且つ連続的に形成されたスクライブラインＳＬ１_Ｘ（ｎ）（図３参照）に沿ってのみダイシングを行う。半導体基板１２をＹ方向にダイシングする際には、Ｙ方向に沿って直線的且つ連続的に形成されたスクライブラインＳＬ１_Ｙ（ｎ）に沿ってのみダイシングを行う。即ち、この段階では、第３の半導体チップ３、第４の半導体チップ４、第５の半導体チップ５及び第６の半導体チップ６を互いに切り離すためのダイシングは行わない。

こうして、図７に示すように、第９の半導体チップ９を含む第１の部分基板１２ａ、第２の半導体チップ２を含む第２の部分基板１２ｂ、第７の半導体チップ７を含む第３の部分基板１２ｃ、第１の半導体チップ１を含む第４の部分基板１２ｄ、及び、第８の半導体チップ８を含む第５の部分基板１２ｅが形成される。また、第３の半導体チップ３と第４の半導体チップ４と第５の半導体チップ５と第６の半導体チップ６とを含む第６の部分基板１２ｆが形成される。図７は、ダイシングにより得られた第１乃至第６の部分基板を示す平面図である。

ダイシングが完了した後、第１の部分基板１２ａ、第２の部分基板１２ｂ、第３の部分基板１２ｃ、第４の部分基板１２ｄ、第５の部分基板１２ｅ及び第６の部分基板１２ｆは、載置台２０上から取り外される。

次に、ダイシングソーを用いて、以下のようにして、第６の部分基板１２ｆをＸ方向及びＹ方向にダイシングする。

具体的には、まず、図８に示すように、上面に粘着テープ（図示せず）が貼り付けられた載置台２４上に、複数の第６の部分基板１２ｆを載置する。図８は、第６の部分基板の配置例を示す平面図である。これにより、載置台２４上に複数の第６の部分基板１２ｆが固着される。ある第６の部分基板１２ｆをダイシングする際に、他の第６の部分基板１２ｆが誤って切断されてしまうことがないように、各々の第６の部分基板１２ｆの間の距離ｄは、例えば１ｃｍ以上とすることが望ましい。

また、図９に示すように、第６の部分基板１２ｆのスクライブラインＳＬ_Ｘ、ＳＬ_Ｙの延長線上に他の第６の部分基板１２ｆが位置しないように、各々の第６の部分基板１２ｆを配置するようにしてもよい。図９は、第６の部分基板の他の配置例を示す平面図である。この場合にも、ある第６の部分基板１２ｆをダイシングする際に、他の第６の部分基板１２ｆが誤って切断されてしまうのを防止することができる。

マニュアル設定が可能なダイサーを用いれば、複数の第６の部分基板１２ｆが図１０に示すようにランダムに配置されている場合であっても、第６の部分基板１２ｆをダイシングすることが可能である。図１０は、第６の部分基板の更に他の配置例を示す平面図である。

こうして、複数の第６の部分基板１２ｆがそれぞれダイシングされ、第３の半導体チップ３、第４の半導体チップ４、第５の半導体チップ５及び第６の半導体チップ６が、互いに分離される。

次に、研削装置（バックグラインダ）を用いて、半導体チップ１〜９の背面側を、必要に応じて、以下のようにして研削する。半導体チップの背面とは、半導体チップのうちの半導体素子が形成されていない側の面である。

具体的には、まず、上面に粘着テープ（図示せず）が貼り付けられた載置台（図示せず）上に、背面研磨を行うべき半導体チップを載置する。載置台上に半導体チップを載置する際には、例えばチップ反転機構付きの移載装置（図示せず）を用いることができる。こうして、背面研削を行うべき半導体チップが、研削装置の載置台上に固着される。

次に、粒度が比較的粗い砥石を用いて、半導体チップの背面側、即ち、半導体チップのうちの半導体素子が形成されていない側の面を研削する（一次研削）。一次研削の厚さは、例えば１２５μｍ程度とする。

次に、粒度が比較的細かい砥石を用いて、半導体チップの背面側を更に研磨する（二次研削、仕上げ研削）。二次研削の厚さは、例えば１００μｍ程度とする。二次研削を例えば３０μｍ程度しか行わない場合には、一次研削の際に半導体チップの背面側に生じた欠損が残存してしまう場合がある。これに対し、本実施形態では、二次研削を例えば１００μｍ程度と十分な厚さで行うため、一次研削の際に半導体チップの背面側に生じた欠損を確実に除去することが可能となる。

なお、ここでは、二次研削の厚さを１００μｍ程度とする場合を例に説明したが、二次研削の厚さは１００μｍ程度に限定されるものではない。一次研削の際に半導体チップの背面側に生ずる欠損の深さより厚く二次研削を行えば、かかる欠損をなくすことができる。

こうして、所望の厚さの半導体チップが形成される。

なお、半導体チップ１〜９のうち、厚さを薄く設定する必要がない半導体チップについては、背面研削は行わない。

このように、本実施形態によれば、Ｘ方向に複数の異なる間隔でそれぞれ連続的に形成されるスクライブラインＳＬ１_Ｘ（ｎ）と、Ｙ方向に複数の異なる間隔でそれぞれ連続的に形成されるスクライブラインＳＬ１_Ｙ（ｎ）のいずれもが、半導体チップ１〜９を横切らないように、複数種の半導体チップ１〜９を形成する。このため、本実施形態によれば、無駄を生ずることなく、複数種の半導体チップ１〜９を形成することができる。従って、本実施形態によれば、複数種の半導体チップ１〜９を同一の半導体基板１２を用いて極めて低コストで製造することが可能となる。

また、本実施形態によれば、半導体チップの背面を研磨する際に、粒度の比較的粗い砥石を用いて研削を行った後に、粒度の比較的細かい砥石を用いて十分な厚さの研削を行うため、半導体チップに個片化した後であっても、半導体チップを所望の厚さに形成することができる。本実施形態によれば、半導体チップに個片化した後に半導体チップの所望の厚さに形成するため、厚さの異なる複数種の半導体チップを同一の半導体基板を用いて製造することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、種類が互いに異なる９種類の半導体チップを形成する場合を例に説明したが、全ての半導体チップの種類が互いに異なっていなくてもよく、同じ種類の半導体チップが含まれていてもよい。例えば、図に示す第８の半導体チップと第９の半導体チップとが同じ種類の半導体チップであってもよい。また、図に示す第３の半導体チップ乃至第６の半導体チップが互いに同じ種類の半導体チップであってもよい。

本発明の一実施形態において用いられるレチクルを示す平面図である。 複数種の半導体チップが形成された半導体基板を示す平面図である。 Ｘ方向及びＹ方向にそれぞれ直線的且つ連続的に形成されたスクライブラインを示す平面図である。 スクライブラインに溝が形成された状態を示す断面図である。 半導体基板のダイシングを示す平面図である。 半導体基板のダイシングを示す断面図である。 ダイシングにより得られた第１乃至第６の部分基板を示す平面図である。 第６の部分基板の配置例を示す平面図である。 第６の部分基板の他の配置例を示す平面図である。 第６の部分基板の更に他の配置例を示す平面図である。 提案されている半導体装置の製造方法において用いられるレチクルを示す平面図である。 提案されている半導体装置の製造方法により複数種の半導体チップが形成された半導体基板を示す平面図である。 提案されている半導体装置の製造方法における半導体基板のダイシングを示す平面図である。 提案されている半導体装置の製造方法において得られた第９の半導体チップを示す平面図である。

符号の説明

１…第１の半導体チップ
２…第２の半導体チップ
３…第３の半導体チップ
４…第４の半導体チップ
５…第５の半導体チップ
６…第６の半導体チップ
７…第７の半導体チップ
８…第８の半導体チップ
９…第９の半導体チップ
１０…レチクル
１２…半導体基板
１２ａ…第１の部分基板
１２ｂ…第２の部分基板
１２ｃ…第３の部分基板
１２ｄ…第４の部分基板
１２ｅ…第５の部分基板
１２ｆ…第６の部分基板
１４…レーザビーム
１６…溝
１８…ダイシングテープ
２０…載置台
２２…ダイアタッチフィルム
１１０…レチクル
１１２…半導体基板

Claims (5)

1. サイズが異なる複数種の半導体チップを同一の半導体基板を用いて形成する半導体装置の製造方法であって、
   第１の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインと、前記第１の方向に垂直な第２の方向に複数の異なる間隔でそれぞれ連続的に形成される複数のスクライブラインのいずれもが、前記半導体チップを横切らないように、前記複数種の半導体チップを前記半導体基板に形成する第１の工程と、
   前記第１の方向の前記複数のスクライブラインに沿って前記半導体基板をダイシングし、前記第２の方向の前記複数のスクライブラインに沿って前記半導体基板をダイシングし、前記半導体基板を、単数又は複数の前記半導体チップを含む複数の部分基板に分離する第２の工程と
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記第２の工程の後に、前記複数の半導体チップを含む前記部分基板を更にダイシングすることにより、前記部分基板に含まれる前記複数の半導体チップを互いに分離する第３の工程を更に有する
   ことを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記第２の工程の後に、前記部分基板の背面側を研削する工程を更に有する
   ことを特徴とする半導体装置の製造方法。
4. 請求項２記載の半導体装置の製造方法において、
   前記第３の工程の後に、前記半導体チップの背面側を研削する工程を更に有する
   ことを特徴とする半導体装置の製造方法。
5. 請求項２記載の半導体装置の製造方法において、
   前記第３の工程では、前記複数の半導体チップを含む複数の同一形状の前記部分基板を載置台上に載置し、前記載置台上に載置された前記複数の同一形状の前記部分基板を順次ダイシングする
   ことを特徴とする半導体装置の製造方法。

Images