JP2005109061A - 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 - Google Patents
半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005109061A JP2005109061A JP2003339005A JP2003339005A JP2005109061A JP 2005109061 A JP2005109061 A JP 2005109061A JP 2003339005 A JP2003339005 A JP 2003339005A JP 2003339005 A JP2003339005 A JP 2003339005A JP 2005109061 A JP2005109061 A JP 2005109061A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- manufacturing
- wafer
- spacer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】製造が容易で異物の発生が少ないスペーサを実現する。
【解決手段】複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具1において、整列状態でバーチップと接触する治具側面1aに、端面1cと並行する凸部を形成する。また、治具1の製造方法において、ウェハに、整列状態でバーチップと接触する治具側面1aに、治具端面1cと並行する凸部を有する治具1の平面パターンとなるマスクを形成し、マスクを利用したドライエッチングによって、ウェハから治具1を形成する。また、ウェハに、治具側面1aに形成され治具端面1cと並行する凸部に対応するマスクをストライプ状に形成し、マスクを利用したエッチングによって、凸部を形成し、ダイシングによってウェハを治具1の側面パターンに切断分離して、ウェハから治具1を形成する。
【選択図】図6
【解決手段】複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具1において、整列状態でバーチップと接触する治具側面1aに、端面1cと並行する凸部を形成する。また、治具1の製造方法において、ウェハに、整列状態でバーチップと接触する治具側面1aに、治具端面1cと並行する凸部を有する治具1の平面パターンとなるマスクを形成し、マスクを利用したドライエッチングによって、ウェハから治具1を形成する。また、ウェハに、治具側面1aに形成され治具端面1cと並行する凸部に対応するマスクをストライプ状に形成し、マスクを利用したエッチングによって、凸部を形成し、ダイシングによってウェハを治具1の側面パターンに切断分離して、ウェハから治具1を形成する。
【選択図】図6
Description
本発明は、半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法に関し、特に、バーチップの整列時に用いられるスペーサに適用して有効な技術に関するものである。
半導体装置の製造では、半導体ウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、隣接する素子形成領域間のスクライビング領域にてウェハを切断して、夫々の素子形成領域を個々の半導体チップとして分離するダイシングを行なっている。薄膜形成等のプロセス処理は、ウェハの状態で行われるが、例えば半導体レーザ装置の出射面にスパッタにより保護膜を形成する処理では、ウェハ主面に対して垂直な面に保護膜を形成するため、ウェハの状態では処理が困難である。
このため、このスパッタ処理では、劈開後によって出射面を露出させた半導体レーザチップが横方向に複数の素子が連続したバーチップの状態で処理が行なわれている。この保護膜形成では、処理の効率化のために、複数のバーチップを並列して整列させた状態でスパッタ処理が行われるが、バーチップを密着させてスパッタ処理を行なうと、隣接するバーチップとバーチップとの境界部分で薄膜形成が不十分となるため、図1に示すスペーサ1を用いて、図2に示すようにバーチップ2とバーチップ2との間にこのスペーサ1を挟んでスパッタ処理を行っている。
このようなスペーサ1としては、スパッタ処理によってスペーサ1にも薄膜が形成されるため、繰り返し使用した場合には堆積した薄膜によって寸法に変化が生じる。このため、堆積した薄膜を定期的に洗浄除去する必要があり、スペーサ1としては洗浄に強いルビーを用いたルビースペーサが用いられている。
また、平滑面となっているバーチップとスペーサとが密着するのを防止するため、下記特許文献1にはスペーサの密着面に溝を形成する技術が記載されている。
しかしルビースペーサは、製造用治具として多量に必要となるスペーサとしては材料が高価であり、製品価格の上昇要因となっている。そこで、シリコンをダイシングによってスペーサが考えられたが、ダイシングによってスペーサを形成した場合には、バーチップとの接触によって異物が発生して異物の付着による不良の発生が見られた。このため、本発明者等は、図3に示すようにスペーサ1のバーチップと接触する側面1aに、ダイシングによって平面1bと並行する縁部を凸形状としたスペーサを試作した。なお、1cはスペーサ1の端面である。
しかし、ダイシングによってシリコンの結晶性が劣化するため、経時的な使用によってスペーサ1の表面からシリコン細片が剥離して異物となり、不良品発生の要因となってしまうという問題がある。また、ダイシングによってスペーサ1を形成する場合には、ブレードがウェハを直線で縦断することになるため、スペーサ1を直線状に配置しなければならなくなるので、図4或いは図5に例示するように、側面長及び平面長の長いスペーサ1では、円形のウェハ3から取得することのできる数が少なくなり、材料効率が低くなる。
本発明の課題は、これらの問題点を解決し、製造が容易で異物の発生が少ないスペーサを実現することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具において、前記整列状態でバーチップと接触する治具側面に、端面と並行する凸部を形成する。
複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具において、前記整列状態でバーチップと接触する治具側面に、端面と並行する凸部を形成する。
また、前記治具の製造方法において、ウェハに、前記整列状態でバーチップと接触する治具側面に、治具端面と並行する凸部を有する治具の平面パターンとなるマスクを形成する工程と、前記マスクを利用したドライエッチングによって、前記ウェハから前記治具を形成する工程とを有する。
また、前記治具の製造方法において、ウェハに、前記整列状態でバーチップと接触する治具側面に形成され治具端面と並行する凸部に対応するマスクをストライプ状に前記形成する工程と、前記マスクを利用したエッチングによって、前記凸部を形成する工程と、ダイシングによってウェハを治具の側面パターンに切断分離して、前記ウェハから前記治具を形成する工程とを有する。
また、複数の半導体装置間に治具を配置した整列状態で一括処理する半導体装置の製造方法において、前記治具には、整列状態で前記半導体装置と接触する側面に、端面と並行する凸部が形成されており、複数の半導体装置が形成された半導体ウェハを分割して、複数の半導体素子が横方向に連続するバーチップとする工程と、前記凸部を半導体装置と接触させた状態で前記バーチップの間に前記治具を挟んで、複数のバーチップと治具とを交互に整列させる工程と、この整列配置されたバーチップ及び治具を処理用治具に固定した状態で、半導体装置の端面に処理を行なう工程とを有する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、半導体基板からスペーサを形成することができるので、材料コストを低減させることができるという効果がある。
(2)本発明によれば、バーチップと接触する側面をエッチングによって加工するので、表面の荒れが少なく、部品清浄度も向上するという効果がある。
(3)本発明によれば、簡単なマスク或いはステッパショットを用いるので、マスクに要するコストが低減するという効果がある。
(4)本発明によれば、簡単なマスク或いはステッパショットによって、種々のサイズのスペーサに対応できるので、必要なマスクの数を削減することができるという効果がある。
(1)本発明によれば、半導体基板からスペーサを形成することができるので、材料コストを低減させることができるという効果がある。
(2)本発明によれば、バーチップと接触する側面をエッチングによって加工するので、表面の荒れが少なく、部品清浄度も向上するという効果がある。
(3)本発明によれば、簡単なマスク或いはステッパショットを用いるので、マスクに要するコストが低減するという効果がある。
(4)本発明によれば、簡単なマスク或いはステッパショットによって、種々のサイズのスペーサに対応できるので、必要なマスクの数を削減することができるという効果がある。
(実施の形態1)
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図6は、本発明の一実施の形態である半導体装置製造用の治具であるスペーサ1を示す平面図であり、図7は、図6に示すスペーサ1とバーチップ2との整列状態を示す平面図である。
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図6は、本発明の一実施の形態である半導体装置製造用の治具であるスペーサ1を示す平面図であり、図7は、図6に示すスペーサ1とバーチップ2との整列状態を示す平面図である。
本実施の形態のスペーサ1は、シリコンを用いて側面1aの端面1c近傍に端面1cと並行させて凸部を形成してある。なお、ここでは、スペーサ1の向きにかかわらず、スペーサ1が整列状態でバーチップ2と接触する面を側面1aとし、バーチップ2の処理面と並行する面を平面1bとし、側面1a及び平面1bと直行する面を端面1cとする。側面1a及び平面1bの長さは、バーチップ2の長さと合わせてあり、側面1aの幅はバーチップ2の幅と合わせてある。平面1bの幅については、スパッタ処理に影響を与えない或いは強度上の問題が生じない範囲で、幅を狭めることによって、スパッタ処理の成膜範囲内に多数のバーチップ2を整列状態とすることができる。
このスペーサ1を用いたスパッタ処理では、劈開によって出射面を露出させた複数の半導体レーザ素子(素子間の境界を図7では破線にて示す)が横方向に連続したバーチップ2の間にスペーサ1を挟んで、複数のバーチップ2を並列に整列させた状態で行われる。
続いて、このスペーサの製造方法について、図8乃至図12を用いて工程毎に説明する。本実施の形態のスペーサ1は、ブレードを用いたダイシングではなく、ホトリソグラフィ技術により形成したマスクを用いエッチングによって形成する。
図8及び図9は、ウェハ3にスペーサ1のパターンを配置した例を示しており、各スペーサ1を直線状に配置する必要が無いために、スペーサ1の位置をずらすことによりウェハ3のスペースを有効に利用して、ウェハ3当りのスペーサ1取得数を増加させることができる。本実施の形態では、ウェハにスペーサ1の平面パターン1bを配置し、使用するウェハ3の厚さがスペーサ1側面1bの幅とほぼ等しくなる。
先ず、図10に示すように、400μm厚のウェハ3の裏面及び表面に1μm程度の熱酸化膜4,5を形成し、ウェハ3表面の熱酸化膜5上に銅及びシリコンを含有させたアルミニュウム膜6を1μm程度堆積させる。熱酸化膜5はアルミニュウム膜6とウェハ3のシリコンとが接触するのを防止する。続いて、アルミニュウム膜6上に、全面に塗布したホトレジストを、図8或いは図9に示すパターンで、ホトリソグラフィにより加工したレジストマスク7を形成する。このレジストマスク7を用いたドライエッチングにより、アルミニュウム膜6及び熱酸化膜5をパターニングした後に、ガラス等の光透過性の支持基板8にUVテープ9を介して、ウェハ3を接着する。
次に、レジストマスク7をアッシングにより除去して、図11に示すように、パターニングしたアルミニュウム膜6及び熱酸化膜5をマスクとしてウェハ3をドライエッチングする。裏面の熱酸化膜4はこのドライエッチングのエッチングストッパとして機能する。
次に、ウェハ3を完全にパターニングした後に、図12に示すように、熱酸化膜4をドライエッチングして、ウェハ3に配置されたスペーサ1を個別に分離する。この状態で個片化された夫々のスペーサ1はUVテープ9によって支持基板8に固定されている。
この後、裏面から紫外線を照射して支持基板8からスペーサ1を剥離させると、図6に示すスペーサ1となる。なお、支持基板8としては、加熱によって剥離する接着剤を塗布した耐熱性の樹脂テープ或いは加熱によって剥離する接着剤を塗布したシリコン基板等を用いてもよい。
また、本実施の形態では、図13に示すレチクル10を使用して前記ホトレジストの露光を行ない、図14に示すように、レチクル10のパターンを順次露光させることによって図8或いは図9に示すパターンを露光させる。このレチクル10はスペーサ1平面1bの長さ方向及び幅方向に隣接するスペーサ1について、夫々の中間から中間までのパターンになっている。このため、このレチクル10では、露光のステップを変えることによって、図15に示すようにスペーサ1の平面1bの長さ及び幅を変えたパターンを同一レチクル10によって露光させることが可能である。
また、前記凸部は、前述の説明ではスペーサ1側面1aの両方の面に形成したが、どちらか一方の面のみに形成することも可能であり、端面1c近傍以外に中央部分に設けることも可能であり、その数も端面1c近傍の2個所に限定されるものではない。
続いて前述したスペーサ1を用いた半導体レーザ装置の製造方法について、図16乃至図25を用いて工程ごとに説明する。
先ず、図16に示すように、複数の半導体レーザ素子を形成したウェハ3を劈開によって分割し、所定数の半導体レーザ素子が縦横に配置されたウェハ片3aとする。図16中の部分拡大に示すように、ウェハ片3aには、半導体レーザ素子の出射面に沿って半導体レーザ素子の列ごとに、劈開によって個片分離を行なうために、ダイヤモンドカッター等によりスクライブポイント11を形成してある。
先ず、図16に示すように、複数の半導体レーザ素子を形成したウェハ3を劈開によって分割し、所定数の半導体レーザ素子が縦横に配置されたウェハ片3aとする。図16中の部分拡大に示すように、ウェハ片3aには、半導体レーザ素子の出射面に沿って半導体レーザ素子の列ごとに、劈開によって個片分離を行なうために、ダイヤモンドカッター等によりスクライブポイント11を形成してある。
このウェハ片3aは、図17に示すように、粘着テープ12に接着した状態で劈開用のブレード13に押し当てられて機械的な曲げ応力が加えられ、スクライブポイント11を起点とした劈開により個々のバーチップ2に切断分離される。図18はバーチップ2を示す斜視図である。バーチップ2には、個々の半導体レーザ素子に分離するためのスクライブライン14がダイヤモンドカッター等により形成されている。
このバーチップ2は、図19に示すように、バー整列治具15を用いて、図19中の部分拡大に示すように、バーチップ2の間にスペーサ1を挟んで、複数のバーチップ2とスペーサ1とを交互に整列させる。整列配置されたバーチップ2及びスペーサ1は図20に示すようにスパッタ処理用のクランプ治具16に固定された状態で、半導体レーザ素子の出射端面にスパッタ処理による保護膜を形成する。
保護膜形成が終了したバーチップ2は、図21に示すように、リングフレーム17に固定された粘着シート18に整列固定されて、ウェハ片3aには、半導体レーザ素子の出射面に沿って半導体レーザ素子の列ごとに、劈開によって個片分離を行なうために、カッターヘッド19に取り付けられたダイヤモンドカッター20等により、図21中の部分拡大に示すように、個々の半導体レーザ素子ごとにスクライブポイント21を形成する。
このバーチップ2は、図22に示すように、粘着シート18に接着した状態で劈開用のブレーキングローラ22に押し当てられて機械的な曲げ応力が加えられ、スクライブポイント21を起点とした劈開により個々の半導体レーザチップ23に切断分離される。切断により個片化された半導体レーザチップ23は、リングフレーム17に固定したシート18の粘着力によってウェハ3時の配列状態を保っている。
個片化された半導体レーザチップ23が粘着されたシート18は、図23に示すように、周縁をテープクランパ24によって押圧して拡張ステージ25の拡張リング26に固定する。シート18が固定された拡張リング26は、図24に示すように、拡張リング26の拡張により半導体レーザチップ23間に間隙を設けた状態でXYテーブル27に駆動されてXY方向に移動し、所定の半導体レーザチップ取得位置に半導体レーザチップ23を移動させ、突き上げユニット28のニードル29によって半導体レーザチップ23をシート18から突き上げて半導体レーザチップ23をシート18から剥離させ、吸着コレット30に半導体レーザチップ23を吸着させる。
そして、半導体レーザチップ23を吸着した吸着コレット30は、図25に示すように隣接するチップトレイ31上に移動し、半導体レーザチップ23をチップトレイ31に収容する。この後、チップトレイ31に収容した状態で半導体レーザチップ23の外観検査等を行ないレーザチップ23の選別を行なうが、本実施の形態の半導体レーザ装置の製造では、スペーサ1からの異物の発生を防止することができるので、不良品の発生を低減させることができる。
図26或いは図27に示すのは、本発明の他の実施の形態であるスペーサを示す斜視図である。本実施の形態のスペーサ1は、シリコンを用いて側面1aの端面1c近傍に端面1cと並行させて凸部を形成してある。ここで、前記凸部は、前述の実施の形態と同様にスペーサ1側面1aの両方の面或いは一方の面に形成することが可能である。
なお、ここでは、スペーサ1の向きにかかわらず、スペーサ1が整列状態でバーチップ2と接触する面を側面1aとし、バーチップ2の処理面と並行する面を平面1bとし、側面1a及び平面1bと直行する面を端面1cとし、側面1a及び平面1bの長さは、バーチップ2の長さと合わせてあり、側面1aの幅はバーチップ2の幅と合わせてある。平面1bの幅については、スパッタ処理に影響を与えない或いは強度上の問題が生じない範囲で、幅を狭めることによって、スパッタ処理の成膜範囲内に多数のバーチップ2を整列状態とすることができる。
本実施の形態のスペーサでは、前述した実施の形態とは異なり、ウェハ3にスペーサ1の側面パターンを配置し、使用するウェハ3の厚さがスペーサ1平面1bの幅とほぼ等しくなる。また、本実施の形態のスペーサ1は、ウエットエッチングとブレードを用いたダイシングによって形成する。
図27に示すスペーサの製造方法について、図28及び図33を用いて説明する。
先ず、表面に1μm程度の熱酸化膜32を形成した550μm厚のウェハ3の全面にホトレジストを塗布し、図28に示すストライプ状のパターンで露光させて現像処理を行ない、図29に示すようにレジストマスク33を形成する。このパターン形成のための露光では、露光パターンを単純化することにより、マスク或いはレチクルを使用せずにステッパショット34の平行移動によって露光が可能となっている。
次に、図30に示すように、このレジストマスク33を用いたウエットエッチングにより、ウェハ3表面の熱酸化膜32をパターニングした後にレジストマスク33を除去し、ウェハ3の裏面研削を行ない、研削した裏面はスピンエッチングによって平滑化する。続いて、図31に示すように、ウェハ3表面の熱酸化膜32をマスクとしたウエットエッチングを行ないウェハ3のシリコンを所定の深さ例えば30μm程度エッチング除去した後に、熱酸化膜32を除去する。
次に、図31に縦断面図を図32に平面図を示すように、ウェハ3をダイシングテープ35に固定した状態で、図中に破線にて示すように、ブレードを用いたダイシングによってスペーサ1の側面パターンに切断分離すると、個片化されて図6に示すスペーサ1となる。
本実施の形態の製造方法によれば、バーチップ2と接触するスペーサ1側面1aは、ウエットエッチングによって形成されるため、異物の発生が抑制され、側面1aの結晶性も良好に保つことができる。バーチップ2と接触しないスペーサ1平面1b及び端面1cは、ダイシングによって形成されるため、加工が容易となる。また、スペーサ1のサイズとしては、露光時のステッパショット34の配列とダイシングの間隔によって、自由に設定することが可能である。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1…スペーサ、1a…側面、1b…平面、1c…端面、2…バーチップ、3…ウェハ、3a…ウェハ片、4,5…熱酸化膜、6…アルミニュウム膜、7…レジストマスク、8…支持基板、9…UVテープ、10…レチクル、11,21…スクライブポイント、12…粘着テープ、13…ブレード、14…スクライブライン、15…整列治具、16…クランプ治具、17…リングフレーム、18…粘着シート、19…カッターヘッド、20…ダイヤモンドカッター、22…ブレーキングローラ、23…半導体レーザチップ、24…テープクランパ、25…拡張ステージ、26…拡張リング、27…XYテーブル、28…突き上げユニット、29…ニードル、30…吸着コレット、31…チップトレイ、32…熱酸化膜、33…レジストマスク、34…ステッパショット、35…ダイシングテープ。
Claims (5)
- 複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具において、
前記整列状態でバーチップと接触する治具側面に、端面と並行する凸部を形成したことを特徴とする半導体装置製造用治具。 - 前記治具が、半導体レーザ素子を複数形成したバーチップの間に配置されるスペーサとして用いられることを特徴とする請求項1に記載の半導体装置製造用治具。
- 複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具の製造方法において、
ウェハに、前記整列状態でバーチップと接触する治具側面に、治具端面と並行する凸部を有する治具の平面パターンとなるマスクを形成する工程と、
前記マスクを利用したドライエッチングによって、前記ウェハから前記治具を形成する工程とを有することを特徴とする半導体装置製造用治具の製造方法。 - 複数の半導体装置を整列状態で一括処理するために、前記複数の半導体装置間に配置される半導体装置製造用治具の製造方法において、
ウェハに、前記整列状態でバーチップと接触する治具側面に形成され治具端面と並行する凸部に対応するマスクをストライプ状に形成する工程と、
前記マスクを利用したエッチングによって、前記凸部を形成する工程と、
ダイシングによってウェハを治具の側面パターンに切断分離して、前記ウェハから前記治具を形成する工程とを有することを特徴とする半導体装置製造用治具の製造方法。 - 複数の半導体装置間に治具を配置した整列状態で一括処理する半導体装置の製造方法において、
前記治具には、整列状態で前記半導体装置と接触する側面に、端面と並行する凸部が形成されており、
複数の半導体装置が形成された半導体ウェハを分割して、複数の半導体素子が横方向に連続するバーチップとする工程と、
前記凸部を半導体装置と接触させた状態で前記バーチップの間に前記治具を挟んで、複数のバーチップと治具とを交互に整列させる工程と、
この整列配置されたバーチップ及び治具を処理用治具に固定した状態で、半導体装置の端面に処理を行なう工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339005A JP2005109061A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339005A JP2005109061A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109061A true JP2005109061A (ja) | 2005-04-21 |
Family
ID=34534306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339005A Pending JP2005109061A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109061A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134975A (ja) * | 2009-12-25 | 2011-07-07 | Mitsubishi Electric Corp | 半導体レーザの製造方法及び製造装置 |
JP2016103588A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | 半導体レーザの製造方法 |
CN109576676A (zh) * | 2018-12-25 | 2019-04-05 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
WO2022264893A1 (ja) * | 2021-06-17 | 2022-12-22 | 京セラ株式会社 | 半導体レーザ体、半導体レーザ素子、半導体レーザ基板、電子機器、半導体レーザデバイスの製造方法および製造装置 |
-
2003
- 2003-09-30 JP JP2003339005A patent/JP2005109061A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134975A (ja) * | 2009-12-25 | 2011-07-07 | Mitsubishi Electric Corp | 半導体レーザの製造方法及び製造装置 |
JP2016103588A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | 半導体レーザの製造方法 |
CN109576676A (zh) * | 2018-12-25 | 2019-04-05 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
CN109576676B (zh) * | 2018-12-25 | 2023-12-29 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
WO2022264893A1 (ja) * | 2021-06-17 | 2022-12-22 | 京セラ株式会社 | 半導体レーザ体、半導体レーザ素子、半導体レーザ基板、電子機器、半導体レーザデバイスの製造方法および製造装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5216040B2 (ja) | 脆性材料基板の分断方法 | |
KR100624931B1 (ko) | 반도체 웨이퍼의 분할방법 | |
JP4599631B2 (ja) | 板状部材の分割方法及び分割装置 | |
US20050282360A1 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
JP2007317935A (ja) | 半導体基板、基板割断方法、および素子チップ製造方法 | |
JP6345742B2 (ja) | 基板処理方法 | |
JP2012124211A (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
JP2015079826A (ja) | 弾性支持板、破断装置及び分断方法 | |
TW201515800A (zh) | 擴展器、斷裂裝置及分斷方法 | |
TWI545636B (zh) | Fracture with a brittle material substrate and its cutting method | |
JP6213134B2 (ja) | 弾性支持板、破断装置及び分断方法 | |
US5300806A (en) | Separation of diode array chips during fabrication thereof | |
JP2005109061A (ja) | 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 | |
KR20090097126A (ko) | 투영 노광 장치용 레티클 및 그를 이용한 노광 방법 | |
WO2020236479A1 (en) | Glass substrate cutting method and light guide plate manufacturing method | |
CN109979879B (zh) | 半导体芯片制造方法 | |
TWI267913B (en) | Wafer dicing method | |
JP4590064B2 (ja) | 半導体ウエーハの分割方法 | |
JP5930840B2 (ja) | 板状物の加工方法 | |
JPH1083974A (ja) | 半導体基板の分割方法 | |
JP4441923B2 (ja) | 板状部材の分割方法及び分割装置 | |
TWI592271B (zh) | Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method | |
JP4015832B2 (ja) | 半導体レーザチップの製造方法およびその製造装置 | |
JP4367290B2 (ja) | 発光素子の製造方法 | |
JP5509051B2 (ja) | 半導体チップの製造方法 |