JPH1083974A - 半導体基板の分割方法 - Google Patents
半導体基板の分割方法Info
- Publication number
- JPH1083974A JPH1083974A JP23796596A JP23796596A JPH1083974A JP H1083974 A JPH1083974 A JP H1083974A JP 23796596 A JP23796596 A JP 23796596A JP 23796596 A JP23796596 A JP 23796596A JP H1083974 A JPH1083974 A JP H1083974A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cutting
- blade
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体基板を精度良く分割して、半導体素子
の歩留まりを高めることを可能にすることを主な課題と
する。 【解決手段】 半導体基板１をその裏面１５から幅の広
い第１のブレ−ド４ａを用いて半導体基板１の表側１２
の一部を残すように切断する第１切断工程と、半導体基
板１の裏面１５から幅の狭い第２のブレ−ド４ｂを用い
て前記工程で切り残した半導体基板１の残り部分を切断
する第２切断工程を有することを特徴とする。
の歩留まりを高めることを可能にすることを主な課題と
する。 【解決手段】 半導体基板１をその裏面１５から幅の広
い第１のブレ−ド４ａを用いて半導体基板１の表側１２
の一部を残すように切断する第１切断工程と、半導体基
板１の裏面１５から幅の狭い第２のブレ−ド４ｂを用い
て前記工程で切り残した半導体基板１の残り部分を切断
する第２切断工程を有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板をダイ
シングによって分割する半導体基板の分割方法に関す
る。
シングによって分割する半導体基板の分割方法に関す
る。
【０００２】
【従来の技術】画像の読取や書込に光学系要素を用いる
複写機等の機器においては、読取や書込に用いる複数個
の半導体素子を画像の幅に対応して直線状に配置してい
る。画像の高精彩化の要求が高まるにしたがって、半導
体素子自体の性能向上ととともに、半導体素子を配置す
るときに生じる間隔を狭くして配置することも必要にな
っており、例えば、特開昭６２−１４５８８１号公報に
示されるように、半導体基板をダイシングして分割する
場合の方法に種々の工夫を行って半導体素子の間に生じ
る間隔を狭くしている。
複写機等の機器においては、読取や書込に用いる複数個
の半導体素子を画像の幅に対応して直線状に配置してい
る。画像の高精彩化の要求が高まるにしたがって、半導
体素子自体の性能向上ととともに、半導体素子を配置す
るときに生じる間隔を狭くして配置することも必要にな
っており、例えば、特開昭６２−１４５８８１号公報に
示されるように、半導体基板をダイシングして分割する
場合の方法に種々の工夫を行って半導体素子の間に生じ
る間隔を狭くしている。
【０００３】上記公報にて提案された分割方法は、図５
を参照して概略的に説明すると、半導体基板１０１を接
着シート１０２によってステージ１０３表面に固定し、
分割後に形成される半導体素子の断面が逆台形状となる
ようにダイシングブレ−ド１０４を用いて半導体基板１
０１をその表面側から裏面まで斜め方向に完全に切断す
るというものである。
を参照して概略的に説明すると、半導体基板１０１を接
着シート１０２によってステージ１０３表面に固定し、
分割後に形成される半導体素子の断面が逆台形状となる
ようにダイシングブレ−ド１０４を用いて半導体基板１
０１をその表面側から裏面まで斜め方向に完全に切断す
るというものである。
【０００４】上記のように斜め方向にダイシングするこ
とにより、半導体素子を配列した場合に、その表側の間
隔を減少させることができるようになったが、ブレ−ド
との接触に起因して生じる半導体のチッピング（欠け）
が半導体基板表側の分割予定線近傍に発生することを充
分に抑制できなかった。その結果、半導体素子の加工を
高精細に行うことができず、半導体素子の歩留まりが悪
くなったり、半導体素子の間隔をさらに減少させること
できなかった。
とにより、半導体素子を配列した場合に、その表側の間
隔を減少させることができるようになったが、ブレ−ド
との接触に起因して生じる半導体のチッピング（欠け）
が半導体基板表側の分割予定線近傍に発生することを充
分に抑制できなかった。その結果、半導体素子の加工を
高精細に行うことができず、半導体素子の歩留まりが悪
くなったり、半導体素子の間隔をさらに減少させること
できなかった。
【０００５】
【発明が解決しようとする課題】そこで本発明は、上記
の点を考慮し、半導体素子の加工を高精細に行うことが
でき、半導体素子の歩留まりを高め、また、半導体素子
の配列間隔を狭くすることを可能にすることを主な課題
とする。
の点を考慮し、半導体素子の加工を高精細に行うことが
でき、半導体素子の歩留まりを高め、また、半導体素子
の配列間隔を狭くすることを可能にすることを主な課題
とする。
【０００６】
【課題を解決するための手段】本発明の半導体基板の分
割方法は、半導体基板をその裏面から幅の広い第１のブ
レ−ドを用いて前記半導体基板の表側の一部を残すよう
に切断する第１切断工程と、半導体基板の裏面から幅の
狭い第２のブレ−ドを用いて前記工程で切り残した前記
半導体基板の残り部分を切断する第２切断工程を有する
ことを特徴とする。
割方法は、半導体基板をその裏面から幅の広い第１のブ
レ−ドを用いて前記半導体基板の表側の一部を残すよう
に切断する第１切断工程と、半導体基板の裏面から幅の
狭い第２のブレ−ドを用いて前記工程で切り残した前記
半導体基板の残り部分を切断する第２切断工程を有する
ことを特徴とする。
【０００７】また、半導体基板の裏面に分割予定線に対
応させて切断の目印を設ける工程と、前記半導体基板を
その裏面から前記目印を参照して幅の広い第１のブレ−
ドを用いて前記半導体基板の表側の一部を残すように切
断する第１切断工程と、前記半導体基板の裏面から前記
目印を参照して幅の狭い第２のブレ−ドを用いて前記工
程で切り残した前記半導体基板の残り部分を切断する第
２切断工程を有することを特徴とする。
応させて切断の目印を設ける工程と、前記半導体基板を
その裏面から前記目印を参照して幅の広い第１のブレ−
ドを用いて前記半導体基板の表側の一部を残すように切
断する第１切断工程と、前記半導体基板の裏面から前記
目印を参照して幅の狭い第２のブレ−ドを用いて前記工
程で切り残した前記半導体基板の残り部分を切断する第
２切断工程を有することを特徴とする。
【０００８】また、半導体基板をその裏面から幅の広い
第１のブレ−ドを用いて前記半導体基板の表側の一部を
残すように切断する第１切断工程と、前記切断工程で切
り残した半導体基板の表側の一部を透視する透視手段を
用いて半導体基板の表側の目印を確認し、半導体基板の
裏面から幅の狭い第２のブレ−ドを用いて前記工程で切
り残した前記半導体基板の残り部分を切断する第２切断
工程を有することを特徴とする。
第１のブレ−ドを用いて前記半導体基板の表側の一部を
残すように切断する第１切断工程と、前記切断工程で切
り残した半導体基板の表側の一部を透視する透視手段を
用いて半導体基板の表側の目印を確認し、半導体基板の
裏面から幅の狭い第２のブレ−ドを用いて前記工程で切
り残した前記半導体基板の残り部分を切断する第２切断
工程を有することを特徴とする。
【０００９】
【発明の実施の形態】以下本発明の実施例を図面を参照
して説明する。ここで、半導体基板１としては、図３
（ａ）に示すように、ウエハを切断して短冊状に形成し
たものを例にとって説明する。半導体基板１は、複数の
発光部１１を表面１２側に直線的に配列形成したＬＥＤ
アレイ用のモノリシック型半導体基板で構成されてい
る。この半導体基板１は、ＧａＡｓＰ／ＧａＡｓ等のＮ
型化合物半導体基板にＰ型不純物（例えばＺｎ）を選択
的に拡散してＰＮ接合による発光部１１を形成し、表面
１２に絶縁層１３を介在して発光部１１に至る個別電極
（Ａｌ）１４を形成し、裏面１５に共通電極（Ａｌ）１
６を形成している。半導体基板１には、その表面側に個
別の半導体素子１７に分割するための分割予定線１８が
所定の発光部１１の間に発光部１１の配列方向に直交す
るように設定されている。
して説明する。ここで、半導体基板１としては、図３
（ａ）に示すように、ウエハを切断して短冊状に形成し
たものを例にとって説明する。半導体基板１は、複数の
発光部１１を表面１２側に直線的に配列形成したＬＥＤ
アレイ用のモノリシック型半導体基板で構成されてい
る。この半導体基板１は、ＧａＡｓＰ／ＧａＡｓ等のＮ
型化合物半導体基板にＰ型不純物（例えばＺｎ）を選択
的に拡散してＰＮ接合による発光部１１を形成し、表面
１２に絶縁層１３を介在して発光部１１に至る個別電極
（Ａｌ）１４を形成し、裏面１５に共通電極（Ａｌ）１
６を形成している。半導体基板１には、その表面側に個
別の半導体素子１７に分割するための分割予定線１８が
所定の発光部１１の間に発光部１１の配列方向に直交す
るように設定されている。
【００１０】そして、図１に示すように、ステージ２の
上面にこの半導体基板１をその表面１２が下になるよう
にして接着テープ３を用いて固定する。次に、ステージ
２に対して垂直になるように第１のブレ−ド４ａをダイ
シング装置（図示せず）に装着する。この第１のブレ−
ド４ａは、幅が５０〜３００μｍと幅広に設定されてい
る。そして、図３（ａ）に示す分割予定線１８に沿って
半導体基板１を切断するように、ブレ−ド４ａの位置決
めを行い、ブレ−ド４ａとステージ２を相対的に移動さ
せ、半導体基板１の表面側を一部残して半導体基板１の
第１の切断を行う。切り残す基板１の厚さは、後述する
第２の切断を行う場合の切断抵抗を小さくするために薄
くし、好ましくは５０μｍ以下の厚みとなるようにす
る。このような第１の切断を半導体基板１の切断位置を
変えながら、半導体素子１７の数に応じて複数回繰り返
して行う。
上面にこの半導体基板１をその表面１２が下になるよう
にして接着テープ３を用いて固定する。次に、ステージ
２に対して垂直になるように第１のブレ−ド４ａをダイ
シング装置（図示せず）に装着する。この第１のブレ−
ド４ａは、幅が５０〜３００μｍと幅広に設定されてい
る。そして、図３（ａ）に示す分割予定線１８に沿って
半導体基板１を切断するように、ブレ−ド４ａの位置決
めを行い、ブレ−ド４ａとステージ２を相対的に移動さ
せ、半導体基板１の表面側を一部残して半導体基板１の
第１の切断を行う。切り残す基板１の厚さは、後述する
第２の切断を行う場合の切断抵抗を小さくするために薄
くし、好ましくは５０μｍ以下の厚みとなるようにす
る。このような第１の切断を半導体基板１の切断位置を
変えながら、半導体素子１７の数に応じて複数回繰り返
して行う。
【００１１】次に、ブレ−ド４ａを幅が狭い第２のブレ
−ド４ｂに交換する。この第２のブレ−ド４ｂは、幅が
１０〜３０μｍと第１のブレ−ド４ａよりも幅狭に設定
されている。そして、第１の切断時に切り残した半導体
基板１を図３（ａ）に示す分割予定線１８に沿って完全
に切断するように、ブレ−ド４ｂの位置決めを行い、ブ
レ−ド４ｂとステージ２を相対的に移動させ、半導体基
板１の切り残し部分を切断して第２の切断を行う。この
ような第２の切断を半導体基板１の切断位置を変えなが
ら、半導体素子１７の数に応じて複数回繰り返して行う
ことにより、半導体基板１を複数に分割して半導体素子
１７を形成する。第２の切断は、５０μｍ以下に切り残
された部分を切断するので、ブレ−ド４ｂに加わる抵抗
を少なくでき、チッピングの発生を抑制することができ
る。
−ド４ｂに交換する。この第２のブレ−ド４ｂは、幅が
１０〜３０μｍと第１のブレ−ド４ａよりも幅狭に設定
されている。そして、第１の切断時に切り残した半導体
基板１を図３（ａ）に示す分割予定線１８に沿って完全
に切断するように、ブレ−ド４ｂの位置決めを行い、ブ
レ−ド４ｂとステージ２を相対的に移動させ、半導体基
板１の切り残し部分を切断して第２の切断を行う。この
ような第２の切断を半導体基板１の切断位置を変えなが
ら、半導体素子１７の数に応じて複数回繰り返して行う
ことにより、半導体基板１を複数に分割して半導体素子
１７を形成する。第２の切断は、５０μｍ以下に切り残
された部分を切断するので、ブレ−ド４ｂに加わる抵抗
を少なくでき、チッピングの発生を抑制することができ
る。
【００１２】このように、半導体基板１のダイシングを
裏面１５側から行うので、ブレ−ド４の位置決めに際し
て、基板１表面側の分割予定線１８を認識するための手
段が必要となる。その１つの手段として、半導体基板１
の裏面１５側に、ダイシング時の目印を分割予定線１８
と所定の対応関係をもって設けることが望ましい。この
目印の１つとして、例えば、図３（ｂ）に示すように、
分割予定線１８の真裏に設けた第１のガイドライン１９
ａや、この第１のガイドライン１９ａから平行に所定間
隔（第１の切断によって削られないように）隔てて設け
た第２のガイドライン１９ｂなどを設けることができ
る。
裏面１５側から行うので、ブレ−ド４の位置決めに際し
て、基板１表面側の分割予定線１８を認識するための手
段が必要となる。その１つの手段として、半導体基板１
の裏面１５側に、ダイシング時の目印を分割予定線１８
と所定の対応関係をもって設けることが望ましい。この
目印の１つとして、例えば、図３（ｂ）に示すように、
分割予定線１８の真裏に設けた第１のガイドライン１９
ａや、この第１のガイドライン１９ａから平行に所定間
隔（第１の切断によって削られないように）隔てて設け
た第２のガイドライン１９ｂなどを設けることができ
る。
【００１３】これらのガイドライン１９は、共通電極１
６をパタ−ニングする際の例えばフォトリソ工程を利用
して形成したり、あるいは、別途スクライブ工程を設
け、スクライブ針によって形成することもできる。
６をパタ−ニングする際の例えばフォトリソ工程を利用
して形成したり、あるいは、別途スクライブ工程を設
け、スクライブ針によって形成することもできる。
【００１４】基板１表面の分割予定線１８を認識するた
めの他の手段として、赤外線顕微鏡などのように半導体
基板１（その化合物半導体部分）を透視することができ
る手段を用いることができる。ここで、半導体基板１を
透視して表面１２の個別電極１４や他の金属製目印を認
識する際に、裏面１５側の共通電極１６が存在すると、
この共通電極１６によって透視が阻害されるが、第１の
切断時には、共通電極１６もしくはその付近に切断の目
印となる加工（穴や記号など）を施し、または、上記の
ようにガイドライン１９を形成しておくことにより、裏
面１５のこれら目印の沿って第１の切断を行うことがで
き、精度が要求される第２の切断時には、分割予定線１
８の裏側に位置する共通電極１６が第１の切断時に幅広
く切り取られているので、表面１２の個別電極１４やそ
れに類する目印を容易に認識できる。そして、個別電極
１４やそれに類する目印を透視手段を用いて認識するこ
とによって、その位置に基づき分割予定線１８の位置を
容易に確認することができ、ブレ−ド４ｂの位置決めを
正確に行うことができる。
めの他の手段として、赤外線顕微鏡などのように半導体
基板１（その化合物半導体部分）を透視することができ
る手段を用いることができる。ここで、半導体基板１を
透視して表面１２の個別電極１４や他の金属製目印を認
識する際に、裏面１５側の共通電極１６が存在すると、
この共通電極１６によって透視が阻害されるが、第１の
切断時には、共通電極１６もしくはその付近に切断の目
印となる加工（穴や記号など）を施し、または、上記の
ようにガイドライン１９を形成しておくことにより、裏
面１５のこれら目印の沿って第１の切断を行うことがで
き、精度が要求される第２の切断時には、分割予定線１
８の裏側に位置する共通電極１６が第１の切断時に幅広
く切り取られているので、表面１２の個別電極１４やそ
れに類する目印を容易に認識できる。そして、個別電極
１４やそれに類する目印を透視手段を用いて認識するこ
とによって、その位置に基づき分割予定線１８の位置を
容易に確認することができ、ブレ−ド４ｂの位置決めを
正確に行うことができる。
【００１５】赤外線顕微鏡などの透視手段は、半導体透
過性の光源及びその検知手段を基板１の裏側（ブレ−ド
４側）に配置し、電極などの金属部分による反射を検知
するタイプのものや、光源を基板１の表側に配置し、そ
の検知手段を基板１の裏側（ブレ−ド４側）に配置して
金属部分による遮断を検知するタイプのもの等を利用で
きる。
過性の光源及びその検知手段を基板１の裏側（ブレ−ド
４側）に配置し、電極などの金属部分による反射を検知
するタイプのものや、光源を基板１の表側に配置し、そ
の検知手段を基板１の裏側（ブレ−ド４側）に配置して
金属部分による遮断を検知するタイプのもの等を利用で
きる。
【００１６】このように、半導体基板１を分割するため
の切断作業を基板１の裏面１５側から行うので、基板１
の上下を反転させたり、基板１の左右を反転させたりす
る必要がなく、作業性を高めることができる。加えて、
半導体素子１７の表面１２側に切断面に沿ってチッピン
グ（欠け）やクラックが発生するのを防止でき、表面
（発光部１１）近傍を高精度に加工することができる。
特に、６００ＤＰＩ以上の高解像度のＬＥＤアレイへの
適用について検討したところ、切断面から発光部１１ま
での距離が１０μｍ以下であったにもかかわらず、ダイ
シングによる発光部１１へのダメージは観察されなかっ
た。
の切断作業を基板１の裏面１５側から行うので、基板１
の上下を反転させたり、基板１の左右を反転させたりす
る必要がなく、作業性を高めることができる。加えて、
半導体素子１７の表面１２側に切断面に沿ってチッピン
グ（欠け）やクラックが発生するのを防止でき、表面
（発光部１１）近傍を高精度に加工することができる。
特に、６００ＤＰＩ以上の高解像度のＬＥＤアレイへの
適用について検討したところ、切断面から発光部１１ま
での距離が１０μｍ以下であったにもかかわらず、ダイ
シングによる発光部１１へのダメージは観察されなかっ
た。
【００１７】上記のように分割形成された半導体素子１
７は、接着シート３から取り外されて洗浄されたのち、
図４に示すように、表面１２を上に向け切断面（短辺）
を互いに対面させて取付基板５上に導電接着剤６を用い
て一列に配置固定されて発光装置に組み込まれる。ここ
で、半導体素子１７の配列方向に沿った断面は、第１の
切断工程と第２の切断工程によって両側に形成された切
り込みの存在によって、逆台形状を成す。そして、隣接
する半導体素子１７の間には、切り込みによって、第１
ブレ−ド４ａよりも若干幅の広い隙間が形成され、この
隙間が半導体素子１７の向かい合う切断面に残った突起
やゴミによる影響を吸収するように作用するとともに、
前記導電接着剤６のはい上がりを防止するようにも作用
する。
７は、接着シート３から取り外されて洗浄されたのち、
図４に示すように、表面１２を上に向け切断面（短辺）
を互いに対面させて取付基板５上に導電接着剤６を用い
て一列に配置固定されて発光装置に組み込まれる。ここ
で、半導体素子１７の配列方向に沿った断面は、第１の
切断工程と第２の切断工程によって両側に形成された切
り込みの存在によって、逆台形状を成す。そして、隣接
する半導体素子１７の間には、切り込みによって、第１
ブレ−ド４ａよりも若干幅の広い隙間が形成され、この
隙間が半導体素子１７の向かい合う切断面に残った突起
やゴミによる影響を吸収するように作用するとともに、
前記導電接着剤６のはい上がりを防止するようにも作用
する。
【００１８】尚、上記実施例は、説明を簡素化するため
に、ウエハを予め切断して得られた短冊状の基板１を第
１，第２の切断工程によって切断する場合を例にとって
説明したが、本発明はこれに限られるものではなく、例
えば、発光部１１の配列方向と直交する方向に長い短冊
状基板を得るようにウエハの分割を行う場合にも、上記
第１，第２の切断工程を適用することができる。この場
合は、ウエハが図３（ａ）に示す分割予定線１８と平行
に細長い短冊状の基板に分割されるので、この短冊状の
基板を発光部１１の配列方向と平行に分割して半導体素
子１７を形成することになる。
に、ウエハを予め切断して得られた短冊状の基板１を第
１，第２の切断工程によって切断する場合を例にとって
説明したが、本発明はこれに限られるものではなく、例
えば、発光部１１の配列方向と直交する方向に長い短冊
状基板を得るようにウエハの分割を行う場合にも、上記
第１，第２の切断工程を適用することができる。この場
合は、ウエハが図３（ａ）に示す分割予定線１８と平行
に細長い短冊状の基板に分割されるので、この短冊状の
基板を発光部１１の配列方向と平行に分割して半導体素
子１７を形成することになる。
【００１９】尚、上記実施例は、半導体基板１として、
ＬＥＤアレイ用のものを例示したが、本発明はこれ以外
の半導体基板にも適用することができ、例えば、発光部
１１部分に受光部を備える受光用半導体基板などにも適
用することができる。
ＬＥＤアレイ用のものを例示したが、本発明はこれ以外
の半導体基板にも適用することができ、例えば、発光部
１１部分に受光部を備える受光用半導体基板などにも適
用することができる。
【００２０】
【発明の効果】以上のように本発明は、裏側からのダン
イングによって半導体基板を分割するので、チッピング
やクラックの発生を抑えて精度良く半導体素子を製造す
ることができ、歩留まりを良くすることができる。ま
た、幅広のブレ−ドで第１の切断を行ったのち、幅狭の
ブレ−ドで第２の切断を行うので、第２の切断時の切断
抵抗を小さくすることができるとともに、半導体素子を
逆台形状に加工でき、半導体素子を配列した場合の間隔
を狭く設定することができる。
イングによって半導体基板を分割するので、チッピング
やクラックの発生を抑えて精度良く半導体素子を製造す
ることができ、歩留まりを良くすることができる。ま
た、幅広のブレ−ドで第１の切断を行ったのち、幅狭の
ブレ−ドで第２の切断を行うので、第２の切断時の切断
抵抗を小さくすることができるとともに、半導体素子を
逆台形状に加工でき、半導体素子を配列した場合の間隔
を狭く設定することができる。
【図１】本発明の一実施例における第１切断工程を示す
説明図である。
説明図である。
【図２】本発明の一実施例における第２切断工程を示す
説明図である。
説明図である。
【図３】同実施例の分割対象の半導体基板を示し、
（ａ）は平面図、（ｂ）は裏面図、（ｃ）は断面図をで
ある。
（ａ）は平面図、（ｂ）は裏面図、（ｃ）は断面図をで
ある。
【図４】製造された半導体素子を組込んだ装置の断面図
である。
である。
【図５】従来例を示す断面図である。
１ 半導体基板 １１ 発光部 １２ 表面 １４ 個別電極 １５ 裏面 １６ 共通電極 １７ 半導体素子 １８ 分割予定線 １９ ガイドライン ２ ステージ ３ 接着シート ４ａ 第１ブレ−ド ４ｂ 第２ブレ−ド
Claims (3)
- 【請求項１】 半導体基板をその裏面から幅の広い第１
のブレ−ドを用いて前記半導体基板の表側の一部を残す
ように切断する第１切断工程と、半導体基板の裏面から
幅の狭い第２のブレ−ドを用いて前記工程で切り残した
前記半導体基板の残り部分を切断する第２切断工程を有
することを特徴とする半導体基板の分割方法。 - 【請求項２】 半導体基板の裏面に分割予定線に対応さ
せて切断の目印を設ける工程と、前記半導体基板をその
裏面から前記目印を参照して幅の広い第１のブレ−ドを
用いて前記半導体基板の表側の一部を残すように切断す
る第１切断工程と、前記半導体基板の裏面から前記目印
を参照して幅の狭い第２のブレ−ドを用いて前記工程で
切り残した前記半導体基板の残り部分を切断する第２切
断工程を有することを特徴とする半導体基板の分割方
法。 - 【請求項３】 半導体基板をその裏面から幅の広い第１
のブレ−ドを用いて前記半導体基板の表側の一部を残す
ように切断する第１切断工程と、前記切断工程で切り残
した半導体基板の表側の一部を透視する透視手段を用い
て半導体基板の表側の目印を確認し、半導体基板の裏面
から幅の狭い第２のブレ−ドを用いて前記工程で切り残
した前記半導体基板の残り部分を切断する第２切断工程
を有することを特徴とする半導体基板の分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23796596A JPH1083974A (ja) | 1996-09-09 | 1996-09-09 | 半導体基板の分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23796596A JPH1083974A (ja) | 1996-09-09 | 1996-09-09 | 半導体基板の分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083974A true JPH1083974A (ja) | 1998-03-31 |
Family
ID=17023099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23796596A Pending JPH1083974A (ja) | 1996-09-09 | 1996-09-09 | 半導体基板の分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083974A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6637087B1 (en) | 1999-03-18 | 2003-10-28 | Murata Manufacturing Co., Ltd. | Method of producing edge reflection type surface acoustic wave device |
| JP2005033196A (ja) * | 2003-06-19 | 2005-02-03 | Showa Denko Kk | 半導体ウエーハのダイシング方法および発光ダイオードチップ |
| JP2007234902A (ja) * | 2006-03-01 | 2007-09-13 | Toyoda Gosei Co Ltd | 発光素子およびその製造方法 |
| US7405137B2 (en) | 2005-03-31 | 2008-07-29 | Fujitsu Limited | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
| EP2141749A1 (en) | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
| JP2013161944A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | ダイシング方法 |
-
1996
- 1996-09-09 JP JP23796596A patent/JPH1083974A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6637087B1 (en) | 1999-03-18 | 2003-10-28 | Murata Manufacturing Co., Ltd. | Method of producing edge reflection type surface acoustic wave device |
| JP2005033196A (ja) * | 2003-06-19 | 2005-02-03 | Showa Denko Kk | 半導体ウエーハのダイシング方法および発光ダイオードチップ |
| EP2141749A1 (en) | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
| US7964898B2 (en) | 2003-07-29 | 2011-06-21 | Hamamatsu Photonics K.K. | Back illuminated photodetector |
| US7405137B2 (en) | 2005-03-31 | 2008-07-29 | Fujitsu Limited | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves |
| JP2007234902A (ja) * | 2006-03-01 | 2007-09-13 | Toyoda Gosei Co Ltd | 発光素子およびその製造方法 |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
| JP2013161944A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | ダイシング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418190A (en) | Method of fabrication for electro-optical devices | |
| EP0228863B1 (en) | Method of dividing a substrate into a plurality of substrate portions | |
| US20050212092A1 (en) | Wafer, semiconductor chip, and semiconductor device manufacturing method | |
| JPH0834197B2 (ja) | 長い走査アレーに使用する撮影素子チップを製造する方法 | |
| JPH0611071B2 (ja) | 化合物半導体基板の分割方法 | |
| JPH1083974A (ja) | 半導体基板の分割方法 | |
| EP0180479A2 (en) | Light-emitting diode array | |
| JPH10214997A (ja) | ウエハーの分割方法 | |
| JPH11238705A (ja) | 半導体装置の製造方法 | |
| JPH10284760A (ja) | 受発光ダイオードアレイチップの製造方法 | |
| JPH0279480A (ja) | Ｌｅｄチツプ装置の分断方法 | |
| JPH11233458A (ja) | 半導体素子の製造方法およびその製造に用いる半導体ウエハ | |
| JP2005223270A (ja) | 半導体薄板のスクライブ装置 | |
| JPH09102473A (ja) | 半導体装置の製造方法 | |
| JPH08107089A (ja) | ダイシングアライメント方法 | |
| JP4015832B2 (ja) | 半導体レーザチップの製造方法およびその製造装置 | |
| US6281031B1 (en) | Method of severing a semiconductor wafer | |
| JP2997372B2 (ja) | 半導体発光装置 | |
| JPH0393251A (ja) | 半導体装置およびその製造方法 | |
| JP4126163B2 (ja) | 半導体装置、ｌｅｄチップ及びその製造方法 | |
| JP2642908B2 (ja) | 化合物半導体基板及び発光素子アレイの製造方法 | |
| CN211350639U (zh) | 一种晶圆 | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 | |
| JP2940602B2 (ja) | 光部品固定基板 | |
| JPH0729280B2 (ja) | 板状物分断方法およびその分断装置 |