JPH0393251A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野Ｊ 本発明は、それぞれ素子構造を備えた１組のセルを有す
る半導体装置およびその製造方法に関するものである． ［従来の技術コ 従来のこの種の半導体装置およびその製造方法を第４図
および第５図を参照して説明する。

第４図はこの種の半導体装置を製作するための半導体ウ
ェハの平面図であり、この半導体ウェハ１には多数のセ
ル２が配置されている．このセル２は種々の半導体装置
の構造を有しているが，この例ではダイオード構造とな
っている．そしてこのダイオード構造の２個のセル２を
ｌ組としてＸ方向のカットラインＸｉ，Ｘ２・・・Ｘ５
およびＹ方向のカットラインＹｌ．Ｙ２・・・Ｙｌｌか
ら図示を省略したダイシングソーにより切断する。

なお，このＸ方向およびＹ方向のカットラインが実際に
形成されている訳ではなく、説明のための仮想線であり
、この部分から切断されることを示すにすぎない． 上記のカットラインから切断した半導体チップを第５図
に示す．同図（ａ）はその平面図、同図（ｂ）はその中
央横断面図である。

図において、半導体チップ３にはダイオード構造のセル
２ａ，セル２ｂが形成されており、カソード側はセル２
ａ、セル２ｂの共通の電極金属４が形成され、センタタ
ップ型のダイオードチップとなっている． ［発明が解決しようとする課ｇ］ ｆｔｉ４Ｅ！８ｉＩに示した半導体ウェハｌから個々の
半導体チップ３に切断する場合には、半導体ウェハ１を
，図示を省略したダイシングソーのテーブル上の所定の
位置に載置した後、ｗ１微鏡，モニタＴＶ画面等の光学
的手段により半導体ウェハ１のカットラインマーク５を
参照して，半導体ウェハ１の位置，すなわちＸ方向、Ｙ
方向および水平面に対する傾きを修正して位置決めをす
る．この位置決めは，手動で行なう場合と自動で行なう
場合があるが、カットラインマーク５が半導体ウェハ１
の外周部のみに形成されているので、ｇ微鏡、モニタＴ
ＶＮ面等の光学的手段の視野内に一度に入らず，位置合
わせに時間がかかる．また，カットラインマーク５自体
が小さいために見落とすおそれがあった． さらに，前記のカットラインマーク５が小さく、また，
カットラインマーク５の全体の数が少ないために、自動
の場合でも読み取り時のエラーが発生し易い．すなわち
、最初にカットラインマーク５を自動的に読み取ると，
その条件に基づいてすべて切断するので，Ｘ方向のカッ
トラインマーク５を１列誤読すると、すべて不良の半導
体チツプ３となるおそれがある．特にセル２ａとセル２
ｂとを１組として機能させる半導体装置の場合には、カ
ットラインマーク５をｌ列ずらしてしまうと隣接する他
のセルとの組み合わせでは全くその機能を果たさず全数
が不良品となってしまうなどの解決すべき課題があった
． 【発明の目的］ この発明は、上記のような課題を解決するためになされ
たもので，カットラインマークを見誤ることなく、手動
でも自動でも所定の位置から確実に切断することを可能
にして不良品のない収率良い半導体装置が得られる半導
体装置の製造方法を提供することを目的とする。また，
各セル間に形成された素子に互いに干渉されず電気的に
悪影響を与えない分離効果の大きい半導体装置を提供す
ることを目的とする． ［課題を解決するための手段］ Ｗ１１の本発明の半導体装置は，半導体ウェハに多数の
セルを形成し，Ｍ１数のセルを１組として所定の位置か
らダイシングソーで切断して半導体チップを得、この半
導体チップを用いて製作した半導体装置において、前記
複数のセルを１組とした半導体ウェハ上の領域を囲むよ
うに金属，層からなるカット識別マークを半導体基板上
に形成し、このカットｓ別マークで囲まれていないセル
間の隣接箇所に形戊される間隙路にカットラインを設定
して個々の半導体チップに切断し，外周が前記カット識
別マークで囲まれた前記半導体チップを用いて製作した
ものである． 第２の本発明の半導体装置の製造方法は，半導体ウェハ
に多数のセルを形成し，複数のセルを１組としてダイシ
ングソーで切断して半導体チップを製造する際に、半導
体ウェハの表面に形成されたカット識別マークを基準に
切断位置を決定する半導体装置の製造方法において、前
記セルの所定個数隔てたセル間の隣接箇所に形成される
間隙路に鎖線状の前記カット識別マークを形成し、この
識別マークの存在しない前記間隙路をカットラインに設
定して個々の半導体チップ切断することを特徴とするも
のである． 第３の本発明の半導体装置の製造方法は、半導体ウェハ
に多数のセルを形成し、複数のセルを１組としてダイシ
ングソーで切断して半導体チップを製造する際に、半導
体ウェハの表面に形成されたカット識別マークによって
切断位置を決定する半導体装置の製造方法において，複
数のセルをｌ組とした半導体ウェハ上の領域を囲むよう
にカット識別マークを形成し，このカット識別マークで
囲まれていないセル間の隣接箇所に形成される間隙路に
カットラインを設定して個々の半導体チップに切断する
ことを特徴とするものである．［作用］ ｍ１の本発明では，複数のセルの周囲を金属層からなる
カット識別マークで包囲しているため、各セルに作り込
まれた半導体素子間の分離効果が大きく、チャネルを分
断し、また、チャネルの発生を抑利し、半導体素子逆耐
圧特性などの電気的特性を安定に保ことかできる． 第２およびｆＪ３の本発明では，カット識別マークが半
導体ウェハの外周部のみならず、中心部を含めた半導体
ウェハの全体に亘って形或されているので，手動、自動
を問わず顕ＩＩ＊等の光学的手段による位置合わせ容易
にでき、切断すべき所定の間隙路を見誤ることもなくな
る。したがって、不良半導体チップの発生率が減少し、
収率良い半導体装置を製作することができる． ［実施例］ 以下にこの発明の実施例につき，図を参照して説明する
。

第１図は半導体ウェハの部分拡大図であるが，この図に
基づいて本発明の第１の実施例を説明する． 半導体ウェハｌには多数のセル２が設けられ，この各セ
ル２の構造は、この実施例ではダイオード構造である．
図示の左右方向にはセル２個おきに不連続で鎖線状のカ
ット識別マーク８が形成されている．このカット識別マ
ーク８は、図示上下方向のＹ方向カットライン６が通過
する部分には施されておらず切れ目５ａを有する．Ｘ方
向カットライン７は上記カット識別マーク８と交互とな
る位置に設定される．なお、これらのＸ方向カットライ
ン７およびＹ方向カットライン６は現実に半導体ウェハ
１上に存在する訳ではなく、仮想線であり，かかる部分
から切断されることを示すにすぎない．また、上記カッ
ト識別マーク８は，半導体ウェハ１の位置合わせ時に利
用するもので，半導体ウェハｌの表面に光を照射して表
面の反射光を受けて光学的に識別するため、光を良く反
射することが必要である．この要求を満たすため、上記
の実施例ではアルミニューム金属を使用した。

第２図は，第１図の半導体ウェハ１を所定の位置から切
断した半導体チップを示し、同Ｅｌ（ａ）は，その平面
図、同図（ｂ）は、その中央横断面図である。

これらの図において、半導体チップ３には，そのほぼ中
央部にカット識別マーク８が形成されている．このカッ
ト識別マーク８は公知のフオトリソ技術を利用して半導
体基板９上に選択的に形成される．なお、図中１０は各
セルのアノード側の電極金属，１１はカソード側の共通
の電極金属である． 上記のような半導体チップ３を得るには、第ｌ図に示す
カット識別マーク８を施した半導体ウェハＩを用いて図
示を省略したダイシングソーで切断のための位置合わせ
をしなければならない．この場合に，上記にのカット識
別マーク８を基準に位置合わせをするが、まず、Ｘ方向
については、カット識別マーク８の存在しない隣接セル
２，２間のｉｌｆｆ隙路１２（以下，ストリートと略記
する）を切断するように位置合わせすれば良い．かかる
場合、本発明では半導体ウェハ１の周辺部のみならず、
半導体ウェハｌの中心部にもカット識別マーク８が形成
されているので、どの部分の顕微鏡の視野でも位置合わ
せが誤りなく、かつ、容易にできる．一方，Ｙ方向につ
いての位置合わせについては，各セル２毎のストリート
１２を切断するので，半導体ウェハｌの周辺部でも中心
部でも見誤ることなくどの部分でも正確に切断箇所の位
置合わせが可能である． ′ところで、上記カット識別マーク８を不連続で鎖線状
のラインとしたのは、Ｙ方向の仮想のカットライン上に
カット識別マーク８を構成するアルミニューム層が存在
すると，ダイシングソーのダイシングブレードがアルミ
ニューム層を切断することになり，切断条件が変わって
しまうことやアルミニューム層の切り屑が半導体チップ
３の表面や側面に付着することなど好ましくない条件を
生成するからである， 次に、本発明の第２の実施例をｍ３図に基づき説明する
．なお、同図（ａ）は半導体ウェハから個々に切断して
得た半導体チップの平面図、同図（ｂ）は，その中央横
断面図である． この実施例では，１組となるセル２ａ，２ｂの周囲を囲
むように公知のフォトリソ技術を用いて酸化膜ｌ３で覆
われた半導体基板９上に、アルミニューム金属等で選択
的にカット識別マーク８が形或してある．この場合、カ
ット識別マーク８は半導体ウェハ上に小粋状に形成され
ることになるので，Ｘ方向，Ｙ方向共にそのカットライ
ンは、隣接するカット識別マーク８，８の間のストリー
ト中に設定される．このようにセル２ａ，２ｂの周囲を
囲むカット識別マーク８を設けると、半導体ウェハ１の
どの位置においてもダイシングソーを川いて切断すべき
ストリートの位置合わせが容易にでき、見誤ることもな
くなる． また、所定のストリートから切断して得られた半導体チ
ップ３を用いた半導体装置は、金属層からなるカット識
別マーク８によって各セル２ａ，２ｂが独立するように
包囲されているので、素子間の分離効果が期待できる．
すなわち、上記半導体装置に逆バイアスを印加した時、
酸化Ｗｌｊ．１３中、酸化膜ｌ３の表面の可動イオン等
の影響で酸化膜１３と半導体基板９との界面に反＠層ま
たは空乏層が生じる場合がある．これらの層、すなわち
チャネル層が発生すると、このチャネル層を通して隣接
素子間に電荷の通路ができ、逆耐圧特性等に悪影響を与
えたり、不安定になったりする．しかし，本発明の場合
には上記の金属層に半導体基板と同じ電位を付与するこ
とにより上記チャネ）ｋを素子間で分断したり，チャネ
ルの発生を防止できる効果がある．この金属層からなる
カット識別マークは，すべての部分で半導体基板に接し
ていなくても，どこか一部が半導体基板に接していれば
，チャンネルの発生防止効果があることは勿論である．
なお、上記の実施例ではセル２ａ，２ｂを１組とする半
導体装置を対象と′したカット識別マーク８について説
明したが、勿論，２つのセルに限定されるものではなく
、必要とするｍ造により複数のセルを１組として半導体
装置に広く適用することができる．また，アルミニュー
ム等の金属層からなるカット識別マーク８の表面を必要
に応じて酸化膜で被覆するようにしても良い。

［発明の効果］ 本発明は以上のように、カット識別マークを半導体ウェ
ハの周辺部のみならず、当該半導体ウェハの中心部にも
形成するようにしたので、このカット識別マークを基準
にしてストリートにカットラインを正確かつ容易に設定
することができるので、従来のようにカットラインの設
定ξスがなくなる．その結果，不良半導体チップをなく
し、収率の良い半導体装置が得られる。また、各セルを
包囲するカット識別マークを有する半導体チップを用い
た半導体装置は，隣接する素子間での干渉による電気的
悪影響を受けることが避けられるなどの優れた効果があ
る。

【図面の簡単な説明】

ｆＥｌ図は、本発明の第１の実施例を説明するための半
導体ウェハの部分拡大図，第２図は，第１図の半導体ウ
ェハの所定の位置から切断した半導体チップを示し、同
図Ｃａ＞は，その平面図、同図（ｂ）は，その中央横断
面図、第３図は、本発明の第２の実施例を説明するため
の図であり、同図（．）は、半導体ウェハから個々に切
断して得た半導体チップの平面図，同図（ｂ）は，その
中央横断面図，Ｗ４図は，従奉のこの種の半導体装置を
製作するための半導体ウェハの平面図、第５図は、上記
第４図の半導体ウェハ上のカットライン部から切断した
半導体チップを示し、同図（ａ）は，その平面図，同図
（ｂ）は、その中央横断面図である． １・・・半導体ウェハ ２・●・セル ３・・・半導体チップ ８・・・カット識別マーク ９　・ １０， １　２　・ １　３　・ ・半導体基板 １・・・ｔ便金属 ・間隙路 ・酸化膜

Claims (1)

1. 【特許請求の範囲】 １、半導体ウェハに多数のセルを形成し、このセルのう
   ち複数のセルを１組として所定の位置からダイシングソ
   ーで切断して半導体チップを得、この半導体チップが使
   用された半導体装置において、前記複数のセルを１組と
   した半導体ウェハ上の領域を囲むように金属層からなる
   カット識別マークが半導体基板上の全面に形成され、こ
   のカット識別マークで囲まれていないセル間の隣接箇所
   に形成される間隙路からカットラインを設定して個々の
   半導体チップに切断された各セルの外周部分が前記カッ
   ト識別マークで囲まれた前記半導体チップが使用されて
   いることを特徴とする半導体装置。 ２、半導体ウェハに多数のセルを形成し、このセルのう
   ち複数のセルを１組として所定の位置からダイシングソ
   ーで切断して半導体チップを製造する際に、前記半導体
   ウェハの表面に形成されたカット識別マークを基準にカ
   ットラインを決定する半導体装置の製造方法において、
   前記セルの所定個数隔てたセル間の隣接箇所に形成され
   る間隙路に不連続で鎖線状の前記カット識別マークを半
   導体ウェハの全面に亘って形成し、このカット識別マー
   クの存在しない前記間隙路をカットラインに設定して個
   々の半導体チップに切断することを特徴とする半導体装
   置の製造方法。 ３、半導体ウェハに多数のセルを形成し、このセルのう
   ち複数のセルを１組としてダイシングソーで切断して半
   導体チップを製造する際に、半導体ウェハの表面に形成
   されたカット識別マークによってカットラインを決定す
   る半導体装置の製造方法において、複数のセルを１組と
   した半導体ウェハ上の領域を囲むようにカット識別マー
   クを半導体ウェハの全面に亘って形成し、このカット識
   別マークで囲まれていないセル間の隣接箇所に形成され
   る間隙路にカットラインを設定して個々の半導体チップ
   に切断することを特徴とする半導体装置の製造方法。