JP4015832B2 - 半導体レーザチップの製造方法およびその製造装置 - Google Patents
半導体レーザチップの製造方法およびその製造装置 Download PDFInfo
- Publication number
- JP4015832B2 JP4015832B2 JP2001291367A JP2001291367A JP4015832B2 JP 4015832 B2 JP4015832 B2 JP 4015832B2 JP 2001291367 A JP2001291367 A JP 2001291367A JP 2001291367 A JP2001291367 A JP 2001291367A JP 4015832 B2 JP4015832 B2 JP 4015832B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- scratches
- semiconductor laser
- laser chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、CD−R/RW等に使用されている半導体レーザ素子の製造方法およびその製造装置に関する。
【0002】
【従来の技術】
従来、半導体レーザを作製する場合、まず、例えばGaAsウェハー1上に気相成長法または液相成長法により積層膜を形成し、この積層膜をフォトプロセス手法を用いてパターニングすることによって、1枚のウェハー上に複数のレーザチップを形成する(図1A)。
次に、ウェハー上に形成された複数のレーザチップをレーザ光の出射前面および後面が出るように、複数のバー2に分割し(図1B)、さらに個々のレーザチップ3に分割する(図1C)。
【0003】
複数のレーザチップが形成されたウェハーを個々のレーザチップにまで分割する従来の工程の詳細を図2および3を用いて説明する。
(1)ケガキ装置のステージ21上にウェハー22を真空吸着手法等を用いて固定する。
(2)二値化等の認識装置を用いてウェハー上に形成された電極パターンを認識し、単一のケガキ針を備えたケガキ手段23を用いて劈開すべきライン32上にケガキ傷33を入れる。
(3)スクライビング装置を用いて、ケガキ傷33が入ったウェハーをケガキ傷33の両端に押圧を加えるか、あるいはウェハー下部のケガキ傷33の直下より突き上げることによりバー状に劈開分割を行なう。
(4)バー状に劈開分割して露出したレーザ光の出射前後面を保護および反射率調整のために電子ビーム(EB)蒸着装置等を用いてSiO2膜等でコートする。
(5)個々のレーザチップに分割するため、前記と同様のスクライビング装置を使用して、上記と同様に、分割位置にケガキ傷を入れた複数のレーザチップが連なっているバーを押圧するかまたは突き上げることにより個々のレーザチップに劈開分割する。
【0004】
【発明が解決しようとする課題】
前述したように、従来の半導体レーザチップの製造方法においては、複数のレーザチップが形成されたウェハーをバー状に劈開分割を行なう際、バーの劈開分割を行なう方向にケガキ装置を用いてケガキ傷をウェハー端部に入れ、ウェハーを劈開分割する。しかしながら、この方法では、図4Aに示すように、劈開ライン42の近傍にキズ44等が有れば、そのキズに劈開分割が誘導され、スクライブ個所がズレてしまう場合がある(図4B)。スクライブ個所がズレるとバー上に形成されているレーザチップが共振器長不良となり、製品のしきい値電流や動作電流のばらつきが大きくなったり、温度特性等の特性劣化につながる。
なお、前述した通り、スクライブ個所のズレは、バー上に形成されている複数のレーザチップが全て共振器長不良となるため、歩留りを大きく低下させる要因となっていた。
【0005】
【課題を解決するための手段】
そこで上記問題点に鑑み、本発明は、半導体レーザチップを高い歩留りにて製造する方法を提供することを目的とする。詳しくは、本発明の半導体レーザチップの製造方法は、ケガキ傷を劈開ライン上に沿って複数入れた後に劈開分割を行なうことによって、ウェハー上の傷により誘導される劈開ラインのズレを低減することを特徴とする。すなわち、本発明の半導体レーザチップの製造方法によれば、上述の特性不良を抑制し、歩留りを向上させることができる。
【0006】
かくして、本発明は、半導体ウェハーにケガキ傷を入れて結晶面に沿って劈開する半導体レーザチップの製造方法において、複数のケガキ傷を前記半導体ウェハーの端部に劈開すべき結晶面に沿って隣接して設けたことを特徴とする半導体レーザチップの製造方法を提供する。
すなわち、本発明の半導体レーザーチップの製造方法によれば、ウェハーの劈開すべき結晶面に沿って複数のケガキ傷を設けるので、ウェハーを精度よく劈開分割することができる。
【0007】
また、本発明の半導体レーザチップの製造方法は、前記ケガキ傷をウェハーの内側に向かって入れることを特徴とする。
すなわち、本発明の半導体レーザチップの製造方法によれば、ケガキ傷をウエハーの端部から内側に向かって入れるので、ケガキ工程においてウェハーに与えるダメージを最小限にすることができる。
【0008】
さらに、本発明の半導体レーザチップの製造方法は、前記ケガキ傷を劈開ラインに沿って2箇所入れることを特徴とする。
すなわち、本発明の半導体レーザチップの製造方法によれば、ウェハーに入れるケガキ傷を2本にすることで、劈開分割を精度よく行うとともに、歩留りを向上させることができる。
【0009】
また、本発明の半導体レーザチップの製造方法は、前記ケガキ傷は劈開ラインに沿って複数を同時に入れることを特徴とする。
すなわち、本発明の半導体レーザチップの製造方法によれば、複数のケガキ傷を同時に入れるので、ケガキ工程に必要な時間を短縮することが可能となり、生産効率を向上させることができる。
【0010】
本発明は、さらに、前記ケガキ傷を入れる際に複数のケガキ針を備えて、劈開ラインに沿って複数のケガキ傷を同時に入れることを特徴とする半導体レーザチップのケガキ装置を提供する。
【0011】
また、本発明の半導体レーザチップのケガキ装置は、ケガキ傷をウェハーの内側に向かって入れる動作を行うことを特徴とする。
すなわち、本発明の半導体レーザチップのケガキ装置を用いることにより、高い特性の半導体レーザチップを高い歩留りにて製造することができる。
【0012】
【発明の実施の形態】
本発明の第1の実施形態は、単一のケガキ針を備えたケガキ手段を使用して、ウェハーの劈開ラインに沿って2または複数のケガキ傷を入れることを特徴とする。第1の実施形態では、単一のケガキ針を備えたケガキ手段を使用するので、複数のケガキ傷を入れるために、ケガキ工程を複数回行う。
【0013】
多くのケガキ傷を入れるほど、劈開ラインに沿って、精度よく劈開分割を行うことが可能となる。しかしながら、ケガキ傷を入れた部分はケガキ傷によりレーザチップが欠けた状態となり、レーザチップの出射面に共振器ミラーとなるきれいな劈開面が形成されず、特性不良が懸念されるため、レーザチップはケガキ傷の無い場所より取り出す。すなわち、1ウェハ当りのチップ取れ数を多くするにはケガキ傷は最小限にとどめることが望ましい。
【0014】
本発明の第1の実施形態においては、単一のケガキ針を備えたケガキ手段を用いるため、複数のケガキ傷を入れる場合には、ケガキ針を複数回動作させて必要数のケガキ傷を入れているが、本発明の第2の実施形態においては、複数のケガキ針を直列に配置させたケガキ手段を用いて、劈開ラインに沿って同時に複数のケガキ傷を入れることを可能とした。これにより、複数のケガキ傷を入れる場合でもケガキ工程を一度で終了させることができるので、半導体レーザチップの製造時間を短縮することが可能となる。
【0015】
【実施例】
以下、図面を参照して、本発明による半導体レーザチップの製造方法を説明するが、以下の実施例は、単に本発明を例示するものであって、本発明を限定するものではない。
【0016】
実施例1
上記したごとく、ケガキ傷を多くするほど、劈開ラインに沿って精度良く劈開分割することができるが、ケガキ傷を入れた個所のレーザチップは使用できないため、歩留りを向上させるためには、ケガキ傷を最小限にする必要がある。そこで、以下に示す方法によりレーザチップを作製し、単一のケガキ針を備えたケガキ手段23(図2A)を用いてウェハーに入れたケガキ傷の数が、半導体レーザチップの歩留りに与える影響を調べた。
【0017】
(1)半導体レーザチップの作製方法
まず、約20mm幅のGaAsウェハー上に気相成長により積層膜を形成し、その積層膜を通常のフォトプロセス手法を用いてパターニングして、1枚のGaAsウェハー上に複数のレーザチップを形成した。
次に、複数のレーザチップが形成されたウェハーをスクライブ装置のステージに真空吸着を用いて固定した後、ウェハー上に形成された電極パターンを二値化により認識し、単一のケガキ針を備えたケガキ手段23を用いて劈開すべき劈開ライン上に1ないし3本のケガキ傷を入れた。ここで、「電極パターンを二値化により認識」するとは、電極パターンを画像として取り込み、その画像の各画素を白黒に変換処理して、電極のある領域と電極以外の領域とを認識することをいう。
この時、ウェハー端部よりウェハーの中央部に向かってケガキ傷を入れた。これは、ケガキ針が最初にウェハーに接触する個所はケガキが終了する個所より、ウェハーに与えるダメージが大きいので、良好な劈開面を得るためである。また、ケガキ傷の長さはいずれも150μmとし、各ケガキ傷の間隔を100μmとした。
【0018】
次いで、従来の方法と同様に、ケガキ傷の両端に押圧を加えることにより、複数のレーザチップが形成されたGaAsウェハーを劈開ラインに沿ってバー状に分割した。これにより、ウェハーは結晶の劈開面に沿って分割され、レーザ光の出射前面および後面が表面に現われた。
引続き、バー状にスクライブして露出したレーザ光の出射前,後面を保護および反射率調整のためにEB蒸着装置を用いてSiO2膜でコートした。
さらに、前記と同様のスクライブ装置を使用して、複数のレーザチップが連なっているバーの分割位置にケガキ傷を入れ、突き上げで劈開分割を行なって個々のレーザチップに分割した。
【0019】
(2)ケガキ傷の本数と歩留りとの関係
ケガキ傷を入れた本数と劈開分割時の歩留りを図6に示す。ここで、歩留りとは、ウェハーをバー分割したとき図4Bに示すような分割ズレが発生しなかったものの本数の全分割本数に対する割合をいう。
図6から分かるように、ケガキ傷の本数が1本から2本に増えると歩留りが大きく向上した。すなわち、図5Aに示すように、ウェハーの端部に2本のケガキ傷を入れた場合、劈開ライン52の近傍にキズ54が有っても、劈開分割は第2のケガキ傷に誘導され、キズ54に誘導されることなく、ウェハーは劈開ライン52に沿って分割される。
さらにケガキ傷を3本に増やしたが、ケガキ傷2本の場合と比較して歩留りの向上は見られなかった。この結果から、ケガキ傷の本数は2本であれば、歩留りを向上するのに充分であることが明らかとなった。
【0020】
実施例2
実施例1においては、単一のケガキ針を備えたケガキ手段23を用いて、複数回ケガキ工程を繰り返すことにより、複数のケガキ傷をウェハーに入れていたが、複数のケガキ針を直列に配置したケガキ手段を用いれば、複数のケガキ傷を一度のケガキ工程で入れることができるので、半導体レーザチップの製造時間を短縮することが可能である。
上記したごとく、劈開ラインに沿って入れるケガキ傷は2本であることが好ましいことが明らかになったので、この実施例においては、2本のケガキ針を直列に配置させたケガキ手段24を用いて、ウェハーに同時に2本のケガキ傷を入れた。
この実施例において、ケガキ工程に用いるケガキ手段以外は、実施例1に準じて半導体レーザチップを作製した。
【0021】
本発明の第2の実施形態では、2本のケガキ針を直列に配置させたケガキ手段24を用いて、2本のケガキ傷を同時にウェハーに入れることができるので、ケガキ工程に必要な時間が短縮でき、生産効率が向上した。
【0022】
【発明の効果】
ウェハーの劈開分割時にケガキ傷を劈開ラインに沿って複数本入れることにより、ウェハーをバー状に分割する際に、ウェハー加工時に発生するウェハー表面のわずかな傷に誘導される劈開分割ズレが低減し、加工精度およびチップ歩留りの向上となる。
また、複数のケガキ傷を入れる場合でも、複数のケガキ針を直列に配置させたケガキ手段を用いることにより、ケガキ工程を一度で終了させることが可能となるので、半導体レーザチップ作製のための時間を短縮することができる。
本発明においては、劈開ラインに沿って2本のケガキ傷を同時に入れることにより、従来のケガキ工程以外の工程を増加させることなく、チップの歩留りを向上させることができた。
【図面の簡単な説明】
【図1】 複数の半導体レーザチップが形成された半導体基板を個々の半導体レーザチップに分割する工程を示す概略図。
【図2】 ケガキ針の概略図。
【図3】 従来の方法によりウェハー上に入れたケガキ傷の位置を示す概略図。
【図4】 従来の方法によりケガキ傷を入れた基板の分割を示した概略図。
【図5】 本発明の方法によりケガキ傷を入れた基板の分割を示した概略図。
【図6】 ケガキ傷の本数と半導体レーザチップの歩留りとの関係を示すグラフ。
【符号の説明】
1・・・複数の半導体レーザチップが形成されたウェハー、
2・・・バー状に劈開分割されたウェハー、
3・・・個々に分割された半導体レーザチップ、
21・・・スクライブステージ、
22・・・ウェハー、
23・・・単一のケガキ針を備えたケガキ手段、
24・・・2本のケガキ針を直列に配置させたケガキ手段、
31・・・複数の半導体レーザチップが形成されたウェハー、
32・・・劈開すべきライン、
33・・・ケガキ傷、
42・・・劈開すべきライン、
43・・・ケガキ傷、
44・・・キズ、
52・・・劈開すべきライン、
53・・・ケガキ傷、
54・・・キズ。
Claims (3)
- 半導体ウェハーにケガキ傷を入れて結晶面に沿って劈開する半導体レーザチップの製造方法において、前記半導体ウェハーの端部に、2本のケガキ傷を劈開すべき結晶面に沿って隣接して設けることを特徴とする半導体レーザチップの製造方法。
- 前記ケガキ傷はウェハーの内側に向かって入れることを特徴とする請求項1記載の半導体レーザチップの製造方法。
- 前記ケガキ傷は劈開ラインに沿って複数を同時に入れることを特徴とする請求項1または2記載の半導体レーザチップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291367A JP4015832B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体レーザチップの製造方法およびその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291367A JP4015832B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体レーザチップの製造方法およびその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003101112A JP2003101112A (ja) | 2003-04-04 |
JP4015832B2 true JP4015832B2 (ja) | 2007-11-28 |
Family
ID=19113525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001291367A Expired - Fee Related JP4015832B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体レーザチップの製造方法およびその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4015832B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4539077B2 (ja) * | 2003-10-29 | 2010-09-08 | 日本電気株式会社 | 半導体素子の製造方法 |
JP4857838B2 (ja) * | 2006-03-22 | 2012-01-18 | パナソニック株式会社 | 発光素子の製造方法 |
JP4938374B2 (ja) * | 2006-07-21 | 2012-05-23 | 三菱電機株式会社 | 窒化ガリウム系半導体発光素子の製造方法 |
-
2001
- 2001-09-25 JP JP2001291367A patent/JP4015832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003101112A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1983751B (zh) | 氮化物半导体激光元件及其制造方法 | |
KR100852811B1 (ko) | 반도체 장치의 제조 방법 | |
US5418190A (en) | Method of fabrication for electro-optical devices | |
JP4901477B2 (ja) | 窒化化合物半導体素子およびその製造方法 | |
JP2004031526A (ja) | 3族窒化物系化合物半導体素子の製造方法 | |
JP4998210B2 (ja) | 半導体発光素子の製造方法 | |
JPH10116801A (ja) | 基板分割方法及びその基板分割を用いた発光素子製造 方法 | |
US4731790A (en) | Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region | |
US9269855B2 (en) | Method for manufacturing high efficiency light-emitting diodes | |
JP4015832B2 (ja) | 半導体レーザチップの製造方法およびその製造装置 | |
JPH11177139A (ja) | 半導体発光素子及びその製造方法 | |
JP2006216788A (ja) | 半導体レーザー用単結晶ウェハ | |
US8216868B2 (en) | Method of fabricating semiconductor laser | |
JP2011155057A (ja) | 半導体デバイスの製造方法および半導体基板 | |
JP5348075B2 (ja) | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 | |
JPS60144985A (ja) | 半導体発光素子の製造方法 | |
JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
JP2003258351A (ja) | 半導体レーザ装置および半導体レーザ装置の製造方法 | |
JPH09102473A (ja) | 半導体装置の製造方法 | |
JP2007067274A (ja) | 半導体レーザ用ウェハ、半導体レーザ用バーの製造方法、レーザチップの製造方法および光ピックアップ | |
JP3473134B2 (ja) | 半導体レーザの製造方法 | |
JP3856639B2 (ja) | 半導体発光素子の製造方法 | |
JP4552470B2 (ja) | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 | |
JP2005109061A (ja) | 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4015832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |