JP4998210B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP4998210B2 JP4998210B2 JP2007283990A JP2007283990A JP4998210B2 JP 4998210 B2 JP4998210 B2 JP 4998210B2 JP 2007283990 A JP2007283990 A JP 2007283990A JP 2007283990 A JP2007283990 A JP 2007283990A JP 4998210 B2 JP4998210 B2 JP 4998210B2
- Authority
- JP
- Japan
- Prior art keywords
- cleavage
- light emitting
- semiconductor light
- pattern
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000003776 cleavage reaction Methods 0.000 claims description 84
- 230000007017 scission Effects 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 29
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Description
本発明は、端面において段差が発光部に重なるのを防ぐことができる半導体発光素子に関するものである。
端面から発光する半導体発光素子では、反射率制御・端面劣化防止・高出力化などを目的として、スパッタリング法や真空蒸着法などにより端面に光学薄膜を成長させている。しかし、下地となる端面が凸凹であると光学薄膜も凸凹になり屈折率などが変動してしまう。従って、半導体発光素子の端面は平坦な鏡面であることが望ましい。そこで、端面を平坦な鏡面にするために、以下に示すような単結晶ウェハの劈開性を利用した技術が一般的に用いられている。
まず、図２１に示すように、単結晶ウェハ１２上に、半導体発光素子の電極パターン１７を形成する。ここで、各半導体発光素子の電極パターン１７を単結晶ウェハ１２の劈開方位と平行に並ぶように形成するのが理想である。また、図２２は、図２１の電極パターンを拡大した平面図である。単結晶ウェハ１２の劈開性を損なわないようにするためや、後述するスクライブやブレークにおいて画像認識に用いるために、劈開領域において他の領域よりも電極パターン１７の幅を狭くする。
次に、図２３に示すように、単結晶ウェハ１２の片側において所望の劈開ライン２２上にダイヤモンド針２３でキズ２４を形成する（スクライブ）。次に、図２４に示すように、キズ２４の裏側から荷重を加える（ブレーク）。これにより、キズ２４を起点として単結晶ウェハ１２を劈開方位に沿って劈開する。ここで、この明細書において、劈開は図面の右から左へ行うものとする。この劈開により、理想的には、半導体発光素子の端面は平坦な鏡面となる。
しかし、実際は単結晶ウェハ１２上に様々な薄膜成長を行っているため、劈開の正常な進展が妨げられる。その結果、図２５の平面図に示すように劈開１９が所望の劈開ライン２２から外れる。そして、図２６の断面図に示すように、端面に段差２０が発生する。この段差２０が発光部１１に重なると、発光特性や信頼性を損ねて不良品となる。
この問題を解決するために、図２７に示すような半導体発光素子が提案されている（例えば、特許文献１参照）。発光に必要な活性層３３の上下にクラッド層としてＧａＡｓ層３４，３５が設けられている。下部のＧａＡｓ層３５の下に、劈開性の悪いＡｌＧａＡｓ層３６が形成されている。また、素子分離溝３７はＡｌＧａＡｓ層３６よりも深い。この構造により、劈開の正常な進展が妨げられて段差が発生しても、端面における段差は素子分離溝３７に集中するため、段差２０が発光部１１に重なるのを防ぐことができる。
図２７の半導体発光素子において、実際は通電のために上下に電極パターンが形成される。前述の通り電極パターンは単結晶ウェハの劈開方位と平行に並ぶように形成するのが理想であるが、露光装置の精度などにより平行にならない場合がある。この場合、図２８に示すように、劈開１９は単結晶ウェハ１２の劈開方位（電極パターン１７に対して傾いた方向）に沿って進み、ある地点で電極パターン１７と接触する。その後、劈開１９は電極パターン１７に沿って修正される。従って、図２９に示すように、端面には劈開面のずれによる段差２０が生じる。
また、劈開１９は、電極パターン１７と接触した後も電極パターン１７に沿って進む。しかし、この進行方向は単結晶ウェハの劈開方位に対してずれているため、段差２０と比べて軽微ではあるが、段差３８が発生する可能性がある。これらの段差２０，３８が発光部１１に重なると、発光特性や信頼性を損ねて不良品となってしまう。
本発明は、上述のような課題を解決するためになされたもので、その目的は、端面において段差が発光部に重なるのを防ぐことができる半導体発光素子を得るものである。
本発明に係る半導体発光素子は、発光部を持つ積層構造をウェハに形成し、発光部の上方においてウェハ上に電極パターンを形成し、発光部の上方から離れた位置であり、かつ発光部を横切る所望の劈開ラインから外れた劈開が接する位置においてウェハ上に第１のダミーパターンを形成し、所望の劈開ライン上にキズを形成し、キズを起点として第１のダミーパターンから発光部に向かう方向にウェハを劈開方位に沿って劈開し、劈開がダミーパターンに沿って補正される。本発明のその他の特徴は以下に明らかにする。
本発明により、端面において段差が発光部に重なるのを防ぐことができる。
実施の形態１．
本発明の実施の形態１に係る半導体発光素子の製造方法について図面を用いて説明する。
本発明の実施の形態１に係る半導体発光素子の製造方法について図面を用いて説明する。
まず、図１に示すように、発光部１１を持つ積層構造を単結晶ウェハ１２（ウェハ）に形成する。ここで、積層構造として、図２に示すように、ＧａＡｓ基板１３上に、活性層を含むＡｌＧａＡｓ層１４を形成し、その上にＧａＡｓ層１５を形成する。ＡｌＧａＡｓ層１４に形成したリッジ１６の部分が、レーザ光線を照射する発光部１１となる。
次に、図３に示すように、単結晶ウェハ１２上に電極パターン１７とダミーパターン１８を形成する。ここで、単結晶ウェハ１２に形成された各半導体発光素子の電極パターン１７を単結晶ウェハ１２の劈開方位と平行に並ぶように形成するのが理想である。図４は図３の一部を拡大した平面図であり、図５は図４の所望の劈開ライン２２における断面図である。図示のように、発光部１１の上方において単結晶ウェハ１２上に電極パターン１７を形成する。また、発光部１１の上方から例えばＷ／４以上離れた位置であり、かつ発光部１１を横切る所望の劈開ライン２２から外れた劈開１９が接する位置において単結晶ウェハ１２上にダミーパターン１８（第１のダミーパターン）を形成する。ここで、Ｗはチップの幅である。ダミーパターン１８の縦・横幅は特に規定しないが、横幅は短い方が良い。
次に、図６に示すように、単結晶ウェハ１２の片側において所望の劈開ライン２２上にダイヤモンド針２３でキズ２４を形成する。そして、このキズ２４を起点としてダミーパターン１８から発光部１１に向かう方向に単結晶ウェハ１２を劈開方位に沿って劈開する。ここで、前述の通り電極パターン１７を単結晶ウェハ１２の劈開方位と平行に並ぶように形成するのが理想であるが、露光装置の精度などにより平行にならない場合がある。この場合、図７に示すように、劈開１９は、所望の劈開ライン２２から外れて単結晶ウェハ１２の劈開方位（電極パターン１７に対して傾いた方向）に沿って進み、ある地点でダミーパターン１８に接する。その後、劈開１９は、ダミーパターン１８に沿って補正されながら進み、劈開１９が接触したダミーパターン１８の切れ目から先は再び単結晶ウェハ１２の劈開方位（電極パターン１７に対して傾いた方向）に沿って進む。
図８は、本発明の実施の形態１に係る半導体発光素子の劈開した端面を示す側面図である。図７の劈開１９がダミーパターン１８に接触して補正されている部分において、劈開１９はシフトしているため、段差２０が発生している。ダミーパターン１８は発光部１１から離れた位置に形成されているため、段差２０は発光部１１から離れた位置にある。そして、ダミーパターン１８の後段ではパターンが存在しないため、劈開１９は単結晶ウェハ１２の劈開方位に進む。これにより、ダミーパターン１８の後段で段差２０が発生するのを防ぐことができる。従って、端面において段差２０が発光部１１に重なるのを防いで、発光特性や信頼性を確保することができる。
なお、上記の実施の形態では、ダミーパターン１８が電極パターン１７から分離された島状パターンの場合について説明した。これに限らず、図９に示すように、ダミーパターン１８が、劈開領域以外の領域で電極パターン１７に接続された突起パターンであってもよい。このような突起パターンであれば、島状パターンと比較して加工が容易である。
実施の形態２．
本実施の形態では、図１０に示すように、ダミーパターン１８（第１のダミーパターン）の劈開が近付いてくる側の面を、劈開方向に対して例えば４５°斜めを向いたテーパー面にする。その他の構成は実施の形態１と同様である。
本実施の形態では、図１０に示すように、ダミーパターン１８（第１のダミーパターン）の劈開が近付いてくる側の面を、劈開方向に対して例えば４５°斜めを向いたテーパー面にする。その他の構成は実施の形態１と同様である。
これにより、図１１に示すように、電極パターン１７と単結晶ウェハ１２の劈開方位のずれが大きく、ダミーパターン１８に対して劈開１９が急な角度で進入する場合でも、ダミーパターン１８のテーパーにより劈開１９を確実に捕らえることができる。従って、ダミーパターン１８に沿って劈開１９をシフトさせ、端面において段差２０が発光部１１に重なるのを防ぐことができる。
なお、上記の実施の形態では、ダミーパターン１８が電極パターン１７から分離された島状パターンの場合について説明した。これに限らず、図１２に示すように、ダミーパターン１８が、劈開領域以外の領域で電極パターン１７に接続された突起パターンであってもよい。このような突起パターンであれば、島状パターンと比較して加工が容易である。
実施の形態３．
本実施の形態では、図１３に示すように、発光部１１の上方から離れた位置であり、かつ発光部１１を横切る所望の劈開ライン２２から外れた劈開１９が接する位置であり、かつ発光部１１を挟んでダミーパターン１８（第１のダミーパターン）とは反対側の位置において単結晶ウェハ１２上にダミーパターン２１（第２のダミーパターン）を形成する。図１４は図１３の所望の劈開ライン２２における断面図である。
本実施の形態では、図１３に示すように、発光部１１の上方から離れた位置であり、かつ発光部１１を横切る所望の劈開ライン２２から外れた劈開１９が接する位置であり、かつ発光部１１を挟んでダミーパターン１８（第１のダミーパターン）とは反対側の位置において単結晶ウェハ１２上にダミーパターン２１（第２のダミーパターン）を形成する。図１４は図１３の所望の劈開ライン２２における断面図である。
次に、実施の形態１と同様に単結晶ウェハ１２を劈開する。ここで、前述の通り電極パターン１７を単結晶ウェハ１２の劈開方位と平行に並ぶように形成するのが理想であるが、露光装置の精度などにより平行にならない場合がある。この場合、図１５に示すように、劈開１９は、所望の劈開ライン２２から外れて単結晶ウェハ１２の劈開方位（電極パターン１７に対して傾いた方向）に沿って進み、ある地点でダミーパターン１８，２１に接する。その後、劈開１９は、ダミーパターン１８，２１に沿って補正されながら進み、劈開１９が接触したダミーパターン１８，２１の切れ目から先は再び単結晶ウェハ１２の劈開方位（電極パターン１７に対して傾いた方向）に沿って進む。その他の構成は実施の形態１又は２と同様である。
図１６は、本発明の実施の形態３に係る半導体発光素子の劈開した端面を示す側面図である。図１５の劈開１９がダミーパターン１８，２１に接触して補正されている部分において、劈開１９はシフトしているため、段差２０が発生している。発光部１１の前段と後段に設けられたダミーパターン１８，２１により劈開１９を２回シフトしており、それぞれのダミーパターン１８，２１ごとのシフト量が小さくなるため、端面において生じる段差２０は実施の形態１又は２よりも浅くなり、目立ち難くなる。
なお、上記の実施の形態では、ダミーパターン１８，２１が電極パターン１７から分離された島状パターンの場合について説明した。これに限らず、図１７に示すように、ダミーパターン１８，２１が、劈開領域以外の領域で電極パターン１７に接続された突起パターンであってもよい。このような突起パターンであれば、島状パターンと比較して加工が容易である。
実施の形態４．
本実施の形態では、図１８に示すように、ダミーパターン１８，２１（第１，第２のダミーパターン）の劈開が近付いてくる側の面を、劈開方向に対して例えば４５°斜めを向いたテーパー面にする。その他の構成は実施の形態３と同様である。
本実施の形態では、図１８に示すように、ダミーパターン１８，２１（第１，第２のダミーパターン）の劈開が近付いてくる側の面を、劈開方向に対して例えば４５°斜めを向いたテーパー面にする。その他の構成は実施の形態３と同様である。
これにより、実施の形態３と同様の効果を得ることができる。また、図１９に示すように、電極パターン１７と単結晶ウェハ１２の劈開方位のずれが大きく、ダミーパターン１８，２１に対して劈開１９が急な角度で進入する場合でも、ダミーパターン１８，２１のテーパーにより劈開１９を確実に捕らえることができる。従って、ダミーパターン１８，２１に沿って劈開１９をシフトさせ、端面において段差２０が発光部１１に重なるのを防ぐことができる。
なお、上記の実施の形態では、ダミーパターン１８，２１が電極パターン１７から分離された島状パターンの場合について説明した。これに限らず、図２０に示すように、ダミーパターン１８，２１が、劈開領域以外の領域で電極パターン１７に接続された突起パターンであってもよい。このような突起パターンであれば、島状パターンと比較して加工が容易である。
１１ 発光部
１２ 単結晶ウェハ（ウェハ）
１７ 電極パターン
１８ ダミーパターン（第１のダミーパターン）
１９ 劈開
２１ ダミーパターン（第２のダミーパターン）
２２ 所望の劈開ライン
２４ キズ
１２ 単結晶ウェハ（ウェハ）
１７ 電極パターン
１８ ダミーパターン（第１のダミーパターン）
１９ 劈開
２１ ダミーパターン（第２のダミーパターン）
２２ 所望の劈開ライン
２４ キズ
Claims (4)
- 発光部を持つ積層構造をウェハに形成し、
前記発光部の上方において前記ウェハ上に電極パターンを形成し、
前記発光部の上方から離れた位置であり、かつ前記発光部を横切る所望の劈開ラインから外れた劈開が接する位置において前記ウェハ上に第１のダミーパターンを形成し、
前記所望の劈開ライン上にキズを形成し、
前記キズを起点として前記第１のダミーパターンから前記発光部に向かう方向に前記ウェハを劈開方位に沿って劈開し、
劈開がダミーパターンに沿って補正されることを特徴とする半導体発光素子の製造方法。 - 前記第１のダミーパターンの劈開が近付いてくる側の面を劈開方向に対して斜めを向いたテーパー面にすることを特徴とする請求項１に記載の半導体発光素子の製造方法。
- 前記発光部の上方から離れた位置であり、かつ前記所望の劈開ラインから外れた劈開が接する位置であり、かつ前記発光部を挟んで前記第１のダミーパターンとは反対側の位置において前記ウェハ上に第２のダミーパターンを形成することを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
- 前記第２のダミーパターンの劈開が近付いてくる側の面を劈開方向に対して斜めを向いたテーパー面にすることを特徴とする請求項３に記載の半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007283990A JP4998210B2 (ja) | 2007-10-31 | 2007-10-31 | 半導体発光素子の製造方法 |
| US12/052,777 US7547587B2 (en) | 2007-10-31 | 2008-03-21 | Method for manufacturing semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007283990A JP4998210B2 (ja) | 2007-10-31 | 2007-10-31 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009111268A JP2009111268A (ja) | 2009-05-21 |
| JP4998210B2 true JP4998210B2 (ja) | 2012-08-15 |
Family
ID=40583346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007283990A Active JP4998210B2 (ja) | 2007-10-31 | 2007-10-31 | 半導体発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7547587B2 (ja) |
| JP (1) | JP4998210B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4959644B2 (ja) * | 2008-07-24 | 2012-06-27 | シャープ株式会社 | 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法 |
| JP5083165B2 (ja) * | 2008-10-09 | 2012-11-28 | 日本電気株式会社 | 半導体発光素子 |
| US8391330B2 (en) * | 2009-04-20 | 2013-03-05 | Corning Incorporated | Fracture resistant metallization pattern for semiconductor lasers |
| KR101803790B1 (ko) * | 2013-04-18 | 2017-12-04 | 한화테크윈 주식회사 | 웨이퍼의 시닝 방법 및 장치 |
| WO2015063649A1 (en) * | 2013-10-29 | 2015-05-07 | Koninklijke Philips N.V. | Separating a wafer of light emitting devices |
| JP6696897B2 (ja) * | 2013-10-29 | 2020-05-20 | ルミレッズ ホールディング ベーフェー | 発光デバイスのウエハを分離する方法 |
| JP6033251B2 (ja) * | 2014-03-12 | 2016-11-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2018189835A1 (ja) * | 2017-04-12 | 2018-10-18 | 三菱電機株式会社 | 半導体素子の製造方法 |
| JP7473839B2 (ja) | 2020-06-12 | 2024-04-24 | 日亜化学工業株式会社 | レーザダイオード素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786687A (ja) | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ |
| JPH10144989A (ja) | 1996-11-06 | 1998-05-29 | Sony Corp | 半導体レーザの製造方法 |
| JPH10242574A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体光素子 |
| JP3531633B2 (ja) * | 2000-09-14 | 2004-05-31 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
-
2007
- 2007-10-31 JP JP2007283990A patent/JP4998210B2/ja active Active
-
2008
- 2008-03-21 US US12/052,777 patent/US7547587B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009111268A (ja) | 2009-05-21 |
| US7547587B2 (en) | 2009-06-16 |
| US20090111203A1 (en) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4998210B2 (ja) | 半導体発光素子の製造方法 | |
| CN1983751B (zh) | 氮化物半导体激光元件及其制造方法 | |
| KR19990077668A (ko) | 반도체 장치, 그의 제조 방법 및 반도체 장치를 제조하기 위한 기판 | |
| KR101313232B1 (ko) | 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자 | |
| JPH01120885A (ja) | モノリシツクに形成されたレーザーダイオードの切り離し方法 | |
| ATE488038T1 (de) | Photonische integrierte bauelemente mit mehreren ebenen | |
| EP1182758A3 (en) | Multi-wavelength surface emitting laser and method for manufacturing the same | |
| JPWO2018180952A1 (ja) | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 | |
| TW201835989A (zh) | 氮化物半導體雷射元件及其製造方法 | |
| JP2008227461A (ja) | 半導体レーザの製造方法 | |
| JP4959644B2 (ja) | 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法 | |
| US8216868B2 (en) | Method of fabricating semiconductor laser | |
| US7860138B2 (en) | Semiconductor laser light emitting device and method for manufacturing same | |
| JP2006286785A (ja) | 半導体発光素子およびその製造方法 | |
| JP6245414B1 (ja) | 半導体素子の製造方法 | |
| JP2008311547A (ja) | 半導体レーザ素子及び製造方法 | |
| JP4015832B2 (ja) | 半導体レーザチップの製造方法およびその製造装置 | |
| US7501327B2 (en) | Fabricating method of semiconductor optical device for flip-chip bonding | |
| JP4489691B2 (ja) | 半導体光素子の製造方法 | |
| JP2001244572A (ja) | 半導体レーザ発光装置の製造方法 | |
| JP2009059773A (ja) | 半導体レーザ装置の製造方法 | |
| JP2009238953A (ja) | 端面保護構造付き半導体素子とその実装方法およびその製造方法 | |
| JP2010045076A (ja) | 発光素子の形成方法 | |
| JP2000168126A (ja) | Ｌｅｄプリントヘッド及びその作製方法 | |
| JP2009105215A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4998210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |