JPH10242574A - 半導体光素子 - Google Patents
半導体光素子Info
- Publication number
- JPH10242574A JPH10242574A JP4036497A JP4036497A JPH10242574A JP H10242574 A JPH10242574 A JP H10242574A JP 4036497 A JP4036497 A JP 4036497A JP 4036497 A JP4036497 A JP 4036497A JP H10242574 A JPH10242574 A JP H10242574A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- semiconductor
- straight line
- element isolation
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】素子分離の位置合わせ基準となる目印に起因し
た半導体素子の欠け、あるいは斜め割れなどの素子分離
不良を減らす。 【解決手段】素子分離の精度を向上させるために素子分
離の際に位置合わせの基準となる目印を、いずれかの素
子作製工程で形成する。さらにこの目印全体の位置を、
素子分離する直線から垂直方向に、スクライブあるいは
ダイシングの精度である±５μ以上離す。
た半導体素子の欠け、あるいは斜め割れなどの素子分離
不良を減らす。 【解決手段】素子分離の精度を向上させるために素子分
離の際に位置合わせの基準となる目印を、いずれかの素
子作製工程で形成する。さらにこの目印全体の位置を、
素子分離する直線から垂直方向に、スクライブあるいは
ダイシングの精度である±５μ以上離す。
Description
【０００１】
【発明に属する技術分野】本発明は半導体光素子に関す
る。
る。
【０００２】
【従来の技術】半導体光素子を製造する工程で、ウエハ
上に作製された素子を、単体の素子に分離する工程があ
る。素子分離方法には、半導体の結晶面を利用して分離
する劈開法、あるいはシリコンのプロセスで通常用いら
れているダイシング法がある。劈開法で素子分離を行う
場合、分離する位置に傷入れ（スクライブ）を行い、続
いてブレーキングを行って素子分離する。
上に作製された素子を、単体の素子に分離する工程があ
る。素子分離方法には、半導体の結晶面を利用して分離
する劈開法、あるいはシリコンのプロセスで通常用いら
れているダイシング法がある。劈開法で素子分離を行う
場合、分離する位置に傷入れ（スクライブ）を行い、続
いてブレーキングを行って素子分離する。
【０００３】従来、素子分離の位置精度の要求が±３０
μ以上、あるいは特に規定がない場合には、素子分離時
に位置合わせ基準となる目印を特に必要とすることなく
素子分離工程が行われてきた。
μ以上、あるいは特に規定がない場合には、素子分離時
に位置合わせ基準となる目印を特に必要とすることなく
素子分離工程が行われてきた。
【０００４】しかし、素子分離の精度を±２０μ以下に
するためには素子を分離する位置に、位置合わせの基準
となる目印が必要である。この目印は素子作製過程のい
ずれかで形成することができ、通常素子分離を行う直線
上にその目印が形成され、素子分離工程ではその目印上
からスクライブ、あるいはダイシングが行われる。
するためには素子を分離する位置に、位置合わせの基準
となる目印が必要である。この目印は素子作製過程のい
ずれかで形成することができ、通常素子分離を行う直線
上にその目印が形成され、素子分離工程ではその目印上
からスクライブ、あるいはダイシングが行われる。
【０００５】
【発明が解決しようとする課題】低コスト化が必須であ
る光加入者系モジュールで、モジュールにレーザなどの
半導体素子を搭載する際には、位置合わせのみによりフ
ァイバとの結合を行う（パッシブアライメント）。この
ため、半導体素子の寸法精度、すなわち素子分離の位置
精度は少なくとも±２０μ以下であることが要求され
る。
る光加入者系モジュールで、モジュールにレーザなどの
半導体素子を搭載する際には、位置合わせのみによりフ
ァイバとの結合を行う（パッシブアライメント）。この
ため、半導体素子の寸法精度、すなわち素子分離の位置
精度は少なくとも±２０μ以下であることが要求され
る。
【０００６】このため、上記のような半導体素子を製造
する際の素子分離工程で、素子分離の位置精度を±２０
μ以下にするためには素子を分離する位置に基準となる
目印が必要である。この目印は、通常ウエハ上に素子を
製作する工程中に作製される。目印は、その表面を例え
ば半導体，絶縁膜、あるい電極メタルなどで形成、ある
いは目印上とその周辺部に段差をつけることにより形成
されている。しかし、こうしてウエハ上に形成された素
子分離用目印が分離する直線上の一部分にある場合に
は、素子分離を行う際に次のような好ましくない現象が
起こり得る。素子分離時に分離直線上の半導体にかかる
力が、これらのその周辺とは異なる材料、あるいは段差
で形成されている目印に起因して一様に伝わらずに、不
均一にかかる。これは代表的な素子分離法である劈開
法、およびダイシング法ともに起きる現象である。この
ため、この目印をきっかけにして、素子である半導体の
一部が欠けたり、直線でなく目印から斜めに分離された
り、といった素子分離不良が発生してしまう。
する際の素子分離工程で、素子分離の位置精度を±２０
μ以下にするためには素子を分離する位置に基準となる
目印が必要である。この目印は、通常ウエハ上に素子を
製作する工程中に作製される。目印は、その表面を例え
ば半導体，絶縁膜、あるい電極メタルなどで形成、ある
いは目印上とその周辺部に段差をつけることにより形成
されている。しかし、こうしてウエハ上に形成された素
子分離用目印が分離する直線上の一部分にある場合に
は、素子分離を行う際に次のような好ましくない現象が
起こり得る。素子分離時に分離直線上の半導体にかかる
力が、これらのその周辺とは異なる材料、あるいは段差
で形成されている目印に起因して一様に伝わらずに、不
均一にかかる。これは代表的な素子分離法である劈開
法、およびダイシング法ともに起きる現象である。この
ため、この目印をきっかけにして、素子である半導体の
一部が欠けたり、直線でなく目印から斜めに分離された
り、といった素子分離不良が発生してしまう。
【０００７】さらに、素子分離法を劈開法にて行う半導
体レーザ素子等では、劈開後に形成された素子端面であ
る劈開面（以下、単に劈開面）に異物などがないことが
要求される。前述のように素子分離用目印が分離する直
線上の一部分にある場合には、素子分離劈開時に、目印
に起因して目印の材料の一部、あるいはその周辺材料の
一部が欠け、この欠けたものが異物として劈開面に付着
してしまう。
体レーザ素子等では、劈開後に形成された素子端面であ
る劈開面（以下、単に劈開面）に異物などがないことが
要求される。前述のように素子分離用目印が分離する直
線上の一部分にある場合には、素子分離劈開時に、目印
に起因して目印の材料の一部、あるいはその周辺材料の
一部が欠け、この欠けたものが異物として劈開面に付着
してしまう。
【０００８】また、素子分離を行うためのスクライブ、
あるいはダイシングなどの技術は、それらの位置合わせ
精度が最低±５μ程度である。したがって基準となる目
印全体の位置は、分離する直線上になくても、分離する
直線から±５μ以内にその一部分がある場合でも前述と
同様現象にて、素子分離不良が発生する危険性がある。
あるいはダイシングなどの技術は、それらの位置合わせ
精度が最低±５μ程度である。したがって基準となる目
印全体の位置は、分離する直線上になくても、分離する
直線から±５μ以内にその一部分がある場合でも前述と
同様現象にて、素子分離不良が発生する危険性がある。
【０００９】
【課題を解決するための手段】まず、素子分離の精度を
向上させるために素子分離の際に位置合わせの基準とな
る目印をいずれかの素子作製工程にて形成する。この目
印全体の位置を、素子分離する直線から垂直方向に、ス
クライブあるいはダイシングの精度である±５μ以上離
すことによって、素子分離される直線上に目印がかから
ない素子状態になる。したがって素子分離直線上は、半
導体リッジメサなどの直接的な素子構造部を除いて一様
な材料あるいは段差になり、素子分離時に分離直線上の
半導体にかかる力がほぼ均一になる。このため素子であ
る半導体の一部が欠けたり、目印から斜めに分離された
りすることがない良好な素子分離が可能となり、前述の
課題が解決可能となる。さらに、劈開面を伴う半導体素
子についても、目印に起因して目印の材料の一部、ある
いはその周辺材料の一部が欠けることがないため、劈開
面の異物を減らすことが可能となる。
向上させるために素子分離の際に位置合わせの基準とな
る目印をいずれかの素子作製工程にて形成する。この目
印全体の位置を、素子分離する直線から垂直方向に、ス
クライブあるいはダイシングの精度である±５μ以上離
すことによって、素子分離される直線上に目印がかから
ない素子状態になる。したがって素子分離直線上は、半
導体リッジメサなどの直接的な素子構造部を除いて一様
な材料あるいは段差になり、素子分離時に分離直線上の
半導体にかかる力がほぼ均一になる。このため素子であ
る半導体の一部が欠けたり、目印から斜めに分離された
りすることがない良好な素子分離が可能となり、前述の
課題が解決可能となる。さらに、劈開面を伴う半導体素
子についても、目印に起因して目印の材料の一部、ある
いはその周辺材料の一部が欠けることがないため、劈開
面の異物を減らすことが可能となる。
【００１０】これにより素子分離の際に、素子の電極パ
ターン、あるいは素子分離用の目印に起因した素子の欠
け等の、素子分離工程に伴う不良をなくすことができ
る。
ターン、あるいは素子分離用の目印に起因した素子の欠
け等の、素子分離工程に伴う不良をなくすことができ
る。
【００１１】
（実施例１）本発明の実施例を図５から図７を用いて以
下に説明する。本実施例は、光加入者系モジュールに実
装される、出射ビームスポットを拡大した機能を有する
波長１.３０μｍ 帯半導体レーザに適用した例である。
下に説明する。本実施例は、光加入者系モジュールに実
装される、出射ビームスポットを拡大した機能を有する
波長１.３０μｍ 帯半導体レーザに適用した例である。
【００１２】ｎ型（１００）ＩｎＰ半導体基板１０１上
に公知の手法によりInGaAsP(組成波長１.１０μｍ）下
側光ガイド層０.１５μｍ、６.０ｎｍ厚のInGaAsP（組
成波長１.３７μｍ ）を井戸層、１０ｎｍ厚のInGaAsP
（組成波長１.１０μｍ）を障壁層とする７周期の多重
量子井戸構造、InGaAsP（組成波長１.１０μｍ）上側光
ガイド層０.０５μｍ からなる多重量子井戸活性層１０
２，ｐ型ＩｎＰクラッド層４.０μｍ１０３、ｐ型InGaA
sキャップ層０.２μｍ１０４を順次形成する。出射ビー
ムスポット拡大の目的から、図に示すように多重量子井
戸活性層１０２の層厚は出射部で薄く設計されている
（図５，Ｂ１）。
に公知の手法によりInGaAsP(組成波長１.１０μｍ）下
側光ガイド層０.１５μｍ、６.０ｎｍ厚のInGaAsP（組
成波長１.３７μｍ ）を井戸層、１０ｎｍ厚のInGaAsP
（組成波長１.１０μｍ）を障壁層とする７周期の多重
量子井戸構造、InGaAsP（組成波長１.１０μｍ）上側光
ガイド層０.０５μｍ からなる多重量子井戸活性層１０
２，ｐ型ＩｎＰクラッド層４.０μｍ１０３、ｐ型InGaA
sキャップ層０.２μｍ１０４を順次形成する。出射ビー
ムスポット拡大の目的から、図に示すように多重量子井
戸活性層１０２の層厚は出射部で薄く設計されている
（図５，Ｂ１）。
【００１３】次に公知の手法によりキャップ層１０４を
ストライプ構造に加工する。ここでストライプ方向は
［０１１］とする。続いて、臭化水素酸と燐酸の混合水
溶液によるウェットエッチングを用いて、（１１１）Ａ
面を側壁にもつ逆メサ断面形状のリッジ導波路を形成す
る。この時活性層幅となるリッジの横幅は２.０μｍ か
ら出射部で７.０μｍ までのフレアテーパ状に拡大され
ている（図５，Ａ１，Ａ２）。
ストライプ構造に加工する。ここでストライプ方向は
［０１１］とする。続いて、臭化水素酸と燐酸の混合水
溶液によるウェットエッチングを用いて、（１１１）Ａ
面を側壁にもつ逆メサ断面形状のリッジ導波路を形成す
る。この時活性層幅となるリッジの横幅は２.０μｍ か
ら出射部で７.０μｍ までのフレアテーパ状に拡大され
ている（図５，Ａ１，Ａ２）。
【００１４】次いで、通常のＣＶＤ技術によりシリコン
酸化膜１０５を形成し、この上にホトリソグラフィ、及
びエッチング等の技術を用いてリッジ上部のシリコン酸
化膜を取り除く。次に、エレクトロンビームによる電極
蒸着法を用いて、基板表面全面に上部電極を蒸着する。
次いで、ホトリソグラフィ技術により、所望の電極パタ
ーン、及び素子分離の位置合わせ基準となる目印をレジ
ストにて電極上にパターニングし、このレジストをエッ
チングマスクとしてＡｒガスを用いたドライエッチング
を行い上部電極１０６を形成する。このとき、電極パタ
ーンのほかに素子分離の基準となる目印１０７も同時に
パターニングされる。つまり、素子分離用目印を電極の
メタルによって形成する。
酸化膜１０５を形成し、この上にホトリソグラフィ、及
びエッチング等の技術を用いてリッジ上部のシリコン酸
化膜を取り除く。次に、エレクトロンビームによる電極
蒸着法を用いて、基板表面全面に上部電極を蒸着する。
次いで、ホトリソグラフィ技術により、所望の電極パタ
ーン、及び素子分離の位置合わせ基準となる目印をレジ
ストにて電極上にパターニングし、このレジストをエッ
チングマスクとしてＡｒガスを用いたドライエッチング
を行い上部電極１０６を形成する。このとき、電極パタ
ーンのほかに素子分離の基準となる目印１０７も同時に
パターニングされる。つまり、素子分離用目印を電極の
メタルによって形成する。
【００１５】同目印の位置は、素子分離する直線上から
直線と垂直方向に、両側にそれぞれ１０μ離れた位置に
その三角形の一辺がくるような位置にあり、目印１０７
全体は素子分離する直線から１０μ離れている（図
６）。ここで、図７は図６のａ−ａ′線断面図である。
形状は２辺の長さがともに２０μの直角二等辺三角形で
ある。次いで、ポリイミド樹脂１０８を用いた表面の平
坦化，裏面研磨、及び下部電極１０９形成等の工程を経
た後、素子分離工程を行う。
直線と垂直方向に、両側にそれぞれ１０μ離れた位置に
その三角形の一辺がくるような位置にあり、目印１０７
全体は素子分離する直線から１０μ離れている（図
６）。ここで、図７は図６のａ−ａ′線断面図である。
形状は２辺の長さがともに２０μの直角二等辺三角形で
ある。次いで、ポリイミド樹脂１０８を用いた表面の平
坦化，裏面研磨、及び下部電極１０９形成等の工程を経
た後、素子分離工程を行う。
【００１６】素子分離工程は、まず素子が横方向にアレ
イ状に並ぶバー形状に分離し、続いて素子単体に分離す
る。いずれの場合も、劈開法にて行い、詳細は以下の通
りである。スクライブ装置に試料である半導体素子ウエ
ハを粘着テープ、及び真空チャックを用いて固定し、素
子分離直線方向にダイヤモンドカッターが稼働するよう
に試料の角度を調整する。次いで所望の分離される直線
の両側にある二つの目印１０７を基準にして、これら二
つの目印１０７の中央部と、ダイヤモンドカッターが傷
入れを行う位置とが一致するように合わせる。その後、
素子分離方向と平行に２００（μｍ）程度スクライブを
行い、続いてこのスクライブ位置にブレードをあててブ
レーキングを行う。素子分離する直線上には目印１０７
はなく、素子構造であるリッジ導波路部以外はシリコン
酸化膜で覆われているため、ブレーキングの際に力が分
離直線上を一様にかかり、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。また、素子
端面に劈開面を形成する素子分離では、半導体の欠け、
あるいは目印を形成している材料である電極メタル等に
よる劈開面への異物付着の危険性が激減し、素子端面に
良好な劈開面が形成される。
イ状に並ぶバー形状に分離し、続いて素子単体に分離す
る。いずれの場合も、劈開法にて行い、詳細は以下の通
りである。スクライブ装置に試料である半導体素子ウエ
ハを粘着テープ、及び真空チャックを用いて固定し、素
子分離直線方向にダイヤモンドカッターが稼働するよう
に試料の角度を調整する。次いで所望の分離される直線
の両側にある二つの目印１０７を基準にして、これら二
つの目印１０７の中央部と、ダイヤモンドカッターが傷
入れを行う位置とが一致するように合わせる。その後、
素子分離方向と平行に２００（μｍ）程度スクライブを
行い、続いてこのスクライブ位置にブレードをあててブ
レーキングを行う。素子分離する直線上には目印１０７
はなく、素子構造であるリッジ導波路部以外はシリコン
酸化膜で覆われているため、ブレーキングの際に力が分
離直線上を一様にかかり、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。また、素子
端面に劈開面を形成する素子分離では、半導体の欠け、
あるいは目印を形成している材料である電極メタル等に
よる劈開面への異物付着の危険性が激減し、素子端面に
良好な劈開面が形成される。
【００１７】本実用例は、素子分離用目印１０７の材料
として電極メタルを用いている。このため、素子分離工
程にてスクライブ位置を設定する場合、この目印１０７
がシリコン酸化膜１０５に対して、上部からはっきり観
察可能であり、位置合わせが容易に行えるというメリッ
トがある。このメタルの種類は製作する半導体素子によ
って材料，厚さともに様々であるが、素子分離工程で目
印として用いることができれば、特に問わない。
として電極メタルを用いている。このため、素子分離工
程にてスクライブ位置を設定する場合、この目印１０７
がシリコン酸化膜１０５に対して、上部からはっきり観
察可能であり、位置合わせが容易に行えるというメリッ
トがある。このメタルの種類は製作する半導体素子によ
って材料，厚さともに様々であるが、素子分離工程で目
印として用いることができれば、特に問わない。
【００１８】さらに本実用例の素子分離用目印は、形状
は２辺の長さがともに２０μの直角二等辺三角形が各素
子の４角に４カ所形成されているが、図１，図２のよう
な正三角形を各素子の４角に４カ所、あるいは図３，図
４のように丸形状で各素子に２カ所等形成された場合で
も、同様の効果が得られることは言うまでもない。
は２辺の長さがともに２０μの直角二等辺三角形が各素
子の４角に４カ所形成されているが、図１，図２のよう
な正三角形を各素子の４角に４カ所、あるいは図３，図
４のように丸形状で各素子に２カ所等形成された場合で
も、同様の効果が得られることは言うまでもない。
【００１９】（実施例２）本発明の他の実施例を図８、
及び図９を用いて以下に説明する。実施例１と同様の工
程にて逆メサ断面形状のリッジ導波路を形成する。次い
で、通常のＣＶＤ技術によりシリコン酸化膜１０５を形
成し、この上にホトリソグラフィ、及びエッチング等の
技術を用いてリッジ上部のシリコン酸化膜を取り除く。
この時、リッジ上部のシリコン酸化膜のほかに素子分離
の基準となる目印部分のシリコン酸化膜を同時に取り除
き、この工程で目印２０１を同時に形成する。つまり、
素子分離用位置合わせ基準となる目印２０１の表面はク
ラッド層１０３が一部露出した状態になる。次に、エレ
クトロンビームによる電極蒸着法を用いて、基板表面全
面に上部電極を蒸着する。次いで、ホトリソグラフィ技
術により、素子の構造である電極パターンをレジストに
て電極上に形成し、このレジストをエッチングマスクと
してＡｒガスを用いたドライエッチングにより電極１０
６をパターニングする。このパターニング後には、再び
表面が半導体である素子分離用目印７１がウエハ上にあ
らわれる。同目印２０１の位置等は実施例１と同様であ
る(図８)。次いで、ポリイミド樹脂１０８を用いた表面
の平坦化，裏面研磨，裏面電極形成等の工程を経た後、
素子分離工程でも、実施例１と同様に行う。ここで、図
９は図８のｂ−ｂ′線での断面図である。
及び図９を用いて以下に説明する。実施例１と同様の工
程にて逆メサ断面形状のリッジ導波路を形成する。次い
で、通常のＣＶＤ技術によりシリコン酸化膜１０５を形
成し、この上にホトリソグラフィ、及びエッチング等の
技術を用いてリッジ上部のシリコン酸化膜を取り除く。
この時、リッジ上部のシリコン酸化膜のほかに素子分離
の基準となる目印部分のシリコン酸化膜を同時に取り除
き、この工程で目印２０１を同時に形成する。つまり、
素子分離用位置合わせ基準となる目印２０１の表面はク
ラッド層１０３が一部露出した状態になる。次に、エレ
クトロンビームによる電極蒸着法を用いて、基板表面全
面に上部電極を蒸着する。次いで、ホトリソグラフィ技
術により、素子の構造である電極パターンをレジストに
て電極上に形成し、このレジストをエッチングマスクと
してＡｒガスを用いたドライエッチングにより電極１０
６をパターニングする。このパターニング後には、再び
表面が半導体である素子分離用目印７１がウエハ上にあ
らわれる。同目印２０１の位置等は実施例１と同様であ
る(図８)。次いで、ポリイミド樹脂１０８を用いた表面
の平坦化，裏面研磨，裏面電極形成等の工程を経た後、
素子分離工程でも、実施例１と同様に行う。ここで、図
９は図８のｂ−ｂ′線での断面図である。
【００２０】素子分離用目印２０１を前述のような工程
で作製した場合でも、分離する直線の半導体上には、素
子構造であるリッジ導波路部以外は均一なシリコン酸化
膜１０５が覆っているため、ブレーキングの際に力が分
離直線上を一様に伝搬し、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。言い換えれ
ば、力の伝搬が不均一になることによる半導体の欠け、
あるいは斜め割れ等が起きる危険性が少ないという効果
が得られる。さらに、目印２０１がその周辺のシリコン
酸化膜１０５に対して凹であるため、素子分離工程のブ
レーキング作業時に起こり得る目印の欠け、あるいは脱
落が起きる危険性がないという長所がある。
で作製した場合でも、分離する直線の半導体上には、素
子構造であるリッジ導波路部以外は均一なシリコン酸化
膜１０５が覆っているため、ブレーキングの際に力が分
離直線上を一様に伝搬し、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。言い換えれ
ば、力の伝搬が不均一になることによる半導体の欠け、
あるいは斜め割れ等が起きる危険性が少ないという効果
が得られる。さらに、目印２０１がその周辺のシリコン
酸化膜１０５に対して凹であるため、素子分離工程のブ
レーキング作業時に起こり得る目印の欠け、あるいは脱
落が起きる危険性がないという長所がある。
【００２１】（実施例３）本発明の実施例を図１０、及
び図１１を用いて以下に説明する。ここで、図１１は図
１０のｃ−ｃ′線断面図である。実施例１と同様の工程
にて逆メサ断面形状のリッジ導波路を形成する。次い
で、通常のＣＶＤ技術により０.５μｍ 厚のシリコン酸
化膜１０５を形成し、素子分離用位置合わせ基準となる
目印３０１を形成するため、再びレジストをフォトリソ
グラフィ用いて目印部分以外にパターニングする。この
時の目印の位置、及び形状は実施例１と同様のものを用
いる。次いでフッ酸系のエッチング液を用いて目印部分
のシリコン酸化膜を厚さが０.１μｍから０.２μｍ厚に
なるようにエッチングする。したがって素子分離用目印
３０１はその周辺と同一材料であるシリコン酸化膜に対
して段差をつけることにより形成する。さらに、フォト
レジストを除去した後、ホトリソグラフィ、及びエッチ
ング等の技術を用いてリッジ上部のシリコン酸化膜を取
り除く。以下の工程は実施例２と同様である。
び図１１を用いて以下に説明する。ここで、図１１は図
１０のｃ−ｃ′線断面図である。実施例１と同様の工程
にて逆メサ断面形状のリッジ導波路を形成する。次い
で、通常のＣＶＤ技術により０.５μｍ 厚のシリコン酸
化膜１０５を形成し、素子分離用位置合わせ基準となる
目印３０１を形成するため、再びレジストをフォトリソ
グラフィ用いて目印部分以外にパターニングする。この
時の目印の位置、及び形状は実施例１と同様のものを用
いる。次いでフッ酸系のエッチング液を用いて目印部分
のシリコン酸化膜を厚さが０.１μｍから０.２μｍ厚に
なるようにエッチングする。したがって素子分離用目印
３０１はその周辺と同一材料であるシリコン酸化膜に対
して段差をつけることにより形成する。さらに、フォト
レジストを除去した後、ホトリソグラフィ、及びエッチ
ング等の技術を用いてリッジ上部のシリコン酸化膜を取
り除く。以下の工程は実施例２と同様である。
【００２２】素子分離用目印３０１を前述のような工程
で作製した場合でも、分離する直線の半導体上には、素
子構造であるリッジ導波路部以外は均一なシリコン酸化
膜１０５が覆っているため、ブレーキングの際に力が分
離直線上を一様に伝搬し、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。さらに、目
印３０１が厚さは異なるものの、その周辺と同じ材料で
あるシリコン酸化膜１０５で覆われているため、素子の
長期信頼性を考慮した場合有効であるといえる。また、
実施例２の効果と同様に、目印３０１がその周辺のシリ
コン酸化膜１０５に対して凹であるため、素子分離工程
のブレーキング作業時に起こり得る目印の欠け、あるい
は脱落が起きる危険性がないという長所がある。
で作製した場合でも、分離する直線の半導体上には、素
子構造であるリッジ導波路部以外は均一なシリコン酸化
膜１０５が覆っているため、ブレーキングの際に力が分
離直線上を一様に伝搬し、半導体の欠け、あるいは斜め
割れ等のない良好な素子分離が可能となる。さらに、目
印３０１が厚さは異なるものの、その周辺と同じ材料で
あるシリコン酸化膜１０５で覆われているため、素子の
長期信頼性を考慮した場合有効であるといえる。また、
実施例２の効果と同様に、目印３０１がその周辺のシリ
コン酸化膜１０５に対して凹であるため、素子分離工程
のブレーキング作業時に起こり得る目印の欠け、あるい
は脱落が起きる危険性がないという長所がある。
【００２３】（実施例４）本発明の実施例を図１２、及
び図１３を用いて以下に説明する。前述の実施例、ある
いはそれ以外の方法にて、素子分離用の目印４００を形
成する。この時、目印４００の位置は、半導体素子分離
を行う直線４０４上から同直線４０４と垂直方向に、片
側に１０μ離れた位置にその三角形の頂点(以後、目印
先端４０３)がくるような位置に形成する（図１２）。
素子分離工程では、テレビカメラ408が備え付けられた
スクライブ装置を用い、ディスプレイ画面４０９上のＸ
軸原点４０６と、ダイヤモンドカッター４０７が傷入れ
を行うＸ位置４０５とが１０μ片側にずれるように、ス
クライブ装置をダミーウエハ等で設定する。次いで、ス
クライブ装置に試料である半導体素子ウエハを粘着テー
プ、及び真空チャックを用いて固定し、素子分離直線方
向にダイヤモンドカッター４０７が稼働するように試料
の回転角度を調整する。次いでスクライブ装置のテレビ
カメラ４０８を見ながら画面のＸ軸原点４０６に目印先
端４０３がくるようにＸ方向を調整し、スクライブを行
う。図１３のようにあらかじめダイヤモンドカッター４
０７の位置は設定されているため、所望の位置である目
印先端４０３から１０μの位置で素子分離することがで
きる。
び図１３を用いて以下に説明する。前述の実施例、ある
いはそれ以外の方法にて、素子分離用の目印４００を形
成する。この時、目印４００の位置は、半導体素子分離
を行う直線４０４上から同直線４０４と垂直方向に、片
側に１０μ離れた位置にその三角形の頂点(以後、目印
先端４０３)がくるような位置に形成する（図１２）。
素子分離工程では、テレビカメラ408が備え付けられた
スクライブ装置を用い、ディスプレイ画面４０９上のＸ
軸原点４０６と、ダイヤモンドカッター４０７が傷入れ
を行うＸ位置４０５とが１０μ片側にずれるように、ス
クライブ装置をダミーウエハ等で設定する。次いで、ス
クライブ装置に試料である半導体素子ウエハを粘着テー
プ、及び真空チャックを用いて固定し、素子分離直線方
向にダイヤモンドカッター４０７が稼働するように試料
の回転角度を調整する。次いでスクライブ装置のテレビ
カメラ４０８を見ながら画面のＸ軸原点４０６に目印先
端４０３がくるようにＸ方向を調整し、スクライブを行
う。図１３のようにあらかじめダイヤモンドカッター４
０７の位置は設定されているため、所望の位置である目
印先端４０３から１０μの位置で素子分離することがで
きる。
【００２４】このように片側にのみ形成された目印４０
０を用いても、素子分離する直線上には目印はなく、直
線上の半導体上には均一に酸化膜で覆われているため、
力の伝搬が不均一になることによる半導体の欠け、ある
いは斜め割れ等が起きる危険性が少ない。
０を用いても、素子分離する直線上には目印はなく、直
線上の半導体上には均一に酸化膜で覆われているため、
力の伝搬が不均一になることによる半導体の欠け、ある
いは斜め割れ等が起きる危険性が少ない。
【００２５】本実用例は半導体光素子を、素子が横方向
にアレイ状に並ぶバー形状のものから、単体の素子に分
離する場合について記述したが、素子ウエハ状態からバ
ー形状に分離する場合でも同様の効果が得られる。
にアレイ状に並ぶバー形状のものから、単体の素子に分
離する場合について記述したが、素子ウエハ状態からバ
ー形状に分離する場合でも同様の効果が得られる。
【００２６】また、本実施例では、スクライブ装置の操
作を、人の手ですべて行うマニュアル操作にて記述した
が、同装置における画像パターン認識技術，位置合わせ
精度技術が向上すれば、オート操作により、スクライブ
が可能になることは言うまでもない。
作を、人の手ですべて行うマニュアル操作にて記述した
が、同装置における画像パターン認識技術，位置合わせ
精度技術が向上すれば、オート操作により、スクライブ
が可能になることは言うまでもない。
【００２７】（実施例５）図１４は実施例１の半導体レ
−ザを光ファイバが装着されたシリコン基板上に実装し
た、光モジュールを作製した例である。図で、（１０
０）シリコン基板５０１の一部分に形成されたＶ型溝５
０２に光ファイバ５０３を固定し、ファイバ端面部に実
施例１または実施例２の波長１.３μｍ の半導体レーザ
５０４および導波路型受光素子５０５をジャンクダウン
実装する。レーザ，光ファイバ間およびレーザ，受光素
子間の光軸位置合わせにはシリコン基板５０１，半導体
レーザ５０４，受光素子５０５に各々設けられた位置決
め用のマーカを用いたパッシブアライメント方式により
行った。したがって半導体レーザ５０４および導波路型
受光素子５０５ともに、素子寸法のばらつきを±２０μ
ｍ以下におさめる必要があり、これと同レベルの素子分
離精度が要求される。
−ザを光ファイバが装着されたシリコン基板上に実装し
た、光モジュールを作製した例である。図で、（１０
０）シリコン基板５０１の一部分に形成されたＶ型溝５
０２に光ファイバ５０３を固定し、ファイバ端面部に実
施例１または実施例２の波長１.３μｍ の半導体レーザ
５０４および導波路型受光素子５０５をジャンクダウン
実装する。レーザ，光ファイバ間およびレーザ，受光素
子間の光軸位置合わせにはシリコン基板５０１，半導体
レーザ５０４，受光素子５０５に各々設けられた位置決
め用のマーカを用いたパッシブアライメント方式により
行った。したがって半導体レーザ５０４および導波路型
受光素子５０５ともに、素子寸法のばらつきを±２０μ
ｍ以下におさめる必要があり、これと同レベルの素子分
離精度が要求される。
【００２８】本発明を適用することにより、半導体素子
実装における歩留まりが向上した。
実装における歩留まりが向上した。
【００２９】
【発明の効果】本発明により、半導体光素子製造工程の
一部である素子分離が、±２０μ以下の精度で可能にな
り、素子寸法の精度も±２０μ以下に抑えることができ
る。さらに、素子分離工程における素子分離用の目印に
起因した素子の欠け，斜め割れ等の不良がなくなり、歩
留まりが向上する。
一部である素子分離が、±２０μ以下の精度で可能にな
り、素子寸法の精度も±２０μ以下に抑えることができ
る。さらに、素子分離工程における素子分離用の目印に
起因した素子の欠け，斜め割れ等の不良がなくなり、歩
留まりが向上する。
【図１】本発明による位置合わせ基準となる目印が素子
分離を行う直線上から同直線に垂直方向に両側２カ所形
成された半導体素子の素子分離前の説明図。
分離を行う直線上から同直線に垂直方向に両側２カ所形
成された半導体素子の素子分離前の説明図。
【図２】図１の半導体素子を単体の素子に分離した説明
図。
図。
【図３】本発明による位置合わせ基準となる目印が素子
分離を行う直線上から同直線に垂直方向に片側１ヵ所形
成された半導体素子の素子分離前の説明図。
分離を行う直線上から同直線に垂直方向に片側１ヵ所形
成された半導体素子の素子分離前の説明図。
【図４】図３の半導体素子を単体の素子に分離した説明
図。
図。
【図５】本発明による実施例１の半導体素子を示した説
明図。
明図。
【図６】本発明による実施例１の半導体素子における、
素子分離後の素子単体上面を示した説明図。
素子分離後の素子単体上面を示した説明図。
【図７】図６におけるａ―ａ′断面を示した説明図。
【図８】本発明による実施例２の半導体素子における、
素子分離後の素子単体上面を示した説明図。
素子分離後の素子単体上面を示した説明図。
【図９】図８におけるｂ―ｂ′断面を示した説明図。
【図１０】本発明による実施例３の半導体素子におけ
る、素子分離後の素子単体上面を示した説明図。
る、素子分離後の素子単体上面を示した説明図。
【図１１】図１０におけるｃ―ｃ′断面を示した説明
図。
図。
【図１２】本発明による実施例４の半導体素子分離工程
の説明。スクライブ装置をテレビカメラレンズ、および
ダイヤモンドカッターにて表している。スクライブ時に
おける目印を用いた素子分離位置合わせの方法を示す説
明図。
の説明。スクライブ装置をテレビカメラレンズ、および
ダイヤモンドカッターにて表している。スクライブ時に
おける目印を用いた素子分離位置合わせの方法を示す説
明図。
【図１３】図１２に示したスクライブ時における目印を
用いた素子分離位置合わせ方法における、テレビカメラ
を通したディスプレイ画面を示す説明図。
用いた素子分離位置合わせ方法における、テレビカメラ
を通したディスプレイ画面を示す説明図。
【図１４】本発明による実施例５の説明図。
１１…位置合わせ基準となる目印、１２…半導体素子表
面、１３…半導体素子電極パターン。
面、１３…半導体素子電極パターン。
Claims (7)
- 【請求項１】半導体光素子を形成したウエハを素子に分
離する工程における位置合わせ基準となる目印が半導体
素子分離を行う直線上から離れた位置に、形成されてな
ることを特徴とする半導体光素子。 - 【請求項２】請求項１に記載の目印全体が半導体素子分
離を行う直線上から同直線と垂直方向に少なくとも５ミ
クロン以上離れた位置にある半導体光素子。 - 【請求項３】請求項１において、 該目印における表面部と、該目印周辺部における表面部
との間に、段差を設けた半導体光素子。 - 【請求項４】請求項１に記載の上記目印が、素子が横方
向にアレイ状にならぶバー形状に分離する場合に基準と
なる目印である半導体光素子。 - 【請求項５】請求項１に記載の上記目印が、素子を単体
に分離する場合に基準となる目印である半導体光素子。 - 【請求項６】請求項１に記載の上記目印表面の材料が、
電極メタル，半導体，絶縁膜、およびポリイミド樹脂で
ある半導体光素子。 - 【請求項７】請求項１に記載の目印の最大箇所寸法が、
５ミクロン以上である半導体光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036497A JPH10242574A (ja) | 1997-02-25 | 1997-02-25 | 半導体光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036497A JPH10242574A (ja) | 1997-02-25 | 1997-02-25 | 半導体光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242574A true JPH10242574A (ja) | 1998-09-11 |
Family
ID=12578592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4036497A Pending JPH10242574A (ja) | 1997-02-25 | 1997-02-25 | 半導体光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242574A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808228B1 (ko) | 2005-06-02 | 2008-02-29 | 세이코 엡슨 가부시키가이샤 | 광 소자 및 그 제조 방법 |
| JP2009111268A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 半導体発光素子の製造方法 |
| JP2009164157A (ja) * | 2007-12-28 | 2009-07-23 | Nichia Corp | 発光装置 |
| JP2010028020A (ja) * | 2008-07-24 | 2010-02-04 | Sharp Corp | 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法 |
| JP2013138104A (ja) * | 2011-12-28 | 2013-07-11 | Stanley Electric Co Ltd | Ｌｅｄと集光レンズとの位置合わせ構造及び位置合わせ方法 |
| WO2014091655A1 (ja) * | 2012-12-13 | 2014-06-19 | パナソニック株式会社 | 発光装置、照明用光源及び照明装置 |
| JP2016531425A (ja) * | 2013-07-25 | 2016-10-06 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法 |
-
1997
- 1997-02-25 JP JP4036497A patent/JPH10242574A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808228B1 (ko) | 2005-06-02 | 2008-02-29 | 세이코 엡슨 가부시키가이샤 | 광 소자 및 그 제조 방법 |
| JP2009111268A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 半導体発光素子の製造方法 |
| JP2009164157A (ja) * | 2007-12-28 | 2009-07-23 | Nichia Corp | 発光装置 |
| JP2010028020A (ja) * | 2008-07-24 | 2010-02-04 | Sharp Corp | 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法 |
| JP2013138104A (ja) * | 2011-12-28 | 2013-07-11 | Stanley Electric Co Ltd | Ｌｅｄと集光レンズとの位置合わせ構造及び位置合わせ方法 |
| WO2014091655A1 (ja) * | 2012-12-13 | 2014-06-19 | パナソニック株式会社 | 発光装置、照明用光源及び照明装置 |
| US9689537B2 (en) | 2012-12-13 | 2017-06-27 | Panasonic Intellectual Property Management Co., Ltd. | Light-emitting device, illumination light source, and illumination device |
| JP2016531425A (ja) * | 2013-07-25 | 2016-10-06 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6881610B2 (en) | Method and apparatus for preparing a plurality of dice in wafers | |
| US20200083662A1 (en) | Iii-v chip preparation and integration in silicon photonics | |
| CN1713468B (zh) | 用于晶片级光电封装的封盖及其制造方法 | |
| JPH01120885A (ja) | モノリシツクに形成されたレーザーダイオードの切り離し方法 | |
| US6335559B1 (en) | Semiconductor device cleave initiation | |
| US5259925A (en) | Method of cleaning a plurality of semiconductor devices | |
| JPH10242574A (ja) | 半導体光素子 | |
| US6174789B1 (en) | Method of dividing a compound semiconductor wafer into pellets by utilizing extremely narrow scribe regions | |
| US5763290A (en) | Method of fabricating semiconductor laser | |
| JP3315185B2 (ja) | 半導体光素子製造用アライメントマーカの製造方法 | |
| US7267780B1 (en) | Formation of facets on optical components | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| US6920267B2 (en) | Optical coupling device and manufacturing method thereof | |
| US6052178A (en) | Method for aligning optical elements one another on V-groove substrate | |
| JPH11251682A (ja) | 半導体光素子 | |
| JP2940602B2 (ja) | 光部品固定基板 | |
| JP3976875B2 (ja) | 半導体レーザ素子とその実装方法 | |
| JPH06160676A (ja) | 半導体レーザモジュールの製造方法 | |
| US20220367750A1 (en) | Method, device wafer, and optoelectronic device | |
| US6881600B2 (en) | Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby | |
| EP0871049A1 (en) | Semiconductor device | |
| JP2002198308A (ja) | マスクアライメント方法 | |
| JP3620772B2 (ja) | 半導体受光素子の製造方法 | |
| JPH10256664A (ja) | 光半導体装置のマーカ形成方法 | |
| CN115373059A (zh) | 一种狭缝结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |