JPH06160676A - 半導体レーザモジュールの製造方法 - Google Patents
半導体レーザモジュールの製造方法Info
- Publication number
- JPH06160676A JPH06160676A JP31828692A JP31828692A JPH06160676A JP H06160676 A JPH06160676 A JP H06160676A JP 31828692 A JP31828692 A JP 31828692A JP 31828692 A JP31828692 A JP 31828692A JP H06160676 A JPH06160676 A JP H06160676A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- groove
- optical fiber
- substrate
- markers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザと光ファイバとを同一基板上で
結合する半導体レーザモジュールの製造方法に関し、半
導体レーザと光ファイバとの位置合わせ精度を向上して
光結合効率の高い半導体レーザモジュールを製造する方
法を提供することを目的とする。 【構成】 基板１上に、光ファイバ実装用の溝３１を形
成し、同時に、光ファイバ実装用の溝３１の中心線の延
長上にあたる基板１上に１個または２個の溝マーカ４１
を形成し、一方、半導体レーザ１２の裏面に、活性層１
５を挟んで両側に等間隔に２個のマーカ１３を形成し、
基板１の表面を鏡面にして半導体レーザ１２の裏面に形
成された２個のマーカ１３を基板１の表面で反射させて
観測し、２個のマーカ１３の中心と１個の溝マーカ４１
または２個の溝マーカ４１の中心とを一致させて半導体
レーザ１２と光ファイバ１６とを位置合わせするように
する。
結合する半導体レーザモジュールの製造方法に関し、半
導体レーザと光ファイバとの位置合わせ精度を向上して
光結合効率の高い半導体レーザモジュールを製造する方
法を提供することを目的とする。 【構成】 基板１上に、光ファイバ実装用の溝３１を形
成し、同時に、光ファイバ実装用の溝３１の中心線の延
長上にあたる基板１上に１個または２個の溝マーカ４１
を形成し、一方、半導体レーザ１２の裏面に、活性層１
５を挟んで両側に等間隔に２個のマーカ１３を形成し、
基板１の表面を鏡面にして半導体レーザ１２の裏面に形
成された２個のマーカ１３を基板１の表面で反射させて
観測し、２個のマーカ１３の中心と１個の溝マーカ４１
または２個の溝マーカ４１の中心とを一致させて半導体
レーザ１２と光ファイバ１６とを位置合わせするように
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザと光ファ
イバとを同一基板上で結合する半導体レーザモジュール
の製造方法に関する。
イバとを同一基板上で結合する半導体レーザモジュール
の製造方法に関する。
【０００２】
【従来の技術】図３に半導体レーザアレイと光ファイバ
アレイとを結合する従来の方法を示す。図中、２１は半
導体レーザアレイであり、２２はシリコン基板であり、
２３は光ファイバ２４を固定するＶ溝であり、２５は半
導体レーザと接続される電極である。２６は半導体レー
ザアレイ２１の横方向位置合わせ用凸部であり、２７は
縦方向位置合わせ用凸部である。半導体レーザアレイ２
１には凹部２８が形成され、この凹部２８と横方向位置
合わせ用凸部２６とを係合させ、また、半導体レーザア
レイ２１の側面を縦方向位置合わせ用凸部２７に接触さ
せることで半導体レーザアレイ２１と光ファイバ２４と
を位置合わせした後半導体レーザアレイ２１と電極２５
とをハンダで固着する。この構造は、半導体レーザを固
定するヒートシンクと光ファイバを固定する治具とがシ
リコン基板２２をもって一体に形成されているため結合
の信頼性が向上するとゝもに、モジュールが小型にな
り、製造工程が簡単になり、部品点数が少なくなるとい
う特徴がある。
アレイとを結合する従来の方法を示す。図中、２１は半
導体レーザアレイであり、２２はシリコン基板であり、
２３は光ファイバ２４を固定するＶ溝であり、２５は半
導体レーザと接続される電極である。２６は半導体レー
ザアレイ２１の横方向位置合わせ用凸部であり、２７は
縦方向位置合わせ用凸部である。半導体レーザアレイ２
１には凹部２８が形成され、この凹部２８と横方向位置
合わせ用凸部２６とを係合させ、また、半導体レーザア
レイ２１の側面を縦方向位置合わせ用凸部２７に接触さ
せることで半導体レーザアレイ２１と光ファイバ２４と
を位置合わせした後半導体レーザアレイ２１と電極２５
とをハンダで固着する。この構造は、半導体レーザを固
定するヒートシンクと光ファイバを固定する治具とがシ
リコン基板２２をもって一体に形成されているため結合
の信頼性が向上するとゝもに、モジュールが小型にな
り、製造工程が簡単になり、部品点数が少なくなるとい
う特徴がある。
【０００３】
【発明が解決しようとする課題】基板２２上に形成され
る半導体レーザ位置合わせ用凸部２６・２７の厚さは、
通常２０〜３０μｍ必要である。この程度の厚さを有す
る凸部を１μｍという高い精度で加工することは困難で
ある。その結果、半導体レーザアレイ２１と光ファイバ
２４との間で位置ずれが生じ、光結合効率が低下すると
いう問題がある。また、凸部２７が半導体レーザの発光
端面に接触するため、発光端面の状態を劣化させるおそ
れがある。
る半導体レーザ位置合わせ用凸部２６・２７の厚さは、
通常２０〜３０μｍ必要である。この程度の厚さを有す
る凸部を１μｍという高い精度で加工することは困難で
ある。その結果、半導体レーザアレイ２１と光ファイバ
２４との間で位置ずれが生じ、光結合効率が低下すると
いう問題がある。また、凸部２７が半導体レーザの発光
端面に接触するため、発光端面の状態を劣化させるおそ
れがある。
【０００４】本発明の目的は、この欠点を解消すること
にあり、半導体レーザと光ファイバとの位置合わせ精度
を向上して光結合効率の高い半導体レーザモジュールを
製造する方法を提供することにある。
にあり、半導体レーザと光ファイバとの位置合わせ精度
を向上して光結合効率の高い半導体レーザモジュールを
製造する方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的は、同一基板
（１）上に半導体レーザ（１２）と光ファイバ（１６）
とを実装する半導体レーザモジュールの製造方法におい
て、前記の基板（１）上に光ファイバ実装用の溝（３
１）を形成し、同時に、この光ファイバ実装用の溝（３
１）の中心線の延長上にあたる前記の基板（１）上に１
個の溝マーカ（４１）を形成し、また、前記の半導体レ
ーザ（１２）の裏面に、活性層（１５）を挟んで両側に
等間隔に２個のマーカ（１３）を形成し、前記の基板
（１）の表面を鏡面にして前記の半導体レーザ（１２）
の裏面に形成された２個のマーカ（１３）を前記の基板
（１）の表面で反射させて観測し、この２個のマーカ
（１３）の中心と前記の溝マーカ（４１）とを一致させ
て前記の半導体レーザ（１２）と前記の光ファイバ（１
６）とを位置合わせする半導体レーザモジュールの製造
方法によって達成される。
（１）上に半導体レーザ（１２）と光ファイバ（１６）
とを実装する半導体レーザモジュールの製造方法におい
て、前記の基板（１）上に光ファイバ実装用の溝（３
１）を形成し、同時に、この光ファイバ実装用の溝（３
１）の中心線の延長上にあたる前記の基板（１）上に１
個の溝マーカ（４１）を形成し、また、前記の半導体レ
ーザ（１２）の裏面に、活性層（１５）を挟んで両側に
等間隔に２個のマーカ（１３）を形成し、前記の基板
（１）の表面を鏡面にして前記の半導体レーザ（１２）
の裏面に形成された２個のマーカ（１３）を前記の基板
（１）の表面で反射させて観測し、この２個のマーカ
（１３）の中心と前記の溝マーカ（４１）とを一致させ
て前記の半導体レーザ（１２）と前記の光ファイバ（１
６）とを位置合わせする半導体レーザモジュールの製造
方法によって達成される。
【０００６】なお、半導体レーザ（１２）の回転ずれを
防ぐには、前記の基板（１）上に形成する溝マーカ（４
１）を前記の光ファイバ実装用の溝（３１）の中心線の
延長上にこの中心線を挟んで等間隔に２個形成し、前記
の半導体レーザ（１２）の裏面に形成された２個のマー
カ（１４）の中心と前記の２個の溝マーカ（４１）の中
心とを一致させて前記の半導体レーザ（１２）と前記の
光ファイバ（１６）とを位置合わせするとよい。
防ぐには、前記の基板（１）上に形成する溝マーカ（４
１）を前記の光ファイバ実装用の溝（３１）の中心線の
延長上にこの中心線を挟んで等間隔に２個形成し、前記
の半導体レーザ（１２）の裏面に形成された２個のマー
カ（１４）の中心と前記の２個の溝マーカ（４１）の中
心とを一致させて前記の半導体レーザ（１２）と前記の
光ファイバ（１６）とを位置合わせするとよい。
【０００７】
【作用】図１または図２に原理説明図を示す。
【０００８】基板１上に形成する光ファイバ１６の固定
用Ｖ溝３１と半導体レーザ１２の位置合わせ用のＶ溝マ
ーカ４１とはフォトリソグラフィー技術を使用して形成
することができるため、光ファイバ固定用Ｖ溝３１と半
導体レーザ位置合わせ用Ｖ溝マーカ４１との間の位置関
係を１μｍ以下の精度で形成することができる。また、
半導体レーザ１２の裏面に形成されるマーカ、例えば図
１に示すような溝状の凹部１３、あるいは、図２に示す
ような金属パターン等からなる凸部１４もフォトリソグ
ラフィー技術により１μｍ以下の精度で半導体レーザ１
２のストライプ状の活性層１５の両側に等間隔に形成す
ることができる。
用Ｖ溝３１と半導体レーザ１２の位置合わせ用のＶ溝マ
ーカ４１とはフォトリソグラフィー技術を使用して形成
することができるため、光ファイバ固定用Ｖ溝３１と半
導体レーザ位置合わせ用Ｖ溝マーカ４１との間の位置関
係を１μｍ以下の精度で形成することができる。また、
半導体レーザ１２の裏面に形成されるマーカ、例えば図
１に示すような溝状の凹部１３、あるいは、図２に示す
ような金属パターン等からなる凸部１４もフォトリソグ
ラフィー技術により１μｍ以下の精度で半導体レーザ１
２のストライプ状の活性層１５の両側に等間隔に形成す
ることができる。
【０００９】基板１の表面を鏡面にしておけば、半導体
レーザ１２に形成されたマーカ１３または１４を基板表
面で反射させて基板１上に形成されている位置合わせ用
Ｖ溝マーカ４１と一緒に可視光で観察できるため、半導
体レーザの２個のマーカ１３または１４の中心を図１に
示すように基板１上に形成された位置合わせ用Ｖ溝マー
カ４１に合わせるか、または、図２に示すように２個の
位置合わせ用Ｖ溝マーカ４１の中心に合わせれば、１μ
ｍ以下の高い精度で位置合わせが可能になり、光結合効
率の高い半導体レーザモジュールを製造することがで
き、作業効率も向上する。
レーザ１２に形成されたマーカ１３または１４を基板表
面で反射させて基板１上に形成されている位置合わせ用
Ｖ溝マーカ４１と一緒に可視光で観察できるため、半導
体レーザの２個のマーカ１３または１４の中心を図１に
示すように基板１上に形成された位置合わせ用Ｖ溝マー
カ４１に合わせるか、または、図２に示すように２個の
位置合わせ用Ｖ溝マーカ４１の中心に合わせれば、１μ
ｍ以下の高い精度で位置合わせが可能になり、光結合効
率の高い半導体レーザモジュールを製造することがで
き、作業効率も向上する。
【００１０】なお、複数の半導体レーザよりなる半導体
レーザアレイを実装する場合には、位置合わせ用Ｖ溝マ
ーカ４１は図１に示すようにそれぞれの半導体レーザに
対して１個でよいが、半導体レーザ単体を実装する場合
には、半導体レーザの回転ずれを防ぐため、位置合わせ
用Ｖ溝マーカ４１は図２に示すように２個設けることが
好ましい。
レーザアレイを実装する場合には、位置合わせ用Ｖ溝マ
ーカ４１は図１に示すようにそれぞれの半導体レーザに
対して１個でよいが、半導体レーザ単体を実装する場合
には、半導体レーザの回転ずれを防ぐため、位置合わせ
用Ｖ溝マーカ４１は図２に示すように２個設けることが
好ましい。
【００１１】
【実施例】以下、図面を参照して、本発明の一実施例に
係る半導体レーザモジュールの製造方法について説明す
る。
係る半導体レーザモジュールの製造方法について説明す
る。
【００１２】図４（ａ）参照 厚さ１ｍｍのシリコン基板１をウェット酸素中で１０５
０℃の温度に加熱して熱酸化し、（１００）面上に１μ
ｍ厚のＳｉＯ2 膜２を形成する。次いで、フォトリソグ
ラフィー法を使用して光ファイバ固定用Ｖ溝形成領域３
と光ファイバ固定用Ｖ溝の中心線の延長上に形成される
半導体レーザの位置合わせ用Ｖ溝マーカ形成領域４とア
ース接続部形成領域５とに開口を有するフォトレジスト
マスク（図示せず。）を形成し、ＣＦ4 ガスを使用して
なす反応性イオンエッチング法を使用して露出するＳｉ
Ｏ2 膜２をエッチング除去した後、フォトレジストマス
クを酸素灰化により除去する。この結果、図に斜線を施
した領域のシリコン基板１上にＳｉＯ2 膜２が形成され
る。
０℃の温度に加熱して熱酸化し、（１００）面上に１μ
ｍ厚のＳｉＯ2 膜２を形成する。次いで、フォトリソグ
ラフィー法を使用して光ファイバ固定用Ｖ溝形成領域３
と光ファイバ固定用Ｖ溝の中心線の延長上に形成される
半導体レーザの位置合わせ用Ｖ溝マーカ形成領域４とア
ース接続部形成領域５とに開口を有するフォトレジスト
マスク（図示せず。）を形成し、ＣＦ4 ガスを使用して
なす反応性イオンエッチング法を使用して露出するＳｉ
Ｏ2 膜２をエッチング除去した後、フォトレジストマス
クを酸素灰化により除去する。この結果、図に斜線を施
した領域のシリコン基板１上にＳｉＯ2 膜２が形成され
る。
【００１３】図４（ｂ）参照 ３５％ＫＯＨ水溶液を使用して露出するシリコン基板１
をウェットエッチングし、光ファイバ固定用のＶ溝３１
と半導体レーザ位置合わせ用Ｖ溝マーカ４１とを形成す
る。なお、アース接続部５１のシリコン基板も同時にエ
ッチングされるがさしつかえない。
をウェットエッチングし、光ファイバ固定用のＶ溝３１
と半導体レーザ位置合わせ用Ｖ溝マーカ４１とを形成す
る。なお、アース接続部５１のシリコン基板も同時にエ
ッチングされるがさしつかえない。
【００１４】図５（ａ）参照 電子ビーム蒸着法を使用して、５００Å厚のチタン層と
５０００Å厚の金層とを順次積層してチタン／金積層膜
を形成し、フォトリソグラフィー法を使用して半導体レ
ーザ実装用電極形成領域６とアース接続部５１と光ファ
イバをハンダ固定する領域７とにレジスト膜（図示せ
ず。）を形成し、露出するチタン／金積層膜をウェット
エッチングにより除去した後、レジスト膜をアセトンに
より除去する。この結果、図に斜線を施した領域にチタ
ン／金積層膜が形成される。
５０００Å厚の金層とを順次積層してチタン／金積層膜
を形成し、フォトリソグラフィー法を使用して半導体レ
ーザ実装用電極形成領域６とアース接続部５１と光ファ
イバをハンダ固定する領域７とにレジスト膜（図示せ
ず。）を形成し、露出するチタン／金積層膜をウェット
エッチングにより除去した後、レジスト膜をアセトンに
より除去する。この結果、図に斜線を施した領域にチタ
ン／金積層膜が形成される。
【００１５】図５（ｂ）参照 チタン／金積層膜６上の半導体レーザ固定領域にリフト
オフ法を使用して金錫ハンダ層８を形成する。
オフ法を使用して金錫ハンダ層８を形成する。
【００１６】図６参照 図１または図２に示すように溝状の凹部１３または凸状
の金属パターン１４等よりなるマーカが形成されている
半導体レーザアレイ９を半導体レーザ固定領域上に移送
し、鏡面化されたシリコン基板表面で反射する半導体レ
ーザのマーカ１３または１４とシリコン基板１の表面に
形成された位置合わせ用Ｖ溝マーカ４１とを顕微鏡によ
り観測しながら位置合わせして半導体レーザアレイ９を
半導体レーザ固定領域の金錫ハンダ層８上に載置し、３
１０℃の温度に加熱して金錫ハンダ層８を溶融・固化し
て固着する。次に、金のボンディングワイヤ１０により
半導体レーザアレイ９の共通接地電極をアース接続部５
１に接続する。最後に、金コートした光ファイバアレイ
１１を錫ハンダを使用してＶ溝３１に固定する。
の金属パターン１４等よりなるマーカが形成されている
半導体レーザアレイ９を半導体レーザ固定領域上に移送
し、鏡面化されたシリコン基板表面で反射する半導体レ
ーザのマーカ１３または１４とシリコン基板１の表面に
形成された位置合わせ用Ｖ溝マーカ４１とを顕微鏡によ
り観測しながら位置合わせして半導体レーザアレイ９を
半導体レーザ固定領域の金錫ハンダ層８上に載置し、３
１０℃の温度に加熱して金錫ハンダ層８を溶融・固化し
て固着する。次に、金のボンディングワイヤ１０により
半導体レーザアレイ９の共通接地電極をアース接続部５
１に接続する。最後に、金コートした光ファイバアレイ
１１を錫ハンダを使用してＶ溝３１に固定する。
【００１７】図７参照 光ファイバ固定用Ｖ溝３１の幅を変えたときの結合損失
の測定結果を図７に示す。Ｖ溝の幅を変えると光ファイ
バの高さが変わって半導体レーザとの光軸がずれ、結合
損失が変化する。実験に使用した光ファイバと半導体レ
ーザのスポットサイズはそれぞれ５μｍと１μｍであ
る。このように滑らかに変化するグラフが得られるとい
うことは、半導体レーザと光ファイバとの光軸が水平方
向において精度よく一致していることを示している。Ｖ
溝の幅を変えて光軸を垂直方向に一致させたときの最小
結合損失は約８ｄＢであり、本発明の製造方法により半
導体レーザと光ファイバとの光軸を高精度に位置合わせ
可能なことが実証された。
の測定結果を図７に示す。Ｖ溝の幅を変えると光ファイ
バの高さが変わって半導体レーザとの光軸がずれ、結合
損失が変化する。実験に使用した光ファイバと半導体レ
ーザのスポットサイズはそれぞれ５μｍと１μｍであ
る。このように滑らかに変化するグラフが得られるとい
うことは、半導体レーザと光ファイバとの光軸が水平方
向において精度よく一致していることを示している。Ｖ
溝の幅を変えて光軸を垂直方向に一致させたときの最小
結合損失は約８ｄＢであり、本発明の製造方法により半
導体レーザと光ファイバとの光軸を高精度に位置合わせ
可能なことが実証された。
【００１８】
【発明の効果】以上説明したとおり、本発明に係る半導
体レーザモジュールの製造方法においては、半導体レー
ザと基板とにそれぞれマーカを形成し、基板の表面を鏡
面にして半導体レーザに形成されたマーカを基板の表面
で反射させて観測し、このマーカと基板上に形成された
マーカとを使用して位置合わせしているので、光ファイ
バと半導体レーザとの光軸を高精度にしかも簡単に一致
させることができ、量産性、信頼性、経済性を著しく向
上することができる。
体レーザモジュールの製造方法においては、半導体レー
ザと基板とにそれぞれマーカを形成し、基板の表面を鏡
面にして半導体レーザに形成されたマーカを基板の表面
で反射させて観測し、このマーカと基板上に形成された
マーカとを使用して位置合わせしているので、光ファイ
バと半導体レーザとの光軸を高精度にしかも簡単に一致
させることができ、量産性、信頼性、経済性を著しく向
上することができる。
【図１】本発明の原理説明図である。
【図２】本発明の原理説明図である。
【図３】従来技術に係る半導体レーザアレイモジュール
の構成図である。
の構成図である。
【図４】本発明に係る半導体レーザアレイモジュールの
製造工程図である。
製造工程図である。
【図５】本発明に係る半導体レーザアレイモジュールの
製造工程図である。
製造工程図である。
【図６】本発明に係る半導体レーザアレイモジュールの
製造工程図である。
製造工程図である。
【図７】Ｖ溝の深さと光結合損失との関係を示すグラフ
である。
である。
１ シリコン基板 ２ ＳｉＯ2 膜 ３ 光ファイバ固定用Ｖ溝形成領域 ３１ 光ファイバ固定用溝（Ｖ溝） ４ 半導体レーザ位置合わせ用Ｖ溝マーカ形成領域 ４１ 半導体レーザ位置合わせ用溝マーカ ５ アース接続部形成領域 ５１ アース接続部 ６ 電極形成領域 ７ 光ファイバのハンダ固定領域 ８ 金錫ハンダ層 ９ 半導体レーザアレイ １０ ボンディングワイヤ １１ 光ファイバアレイ １２ 半導体レーザ １３・１４ マーカ １５ 活性層 １６ 光ファイバ ２１ 半導体レーザアレイ ２２ シリコン基板 ２３ 光ファイバ固定用Ｖ溝 ２４ 光ファイバ ２５ 電極 ２６・２７ 位置合わせ用凸部 ２８ 位置合わせ用凹部
Claims (2)
- 【請求項１】 同一基板（１）上に半導体レーザ（１
２）と光ファイバ（１６）とを実装する半導体レーザモ
ジュールの製造方法において、 前記基板（１）上に光ファイバ実装用の溝（３１）を形
成し、同時に、該光ファイバ実装用の溝（３１）の中心
線の延長上にあたる前記基板（１）上に１個の溝マーカ
（４１）を形成し、 前記半導体レーザ（１２）の裏面に、活性層（１５）を
挟んで両側に等間隔に２個のマーカ（１３）を形成し、 前記基板（１）の表面を鏡面にし、前記半導体レーザ
（１２）の裏面に形成された２個のマーカ（１３）を前
記基板（１）の表面で反射させて観測し、該２個のマー
カ（１３）の中心と前記溝マーカ（４１）とを一致させ
て前記半導体レーザ（１２）と前記光ファイバ（１６）
とを位置合わせすることを特徴とする半導体レーザモジ
ュールの製造方法。 - 【請求項２】 前記基板（１）上に形成する溝マーカ
（４１）を前記光ファイバ実装用の溝（３１）の中心線
の延長上に該中心線を挟んで等間隔に２個形成し、 前記半導体レーザ（１２）の裏面に形成された２個のマ
ーカ（１４）の中心と前記２個の溝マーカ（４１）の中
心とを一致させて前記半導体レーザ（１２）と前記光フ
ァイバ（１６）とを位置合わせすることを特徴とする請
求項１記載の半導体レーザモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828692A JP2995521B2 (ja) | 1992-11-27 | 1992-11-27 | 半導体レーザモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828692A JP2995521B2 (ja) | 1992-11-27 | 1992-11-27 | 半導体レーザモジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06160676A true JPH06160676A (ja) | 1994-06-07 |
| JP2995521B2 JP2995521B2 (ja) | 1999-12-27 |
Family
ID=18097513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31828692A Expired - Lifetime JP2995521B2 (ja) | 1992-11-27 | 1992-11-27 | 半導体レーザモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995521B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012270A1 (fr) * | 1995-09-27 | 1997-04-03 | The Furukawa Electric Co., Ltd. | Module monte sur une surface et procede de production |
| US6058234A (en) * | 1996-11-05 | 2000-05-02 | Nec Corporation | Structure for mounting an optical device |
| WO2001091258A1 (fr) * | 2000-05-22 | 2001-11-29 | Toray Engineering Co., Ltd. | Procede de montage de puce |
| CN104238045A (zh) * | 2014-09-22 | 2014-12-24 | 华进半导体封装先导技术研发中心有限公司 | 一种用于光电器件封装的载片 |
| US10424555B2 (en) | 2017-06-29 | 2019-09-24 | Nichia Corporation | Mounting component, semiconductor device using same, and manufacturing method thereof |
-
1992
- 1992-11-27 JP JP31828692A patent/JP2995521B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012270A1 (fr) * | 1995-09-27 | 1997-04-03 | The Furukawa Electric Co., Ltd. | Module monte sur une surface et procede de production |
| GB2309796A (en) * | 1995-09-27 | 1997-08-06 | Furukawa Electric Co Ltd | Surface mount module and production method thereof |
| US5861637A (en) * | 1995-09-27 | 1999-01-19 | The Furukawa Electric Co., Ltd. | Surface-mounted module which permits the light output of an optical semiconductor device mounted thereon to be increased, and a method of producing the surface-mounted module |
| GB2309796B (en) * | 1995-09-27 | 2000-01-26 | Furukawa Electric Co Ltd | Surface-mounted module and a method of producing the same |
| US6058234A (en) * | 1996-11-05 | 2000-05-02 | Nec Corporation | Structure for mounting an optical device |
| WO2001091258A1 (fr) * | 2000-05-22 | 2001-11-29 | Toray Engineering Co., Ltd. | Procede de montage de puce |
| JP5300168B2 (ja) * | 2000-05-22 | 2013-09-25 | 東レエンジニアリング株式会社 | チップの実装方法 |
| CN104238045A (zh) * | 2014-09-22 | 2014-12-24 | 华进半导体封装先导技术研发中心有限公司 | 一种用于光电器件封装的载片 |
| US10424555B2 (en) | 2017-06-29 | 2019-09-24 | Nichia Corporation | Mounting component, semiconductor device using same, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2995521B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117107B2 (ja) | 光集積回路素子の組立構造 | |
| JPH06334274A (ja) | 多ダイオード・レーザー・アレイ | |
| JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
| KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| US6882668B2 (en) | Semiconductor laser diode chip and its positioning and mouting method | |
| JPH06160676A (ja) | 半導体レーザモジュールの製造方法 | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| JPH08110446A (ja) | 光伝送モジュール | |
| KR100524672B1 (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
| JPH09232677A (ja) | 半導体レーザ | |
| JP2002014258A (ja) | 光半導体素子キャリア及びそれを備えた光アセンブリ | |
| JP4729893B2 (ja) | 半導体光学装置の製造方法 | |
| JPH05297244A (ja) | 光導波路 | |
| JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
| JP2982861B2 (ja) | 光結合器及びその製造方法 | |
| JPH0339706A (ja) | 光モジュール | |
| JP3467151B2 (ja) | 光モジュール | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| KR0169838B1 (ko) | 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법 | |
| JP2002064237A (ja) | 結晶性基板の劈開方法 | |
| JP2001242349A (ja) | 光部品実装用基板およびそれを用いた光モジュール | |
| JP2002107584A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| JPH07162098A (ja) | 光素子アレイと光ファイバとの自動位置決め方法 | |
| JP2007080933A (ja) | 半導体光学装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 14 |