JPH09232677A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH09232677A JPH09232677A JP8032408A JP3240896A JPH09232677A JP H09232677 A JPH09232677 A JP H09232677A JP 8032408 A JP8032408 A JP 8032408A JP 3240896 A JP3240896 A JP 3240896A JP H09232677 A JPH09232677 A JP H09232677A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- substrate
- chips
- guide grooves
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 １つの半導体レーザから波長の異なる２以上
のレーザ光を出力し、かつそれらの光軸を高精度に設定
できるようにする。 【解決手段】 波長の異なるレーザ光を出力する第１、
第２の半導体レーザチップ１、２を、放熱基板３に形成
されたガイド溝３ａ、３ｂに沿って設置した。
のレーザ光を出力し、かつそれらの光軸を高精度に設定
できるようにする。 【解決手段】 波長の異なるレーザ光を出力する第１、
第２の半導体レーザチップ１、２を、放熱基板３に形成
されたガイド溝３ａ、３ｂに沿って設置した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザに関
し、例えば光記録再生装置や光通信装置の光源として用
いることができるものである。
し、例えば光記録再生装置や光通信装置の光源として用
いることができるものである。
【０００２】
【発明が解決しようとする課題】従来、光記録再生装置
用においては、少なくとも記録ビーム用と再生ビーム用
に２波長の光源が必要となる。この種の光記録再生装置
としては、特開昭５８−１４６０３８号公報に開示され
たものがあり、２つの独立配置した半導体レーザを用い
て２波長必要な光学系を構成している。
用においては、少なくとも記録ビーム用と再生ビーム用
に２波長の光源が必要となる。この種の光記録再生装置
としては、特開昭５８−１４６０３８号公報に開示され
たものがあり、２つの独立配置した半導体レーザを用い
て２波長必要な光学系を構成している。
【０００３】しかしながら、このものは、２つの独立配
置した半導体レーザを用いているため、光学系が複雑に
なるとともに、光軸の調整を必要とするという問題があ
る。本発明は上記問題に鑑みたもので、１つの半導体レ
ーザから波長の異なる２以上のレーザ光を出力し、かつ
それらの光軸を高精度に設定できるようにすることを目
的とする。
置した半導体レーザを用いているため、光学系が複雑に
なるとともに、光軸の調整を必要とするという問題があ
る。本発明は上記問題に鑑みたもので、１つの半導体レ
ーザから波長の異なる２以上のレーザ光を出力し、かつ
それらの光軸を高精度に設定できるようにすることを目
的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至６に記載の発明においては、第１、第
２の半導体レーザチップを、１つの基板に形成されたガ
イド溝に沿って設置したことを特徴としている。従っ
て、ガイド溝を光軸に合わせて形成しておくことによ
り、第１、第２の半導体レーザチップ１、２をガイド溝
３ａ、３ｂに沿って設置するだけで、容易にかつ高精度
に所望の光軸を得ることができる。
め、請求項１乃至６に記載の発明においては、第１、第
２の半導体レーザチップを、１つの基板に形成されたガ
イド溝に沿って設置したことを特徴としている。従っ
て、ガイド溝を光軸に合わせて形成しておくことによ
り、第１、第２の半導体レーザチップ１、２をガイド溝
３ａ、３ｂに沿って設置するだけで、容易にかつ高精度
に所望の光軸を得ることができる。
【０００５】この場合、請求項３、４に記載の発明のよ
うに、ガイド溝内の端部に合わせて第１、第２の半導体
レーザチップの一面を位置決めすることにより、光軸を
一層高精度に設定することができる。また、請求項７乃
至９に記載の発明においては、半導体基板上に、少なく
とも２つに分離された素子領域を形成し、それぞれの素
子領域における活性層のバンドギャップを互いに異なら
せるようにしたことを特徴としている。
うに、ガイド溝内の端部に合わせて第１、第２の半導体
レーザチップの一面を位置決めすることにより、光軸を
一層高精度に設定することができる。また、請求項７乃
至９に記載の発明においては、半導体基板上に、少なく
とも２つに分離された素子領域を形成し、それぞれの素
子領域における活性層のバンドギャップを互いに異なら
せるようにしたことを特徴としている。
【０００６】従って、活性層のバンドギャップが異なる
ことにより、それぞれの素子領域における活性層から波
長の異なるレーザ光が出力されることになる。この場
合、半導体基板上にそれぞれの素子領域が形成されるた
め、それぞれのレーザ光の光軸を高精度に設定すること
ができる。なお、請求項８、９に記載の発明において
は、混晶化技術を用いて活性層のバンドギャップを異な
らせるようにしている。
ことにより、それぞれの素子領域における活性層から波
長の異なるレーザ光が出力されることになる。この場
合、半導体基板上にそれぞれの素子領域が形成されるた
め、それぞれのレーザ光の光軸を高精度に設定すること
ができる。なお、請求項８、９に記載の発明において
は、混晶化技術を用いて活性層のバンドギャップを異な
らせるようにしている。
【０００７】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）図１は、本発明の第１実施形態を示す
半導体レーザの斜視図である。記録用のレーザ光（波長
ａ）を出力する第１の半導体レーザチップ１と、再生用
のレーザ光（波長ｂ）を出力する第２の半導体レーザチ
ップ２とが、放熱基板３の上面に並列配置されている。
について説明する。 （第１実施形態）図１は、本発明の第１実施形態を示す
半導体レーザの斜視図である。記録用のレーザ光（波長
ａ）を出力する第１の半導体レーザチップ１と、再生用
のレーザ光（波長ｂ）を出力する第２の半導体レーザチ
ップ２とが、放熱基板３の上面に並列配置されている。
【０００８】ここで、放熱基板３には、ガイド溝３ａ、
３ｂが平行に形成されており、ガイド溝３ａ、３ｂ内に
第１、第２の半導体レーザチップ１、２が設置される。
従って、第１、第２の半導体レーザチップ１、２をガイ
ド溝３ａ、３ｂに沿って設置するだけで、容易かつ高精
度に平行な光軸を得ることができる。次に、上記した半
導体レーザの製造方法について説明する。
３ｂが平行に形成されており、ガイド溝３ａ、３ｂ内に
第１、第２の半導体レーザチップ１、２が設置される。
従って、第１、第２の半導体レーザチップ１、２をガイ
ド溝３ａ、３ｂに沿って設置するだけで、容易かつ高精
度に平行な光軸を得ることができる。次に、上記した半
導体レーザの製造方法について説明する。
【０００９】まず、放熱基板３となるシリコン基板を用
意し、その上にシリコン酸化膜をスパッタ法により堆積
する。その上にホトリソグラフィによりフォトレジスト
をパターニングし、レジストをマスクとしてシリコン酸
化膜をフッ酸などによりエッチングする。次に、パター
ニングしたシリコン酸化膜をマスクとして、シリコン基
板をエッチングし、ガイド溝３ａ、３ｂを形成する。こ
の場合、半導体レーザチップの装着を容易にするため、
半導体レーザチップの幅よりもガイド溝の幅を大きくし
ておく。例えば、半導体レーザチップの幅を３００μｍ
とすると、ガイド溝の幅を３０５μｍ程度にしておく。
意し、その上にシリコン酸化膜をスパッタ法により堆積
する。その上にホトリソグラフィによりフォトレジスト
をパターニングし、レジストをマスクとしてシリコン酸
化膜をフッ酸などによりエッチングする。次に、パター
ニングしたシリコン酸化膜をマスクとして、シリコン基
板をエッチングし、ガイド溝３ａ、３ｂを形成する。こ
の場合、半導体レーザチップの装着を容易にするため、
半導体レーザチップの幅よりもガイド溝の幅を大きくし
ておく。例えば、半導体レーザチップの幅を３００μｍ
とすると、ガイド溝の幅を３０５μｍ程度にしておく。
【００１０】次に、ガイド溝３ａ、３ｂを形成したシリ
コン基板の表面にチタン、ニッケルおよび金の薄膜をこ
の順に形成する。これらは、第１、第２の半導体レーザ
チップ１、２のそれぞれの下部電極と電気的に接続され
る共通電極となる。この後、金錫はんだを用いて第１、
第２の半導体レーザチップ１、２を、ガイド溝３ａ、３
ｂに沿って取り付ける。この場合、図２（図１に示す半
導体レーザを光出力方向からみた平面図）に示すよう
に、第１、第２の半導体レーザチップ１、２のそれぞれ
の一方の側面（レーザビームと平行になる面）をガイド
溝３ａ、３ｂの一方の端部に合わせる、例えば図に示す
ように、ガイド溝３ａ、３ｂの左側端部Ａ、Ｂに半導体
レーザチップ１、２の左側側面を合わせることにより、
第１、第２の半導体レーザチップ１、２間の距離を一定
にして取り付け精度を高くすることができる。
コン基板の表面にチタン、ニッケルおよび金の薄膜をこ
の順に形成する。これらは、第１、第２の半導体レーザ
チップ１、２のそれぞれの下部電極と電気的に接続され
る共通電極となる。この後、金錫はんだを用いて第１、
第２の半導体レーザチップ１、２を、ガイド溝３ａ、３
ｂに沿って取り付ける。この場合、図２（図１に示す半
導体レーザを光出力方向からみた平面図）に示すよう
に、第１、第２の半導体レーザチップ１、２のそれぞれ
の一方の側面（レーザビームと平行になる面）をガイド
溝３ａ、３ｂの一方の端部に合わせる、例えば図に示す
ように、ガイド溝３ａ、３ｂの左側端部Ａ、Ｂに半導体
レーザチップ１、２の左側側面を合わせることにより、
第１、第２の半導体レーザチップ１、２間の距離を一定
にして取り付け精度を高くすることができる。
【００１１】なお、第１、第２の半導体レーザチップ
１、２のそれぞれの上部電極は、ワイヤボンディングに
より、図示しない駆動回路と電気的に接続される。上記
した構成によれば、ガイド溝３ａ、３ｂは、上述した半
導体技術を用いて精度よく作製できるため、第１、第２
の半導体レーザチップ１、２を高精度に配置でき、それ
ぞれの光軸を平行にすることができる。
１、２のそれぞれの上部電極は、ワイヤボンディングに
より、図示しない駆動回路と電気的に接続される。上記
した構成によれば、ガイド溝３ａ、３ｂは、上述した半
導体技術を用いて精度よく作製できるため、第１、第２
の半導体レーザチップ１、２を高精度に配置でき、それ
ぞれの光軸を平行にすることができる。
【００１２】なお、第１、第２の半導体レーザチップ
１、２から記録用レーザ光と再生用レーザ光を同時に出
力すれば、光記録再生装置において、記録と再生を同時
に行うことができる。図３に、上記した実施形態の変形
例を示す。この変形例では、放熱基板３に１つのガイド
溝３ｃを形成し、その両端部Ｃ、Ｄに第１、第２の半導
体レーザチップ１、２の左側側面、右側側面を位置合わ
せして、第１、第２の半導体レーザチップ１、２を取り
付けるようにしている。このような構成としても、第
１、第２の半導体レーザチップ１、２間の距離を一定に
して取り付け精度を高くすることができる。
１、２から記録用レーザ光と再生用レーザ光を同時に出
力すれば、光記録再生装置において、記録と再生を同時
に行うことができる。図３に、上記した実施形態の変形
例を示す。この変形例では、放熱基板３に１つのガイド
溝３ｃを形成し、その両端部Ｃ、Ｄに第１、第２の半導
体レーザチップ１、２の左側側面、右側側面を位置合わ
せして、第１、第２の半導体レーザチップ１、２を取り
付けるようにしている。このような構成としても、第
１、第２の半導体レーザチップ１、２間の距離を一定に
して取り付け精度を高くすることができる。
【００１３】図４に、さらに他の変形例を示す。この変
形例では、放熱基板３の両面にガイド溝３ｃ、３ｄを形
成し、第１、第２の半導体レーザチップ１、２を放熱基
板３の両面に取り付けるようにしている。この場合、２
つの半導体レーザチップ１、２の距離は放熱基板３の厚
さとガイド溝３ｃ、３ｄの深さによって決まるが、どち
らも精度よく作製することができるので、半導体レーザ
チップ１、２間の距離も精度よくすることができる。
形例では、放熱基板３の両面にガイド溝３ｃ、３ｄを形
成し、第１、第２の半導体レーザチップ１、２を放熱基
板３の両面に取り付けるようにしている。この場合、２
つの半導体レーザチップ１、２の距離は放熱基板３の厚
さとガイド溝３ｃ、３ｄの深さによって決まるが、どち
らも精度よく作製することができるので、半導体レーザ
チップ１、２間の距離も精度よくすることができる。
【００１４】図５に、さらに他の変形例を示す。この変
形例では、ガイド溝３ｅ、３ｆを、断面が三角形になる
ように形成し、その一面において第１、第２の半導体レ
ーザチップ１、２の底面を取り付けている。このような
配置にすると、それぞれの半導体レーザチップからの出
力光の偏光方向が異なるように配置できるので、偏光方
向の違いを利用する光学系に用いることが可能となる。
形例では、ガイド溝３ｅ、３ｆを、断面が三角形になる
ように形成し、その一面において第１、第２の半導体レ
ーザチップ１、２の底面を取り付けている。このような
配置にすると、それぞれの半導体レーザチップからの出
力光の偏光方向が異なるように配置できるので、偏光方
向の違いを利用する光学系に用いることが可能となる。
【００１５】なお、上述した実施形態において、放熱基
板３にガイド溝３ａ、３ｂ等を形成する場合、放熱基板
３に突起を形成したり、放熱基板３に他の基板を張りつ
けるなどして、突起間あるいは他の基板間でガイド溝を
形成するようにしてもよい。また、放熱基板３は、その
表面において上記した金等の導電性材料膜を有するもの
に限らず、放熱基板３全体を導電性材料にて構成しても
よい。また、放熱基板３の下に銅製のヒートシンクを設
けてもよい。さらに、ガイド溝を形成する基板は、必ず
しも放熱基板とする必要はなく、ガイド溝を形成する半
導体レーザチップ設置用の基板を放熱基板上に設けるよ
うにしてもよい。 （第２実施形態）半導体レーザの発振波長は、活性層の
バンドギャップで決まる。従って、バンドギャップが異
なる２つの活性層を１００μｍ程度以下の狭い間隔で並
べると、１素子サイズで、波長の異なる２つのレーザ光
を出力する半導体レーザが実現できる。
板３にガイド溝３ａ、３ｂ等を形成する場合、放熱基板
３に突起を形成したり、放熱基板３に他の基板を張りつ
けるなどして、突起間あるいは他の基板間でガイド溝を
形成するようにしてもよい。また、放熱基板３は、その
表面において上記した金等の導電性材料膜を有するもの
に限らず、放熱基板３全体を導電性材料にて構成しても
よい。また、放熱基板３の下に銅製のヒートシンクを設
けてもよい。さらに、ガイド溝を形成する基板は、必ず
しも放熱基板とする必要はなく、ガイド溝を形成する半
導体レーザチップ設置用の基板を放熱基板上に設けるよ
うにしてもよい。 （第２実施形態）半導体レーザの発振波長は、活性層の
バンドギャップで決まる。従って、バンドギャップが異
なる２つの活性層を１００μｍ程度以下の狭い間隔で並
べると、１素子サイズで、波長の異なる２つのレーザ光
を出力する半導体レーザが実現できる。
【００１６】本実施形態では、混晶化技術を用いて２つ
の活性層のバンドギャップを異ならせて２波長発光型の
半導体レーザを実現している。ここで、混晶化とは、不
純物原子を熱拡散したり、あるいはイオン注入によって
不純物を導入した後に熱処理を行うことにより、ヘテロ
界面によって空間内に隔てられていた構成元素が混じり
合って結晶変態が変化する現象である。この混晶化技術
を使い、低しきい値電流でかつ横モードが制御された半
導体レーザを実現することができる。
の活性層のバンドギャップを異ならせて２波長発光型の
半導体レーザを実現している。ここで、混晶化とは、不
純物原子を熱拡散したり、あるいはイオン注入によって
不純物を導入した後に熱処理を行うことにより、ヘテロ
界面によって空間内に隔てられていた構成元素が混じり
合って結晶変態が変化する現象である。この混晶化技術
を使い、低しきい値電流でかつ横モードが制御された半
導体レーザを実現することができる。
【００１７】以下、この実施形態について詳述する。図
６に本実施形態に係る半導体レーザの斜視図を示す。図
に示すように、ＧａＡｓウェハ１１上に、ｎ型ＧａＡｓ
のバッファ層１２、ｎ型ＡｌＧａＡｓのクラッド層１
３、ＧａＡｓの活性層１４、ｐ型ＡｌＧａＡｓのクラッ
ド層１５、およびｐ型ＧａＡｓのキャップ層１６が積層
形成されている。ここで、クラッド層１５、およびキャ
ップ層１６は、２つに分離された素子領域を形成するリ
ッジ構造となっており、それぞれの素子領域のキャップ
層１６上に開口部を有して絶縁層（ＳｉＯ2 層）１７が
形成され、その上に上部電極１８が形成されている。ま
た、ＧａＡｓウェハ１１には下部電極１９が形成されて
いる。
６に本実施形態に係る半導体レーザの斜視図を示す。図
に示すように、ＧａＡｓウェハ１１上に、ｎ型ＧａＡｓ
のバッファ層１２、ｎ型ＡｌＧａＡｓのクラッド層１
３、ＧａＡｓの活性層１４、ｐ型ＡｌＧａＡｓのクラッ
ド層１５、およびｐ型ＧａＡｓのキャップ層１６が積層
形成されている。ここで、クラッド層１５、およびキャ
ップ層１６は、２つに分離された素子領域を形成するリ
ッジ構造となっており、それぞれの素子領域のキャップ
層１６上に開口部を有して絶縁層（ＳｉＯ2 層）１７が
形成され、その上に上部電極１８が形成されている。ま
た、ＧａＡｓウェハ１１には下部電極１９が形成されて
いる。
【００１８】ここで、上記した２つの素子領域における
活性層１４は、混晶化技術を用いて互いにバンドギャッ
プが異なるように形成されており、これによって、それ
ぞれの素子領域から異なる波長のレーザ光が出力され
る。次に、上記半導体レーザの製造方法について図７の
工程図を基に説明する。 〔図７（ａ）の薄膜堆積工程〕まず、ＧａＡｓウェハ１
１にｎ型ＧａＡｓのバッファ層１２を２μｍ、ｎ型Ａｌ
ＧａＡｓのクラッド層１３を１μｍ、さらにＧａＡｓの
活性層１４を０．１μｍ、ｐ型ＡｌＧａＡｓのクラッド
層１５を１μｍ、さらにｐ型ＧａＡｓのキャップ層１６
を１μｍ、それぞれＭＯＣＶＤ法により堆積する。Ａｌ
ＧａＡｓのＧａに対するＡｌ組成は０．５とする。 〔図７（ｂ）のリッジ形成工程〕フォトリソ工程によ
り、クラッド層１５およびキャップ層１６を幅４μｍの
リッジ構造とし、横モードを制御する（横方向への電流
の流れを制限して発光領域を規定する）。この工程によ
り、２つに分離されたリッジ領域（素子領域）が形成さ
れる。 〔図７（ｃ）のＳｉ薄膜形成工程〕右側のリッジ領域に
Ｓｉ薄膜２０を真空蒸着する。 〔図７（ｄ）の熱処理工程〕６７５℃、５時間の熱処理
を施す。この熱処理は、活性層１４にＳｉ原子を熱拡散
させて結晶変態を起こさせるために行う。この工程によ
って、右側のリッジ領域の点線で示す範囲でＳｉ原子が
熱拡散して混晶化が生じる。その結果、右側のリッジ領
域と左側のリッジ領域において活性層１４のバンドギャ
ップが異なることになる。 〔図７（ｅ）の電極形成工程〕ＳｉＯ2 層１７を成膜
し、窓開けを行ってそれぞれに上部電極１８を形成する
とともに、裏面に下部電極１９を形成する。
活性層１４は、混晶化技術を用いて互いにバンドギャッ
プが異なるように形成されており、これによって、それ
ぞれの素子領域から異なる波長のレーザ光が出力され
る。次に、上記半導体レーザの製造方法について図７の
工程図を基に説明する。 〔図７（ａ）の薄膜堆積工程〕まず、ＧａＡｓウェハ１
１にｎ型ＧａＡｓのバッファ層１２を２μｍ、ｎ型Ａｌ
ＧａＡｓのクラッド層１３を１μｍ、さらにＧａＡｓの
活性層１４を０．１μｍ、ｐ型ＡｌＧａＡｓのクラッド
層１５を１μｍ、さらにｐ型ＧａＡｓのキャップ層１６
を１μｍ、それぞれＭＯＣＶＤ法により堆積する。Ａｌ
ＧａＡｓのＧａに対するＡｌ組成は０．５とする。 〔図７（ｂ）のリッジ形成工程〕フォトリソ工程によ
り、クラッド層１５およびキャップ層１６を幅４μｍの
リッジ構造とし、横モードを制御する（横方向への電流
の流れを制限して発光領域を規定する）。この工程によ
り、２つに分離されたリッジ領域（素子領域）が形成さ
れる。 〔図７（ｃ）のＳｉ薄膜形成工程〕右側のリッジ領域に
Ｓｉ薄膜２０を真空蒸着する。 〔図７（ｄ）の熱処理工程〕６７５℃、５時間の熱処理
を施す。この熱処理は、活性層１４にＳｉ原子を熱拡散
させて結晶変態を起こさせるために行う。この工程によ
って、右側のリッジ領域の点線で示す範囲でＳｉ原子が
熱拡散して混晶化が生じる。その結果、右側のリッジ領
域と左側のリッジ領域において活性層１４のバンドギャ
ップが異なることになる。 〔図７（ｅ）の電極形成工程〕ＳｉＯ2 層１７を成膜
し、窓開けを行ってそれぞれに上部電極１８を形成する
とともに、裏面に下部電極１９を形成する。
【００１９】そして、素子長４００μｍに劈開し、図６
の半導体レーザを作製する。このようにして作製された
半導体レーザにおいて、駆動電流１００ｍＡにおける各
領域からの発光波長は、混晶化しない領域で約８００ｎ
ｍ、混晶化した領域で約７００ｎｍであった。なお、上
記図７（ｃ）に示す工程では、混晶化を行うためにＳｉ
薄膜２０を真空蒸着して全体に熱処理を施すものを示し
たが、右側のリッジ領域にＳｉをイオン注入し全体に熱
処理を施して、Ｓｉ原子を活性層１４に導入し混晶化を
行うようにしてもよい。
の半導体レーザを作製する。このようにして作製された
半導体レーザにおいて、駆動電流１００ｍＡにおける各
領域からの発光波長は、混晶化しない領域で約８００ｎ
ｍ、混晶化した領域で約７００ｎｍであった。なお、上
記図７（ｃ）に示す工程では、混晶化を行うためにＳｉ
薄膜２０を真空蒸着して全体に熱処理を施すものを示し
たが、右側のリッジ領域にＳｉをイオン注入し全体に熱
処理を施して、Ｓｉ原子を活性層１４に導入し混晶化を
行うようにしてもよい。
【００２０】また、上記第２実施形態に示す半導体レー
ザは、図示しない放熱基板上に設置されるが、その場合
に、第１実施形態に示す放熱基板３上に、第２実施形態
の半導体レーザを複数設置するようにすれば、それらの
光軸合わせを高精度に行うとともに、より多くの波長を
有するレーザ光を出力することができる。また、上記第
２実施形態において、左右のリッジ領域に混晶化を行う
とともにその混晶化の程度を異ならせて、それぞれのバ
ンドギャップを異ならせるようにしてもよい。
ザは、図示しない放熱基板上に設置されるが、その場合
に、第１実施形態に示す放熱基板３上に、第２実施形態
の半導体レーザを複数設置するようにすれば、それらの
光軸合わせを高精度に行うとともに、より多くの波長を
有するレーザ光を出力することができる。また、上記第
２実施形態において、左右のリッジ領域に混晶化を行う
とともにその混晶化の程度を異ならせて、それぞれのバ
ンドギャップを異ならせるようにしてもよい。
【００２１】さらに、上述した種々の実施形態におい
て、第１実施形態に示す半導体レーザチップの数、およ
び第２実施形態に示す素子領域の数は、２つに限ること
なく３つ以上にしてもよい。
て、第１実施形態に示す半導体レーザチップの数、およ
び第２実施形態に示す素子領域の数は、２つに限ること
なく３つ以上にしてもよい。
【図１】本発明の第１実施形態を示す半導体レーザの斜
視図である。
視図である。
【図２】図１に示す半導体レーザの光出力方向からみた
平面図である。
平面図である。
【図３】図１に示す半導体レーザの変形例を示す平面図
である。
である。
【図４】図１に示す半導体レーザの他の変形例を示す平
面図である。
面図である。
【図５】図１に示す半導体レーザのさらに他の変形例を
示す平面図である。
示す平面図である。
【図６】本発明の第２実施形態を示す半導体レーザの斜
視図である。
視図である。
【図７】図６に示す半導体レーザの製造工程を示す工程
図である。
図である。
１…第１の半導体レーザチップ、２…第２の半導体レー
ザチップ、３…放熱基板、１１…ＧａＡｓウェハ、１２
…ｎ型バッファ層、１３…ｎ型ＡｌＧａＡｓクラッド
層、１４…ＧａＡｓ活性層、１５…ｐ型ＡｌＧａＡｓク
ラッド層、１６…ｐ型ＧａＡｓキャップ層、１７…Ｓｉ
Ｏ2 層、１８…上部電極、１９…下部電極。
ザチップ、３…放熱基板、１１…ＧａＡｓウェハ、１２
…ｎ型バッファ層、１３…ｎ型ＡｌＧａＡｓクラッド
層、１４…ＧａＡｓ活性層、１５…ｐ型ＡｌＧａＡｓク
ラッド層、１６…ｐ型ＧａＡｓキャップ層、１７…Ｓｉ
Ｏ2 層、１８…上部電極、１９…下部電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 武 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (9)
- 【請求項１】 第１、第２の半導体レーザチップ（１、
２）が１つの基板（３）上に設置され、前記第１、第２
の半導体レーザチップから波長の異なるレーザ光を出力
するようにした半導体レーザであって、 前記基板にはガイド溝（３ａ、３ｂ、３ｃ）が形成され
ており、前記第１、第２の半導体レーザチップが前記ガ
イド溝に沿って設置されていることを特徴とする半導体
レーザ。 - 【請求項２】 前記基板は放熱基板であることを特徴と
する請求項１に記載の半導体レーザ。 - 【請求項３】 前記ガイド溝は、前記第１、第２の半導
体レーザチップを設置する箇所に形成された第１、第２
のガイド溝（３ａ、３ｂ）であって、それぞれの溝内に
は位置決め用の端部（Ａ、Ｂ）が形成されており、前記
第１、第２の半導体レーザチップのそれぞれの一面が前
記第１、第２のガイド溝内の端部にそれぞれ位置決めさ
れていることを特徴とする請求項１又は２に記載の半導
体レーザ。 - 【請求項４】 前記ガイド溝は、前記第１、第２の半導
体レーザチップが設置される１つのガイド溝（３ｃ）で
あって、溝内には位置決め用の両端部（Ｃ、Ｄ）が形成
されており、前記第１、第２の半導体レーザチップのそ
れぞれの一面が前記両端部にそれぞれ位置決めされてい
ることを特徴とする請求項１又は２に記載の半導体レー
ザ。 - 【請求項５】 前記ガイド溝は、前記基板の両面に形成
された第１、第２のガイド溝（３ｃ、３ｄ）であって、
前記第１、第２の半導体レーザチップが前記第１、第２
のガイド溝にそれぞれ設置されていることを特徴とする
請求項１又は２に記載の半導体レーザ。 - 【請求項６】 前記基板は、少なくとも表面において前
記第１、第２の半導体レーザチップの共通電極となる導
電性材料を有していることを特徴とする請求項１乃至５
のいずれか１つに記載の半導体レーザ。 - 【請求項７】 半導体基板（１１）上に、活性層（１
４）を含む半導体レーザ構成要素（１２〜１６）が積層
されてなる半導体レーザであって、 前記半導体レーザ構成要素は、少なくとも２つに分離さ
れた素子領域のそれぞれからレーザ光を出力するように
構成されており、かつそれぞれの素子領域における活性
層のバンドギャップが互いに異なっていることを特徴と
する半導体レーザ。 - 【請求項８】 少なくとも１つの素子領域における活性
層が混晶化されて他の素子領域における活性層とバンド
ギャップが異なっていることを特徴とする請求項７に記
載の半導体レーザ。 - 【請求項９】 半導体基板（１１）上に活性層（１４）
を含む半導体レーザ構成要素（１２〜１６）を積層する
工程と、 前記半導体レーザ構成要素において少なくとも２つに分
離された素子領域を形成する工程と、 少なくとも１つの素子領域における活性層を混晶化し、
他の素子領域における活性層のバンドギャップと異なら
せる工程とを有することを特徴とする半導体レーザの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240896A JP3755178B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240896A JP3755178B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体レーザ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005323627A Division JP2006060258A (ja) | 2005-11-08 | 2005-11-08 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232677A true JPH09232677A (ja) | 1997-09-05 |
| JP3755178B2 JP3755178B2 (ja) | 2006-03-15 |
Family
ID=12358134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03240896A Expired - Fee Related JP3755178B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755178B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333525B2 (en) * | 2004-01-23 | 2008-02-19 | Pioneer Corporation | Integrated semiconductor light-emitting device and method for manufacturing same |
| JP4592865B2 (ja) * | 1999-04-08 | 2010-12-08 | 古河電気工業株式会社 | 半導体積層構造の製造方法 |
| JP2010287613A (ja) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | 多波長半導体レーザ装置 |
| JP2013054167A (ja) * | 2011-09-02 | 2013-03-21 | Seiko Epson Corp | 光源装置およびプロジェクター |
| EP2908390A3 (en) * | 2014-02-13 | 2015-09-23 | Mitsubishi Electric Corporation | Semiconductor laser light source |
| JP2017216418A (ja) * | 2016-06-02 | 2017-12-07 | 住友電気工業株式会社 | 量子カスケードレーザ集積素子 |
| DE102017217610A1 (de) | 2016-10-04 | 2018-04-05 | Omron Automotive Electronics Co., Ltd. | Optisches Projektionssystem und Objektdetektionsvorrichtung |
| JP2019145568A (ja) * | 2018-02-16 | 2019-08-29 | 京セラ株式会社 | 発光素子収納用パッケージ、発光装置および発光モジュール |
-
1996
- 1996-02-20 JP JP03240896A patent/JP3755178B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592865B2 (ja) * | 1999-04-08 | 2010-12-08 | 古河電気工業株式会社 | 半導体積層構造の製造方法 |
| US7333525B2 (en) * | 2004-01-23 | 2008-02-19 | Pioneer Corporation | Integrated semiconductor light-emitting device and method for manufacturing same |
| JP2010287613A (ja) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | 多波長半導体レーザ装置 |
| US8351482B2 (en) | 2009-06-09 | 2013-01-08 | Mitsubishi Electric Corporation | Multi-wavelength semiconductor laser device |
| US8687668B2 (en) | 2009-06-09 | 2014-04-01 | Mitsubishi Electric Corporation | Multi-wavelength semiconductor laser device |
| US8891581B2 (en) | 2009-06-09 | 2014-11-18 | Mitsubishi Electric Corporation | Multi-wavelength semiconductor laser device |
| JP2013054167A (ja) * | 2011-09-02 | 2013-03-21 | Seiko Epson Corp | 光源装置およびプロジェクター |
| EP2908390A3 (en) * | 2014-02-13 | 2015-09-23 | Mitsubishi Electric Corporation | Semiconductor laser light source |
| JP2017216418A (ja) * | 2016-06-02 | 2017-12-07 | 住友電気工業株式会社 | 量子カスケードレーザ集積素子 |
| DE102017217610A1 (de) | 2016-10-04 | 2018-04-05 | Omron Automotive Electronics Co., Ltd. | Optisches Projektionssystem und Objektdetektionsvorrichtung |
| US10551035B2 (en) | 2016-10-04 | 2020-02-04 | Omron Automotive Electronics Co., Ltd. | Projection optical system and object detection device |
| JP2019145568A (ja) * | 2018-02-16 | 2019-08-29 | 京セラ株式会社 | 発光素子収納用パッケージ、発光装置および発光モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3755178B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357536A (en) | Method and apparatus for the positioning of laser diodes | |
| US5047364A (en) | Method for making a multi-point emission type semiconductor laser device | |
| JPH11135893A (ja) | エッジエミッティングレーザアレイ | |
| JP2007109896A (ja) | 集積型光半導体装置とその製造方法 | |
| JPH09232677A (ja) | 半導体レーザ | |
| GB2124024A (en) | Semiconductor laser and manufacturing method therefor | |
| JP4933370B2 (ja) | アレイ型半導体レーザ装置の組み立て方法 | |
| US7564886B2 (en) | Semiconductor laser diode array | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| JPH1197789A (ja) | 半導体レーザ装置 | |
| GB2293687A (en) | Semiconductor laser device and method of fabrication semiconductor laser device | |
| JP2003008143A (ja) | マルチビーム半導体レーザ素子 | |
| US6567449B1 (en) | Semiconductor laser and method for manufacturing the same | |
| JP2758253B2 (ja) | 集積型半導体レーザ装置 | |
| JP2006060258A (ja) | 半導体レーザ | |
| JPH06160676A (ja) | 半導体レーザモジュールの製造方法 | |
| JPH07106702A (ja) | 受発光装置の製造方法 | |
| JP3200916B2 (ja) | 半導体レーザ及び半導体レーザ素子 | |
| JPS61168283A (ja) | 半導体発光装置 | |
| JPS61218191A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPH05102614A (ja) | 光電子装置 | |
| JPH0666512B2 (ja) | 半導体レ−ザの製造方法 | |
| JP2839539B2 (ja) | 半導体発光素子とその製造方法 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JP2002299750A (ja) | 半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |