JPH07106702A - 受発光装置の製造方法 - Google Patents
受発光装置の製造方法Info
- Publication number
- JPH07106702A JPH07106702A JP24907693A JP24907693A JPH07106702A JP H07106702 A JPH07106702 A JP H07106702A JP 24907693 A JP24907693 A JP 24907693A JP 24907693 A JP24907693 A JP 24907693A JP H07106702 A JPH07106702 A JP H07106702A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor substrate
- recessed region
- substrate
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【構成】Ｓｉ基板１００上に側面の傾斜角が４５度前後
である凹部領域を形成し、その底面の一部に開孔部を有
する絶縁膜マスクを形成し、開孔部から露出したＳｉ基
板１００表面にバッファ層１０６，二重へテロ構造(Ｄ
Ｈ)レーザ用の結晶構造となるｎ型ＧａＡｓ層１０７，
ｎ型ＡｌＧａＡｓ層１０８，アンドープＧａＡｓ層１０
９，ｐ型ＡｌＧａＡｓ層１１０、及びｐ型ＧａＡｓ１１
１層を順次積層し、ｐｎ接合領域が凹部１０３領域の一
辺に対して垂直なストライプ形状となるようにメサエッ
チングを行い、ｎ型ＧａＡｓ層１０７を露出させる。 【効果】レーザ作製において基板研磨及び劈開工程が不
要となり、煩雑な実装技術を用いることなくＳｉ基板１
００上に半導体レーザを作製できるので歩留まり及び量
産性が著しく向上する。
である凹部領域を形成し、その底面の一部に開孔部を有
する絶縁膜マスクを形成し、開孔部から露出したＳｉ基
板１００表面にバッファ層１０６，二重へテロ構造(Ｄ
Ｈ)レーザ用の結晶構造となるｎ型ＧａＡｓ層１０７，
ｎ型ＡｌＧａＡｓ層１０８，アンドープＧａＡｓ層１０
９，ｐ型ＡｌＧａＡｓ層１１０、及びｐ型ＧａＡｓ１１
１層を順次積層し、ｐｎ接合領域が凹部１０３領域の一
辺に対して垂直なストライプ形状となるようにメサエッ
チングを行い、ｎ型ＧａＡｓ層１０７を露出させる。 【効果】レーザ作製において基板研磨及び劈開工程が不
要となり、煩雑な実装技術を用いることなくＳｉ基板１
００上に半導体レーザを作製できるので歩留まり及び量
産性が著しく向上する。
Description
【０００１】
【産業上の利用分野】本発明は基板上に受発光装置を製
造する方法に係り、特に、基板主面に対してほぼ垂直方
向に光が入出力する受発光装置の製造方法に関する。
造する方法に係り、特に、基板主面に対してほぼ垂直方
向に光が入出力する受発光装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体レーザは半導体結晶の劈開
面を反射鏡としたファブリ・ペロー共振器によりレーザ
発振させ、該劈開面の片面からレーザ光を出射するいわ
ゆる、端面発光型のレーザが主流である。近年、基板上
に二次元的なアレー集積化が可能な面発光型レーザが次
世代の光機能インターコネクション或いは光通信用光源
として注目され始めている。
面を反射鏡としたファブリ・ペロー共振器によりレーザ
発振させ、該劈開面の片面からレーザ光を出射するいわ
ゆる、端面発光型のレーザが主流である。近年、基板上
に二次元的なアレー集積化が可能な面発光型レーザが次
世代の光機能インターコネクション或いは光通信用光源
として注目され始めている。
【０００３】このような面発光型のレーザを実現する手
段として、 ｐｎ接合を含む半導体多層膜に対して垂
直方向に共振器を形成しレーザ光を基板主面から垂直方
向に出射させる方法、 基板上に形成した主面に対し
て４５度前後の傾きを有する微小な反射鏡に従来の端面
発光型レーザの出射光を入射し基板主面に対して垂直方
向に反射（出射)させる方法、がある。
段として、 ｐｎ接合を含む半導体多層膜に対して垂
直方向に共振器を形成しレーザ光を基板主面から垂直方
向に出射させる方法、 基板上に形成した主面に対し
て４５度前後の傾きを有する微小な反射鏡に従来の端面
発光型レーザの出射光を入射し基板主面に対して垂直方
向に反射（出射)させる方法、がある。
【０００４】前者の垂直共振器面発光型半導体レーザは
安定した室温発振を実現するためには、デバイス構造及
び反射鏡構造の最適化設計等の解決すべき課題が多い。
一方、後者の基板上に形成した外部微小反射鏡と従来型
の端面発光型レーザを用いる技術については、例えば、
第４０回応用物理学会関係連合講演会、講演予稿集第３
分冊（１９９３年）１０３０頁において仲西，他により
（講演番号２９ｐ−Ｃ−１２)報告されているように室
温での連続発振が可能である。
安定した室温発振を実現するためには、デバイス構造及
び反射鏡構造の最適化設計等の解決すべき課題が多い。
一方、後者の基板上に形成した外部微小反射鏡と従来型
の端面発光型レーザを用いる技術については、例えば、
第４０回応用物理学会関係連合講演会、講演予稿集第３
分冊（１９９３年）１０３０頁において仲西，他により
（講演番号２９ｐ−Ｃ−１２)報告されているように室
温での連続発振が可能である。
【０００５】
【発明が解決しようとする課題】上述した外部微小反射
鏡付きの基板と端面発光型半導体レーザチップを用いた
面発光レーザ技術では、基板上に形成した凹部にレーザ
チップを半田付けにより実装する必要が有る。この際、
レーザ光の光軸と外部微小反射鏡の位置関係が出射光特
性に影響を与える。このため基板上へのレーザチップ実
装技術が煩雑になり生産性が著しく低いという課題があ
る。
鏡付きの基板と端面発光型半導体レーザチップを用いた
面発光レーザ技術では、基板上に形成した凹部にレーザ
チップを半田付けにより実装する必要が有る。この際、
レーザ光の光軸と外部微小反射鏡の位置関係が出射光特
性に影響を与える。このため基板上へのレーザチップ実
装技術が煩雑になり生産性が著しく低いという課題があ
る。
【０００６】
【課題を解決するための手段】半導体基板上に側面に外
部微小反射鏡を具備した凹部領域を形成した後、凹部領
域の底面の一部に開孔部を有する絶縁膜マスクを形成す
る。次に、前記開孔部より露出した前記凹部領域底面の
一部に選択的に化合物半導体層を積層してｐｎ接合を含
む結晶構造を形成する。次いで、前記化合物半導体より
なるｐｎ接合を外部微小反射鏡に対して垂直方向にスト
ライプ状にパターニングする工程を含めて半導体レーザ
を作製する。
部微小反射鏡を具備した凹部領域を形成した後、凹部領
域の底面の一部に開孔部を有する絶縁膜マスクを形成す
る。次に、前記開孔部より露出した前記凹部領域底面の
一部に選択的に化合物半導体層を積層してｐｎ接合を含
む結晶構造を形成する。次いで、前記化合物半導体より
なるｐｎ接合を外部微小反射鏡に対して垂直方向にスト
ライプ状にパターニングする工程を含めて半導体レーザ
を作製する。
【０００７】
【作用】半導体基板上の凹部領域底面の一部に選択的に
成長した化合物半導体層にレーザを作製しているため、
上述した従来例のように凹部にレーザチップを半田付け
実装する必要がない。また、半導体レーザの光軸と外部
微小反射鏡の位置関係も通常のリソグラフィ技術の合わ
せ精度の範囲内で限定できる。これにより、半導体レー
ザチップの劈開及び煩雑な実装技術を用いることなく、
半導体基板上に配列した面発光レーザを作製できる。
成長した化合物半導体層にレーザを作製しているため、
上述した従来例のように凹部にレーザチップを半田付け
実装する必要がない。また、半導体レーザの光軸と外部
微小反射鏡の位置関係も通常のリソグラフィ技術の合わ
せ精度の範囲内で限定できる。これにより、半導体レー
ザチップの劈開及び煩雑な実装技術を用いることなく、
半導体基板上に配列した面発光レーザを作製できる。
【０００８】
【実施例】（実施例１）本発明の一実施例を図１乃至図
３に示す工程概略図及び図４に示す素子の上面図を用い
て説明する。
３に示す工程概略図及び図４に示す素子の上面図を用い
て説明する。
【０００９】Ｓｉ基板１００上に第一のＳｉＯ2 膜１０
１をＣＶＤ法により堆積した後、通常のリソグラフィと
エッチング技術を用いて第一のＳｉＯ2 膜１０１に開孔
部１０２を形成してＳｉ基板１００を露出させた(図１
（ａ）)。次にＫＯＨ水溶液を用いて開孔部１０２より
露出したＳｉ基板１００をエッチングして凹部１０３を
形成した（図１（ｂ））。このときの凹部１０３の側面
形状は（１１１）結晶面により決まるためＳｉ基板１０
０の主面を（１００）或いは（１００）より数度傾いた
面を用いることにより、凹部１０３側面の傾斜角が基板
主面に対して４５度前後に制御できる。
１をＣＶＤ法により堆積した後、通常のリソグラフィと
エッチング技術を用いて第一のＳｉＯ2 膜１０１に開孔
部１０２を形成してＳｉ基板１００を露出させた(図１
（ａ）)。次にＫＯＨ水溶液を用いて開孔部１０２より
露出したＳｉ基板１００をエッチングして凹部１０３を
形成した（図１（ｂ））。このときの凹部１０３の側面
形状は（１１１）結晶面により決まるためＳｉ基板１０
０の主面を（１００）或いは（１００）より数度傾いた
面を用いることにより、凹部１０３側面の傾斜角が基板
主面に対して４５度前後に制御できる。
【００１０】次に試料表面に第二のＳｉＯ2膜１０４を
ＣＶＤ法により堆積した(図１(ｃ）)。次いで通常のＲ
ＩＥ法を用いて第二のＳｉＯ2 膜１０４をエッチバック
することにより凹部の側面に第二のＳｉＯ2 膜１０４よ
りなる側壁絶縁膜１０５を形成した（図２（ａ））。そ
の後、ＭＯＣＶＤ法を用いて第一のＳｉＯ2 膜１０１及
び側壁絶縁膜１０５マスクから露出したＳｉ基板１００
表面に対してＧａＰ，ＧａＡｓＰ及びＧａＡｓの多層膜
よりなるバッファ層１０６，二重へテロ構造（ＤＨ）レ
ーザ用の結晶構造となるｎ型ＧａＡｓ層１０７，ｎ型Ａ
ｌＧａＡｓ層１０８，アンドープＧａＡｓ層１０９，ｐ
型ＡｌＧａＡｓ層１１０、及びｐ型ＧａＡｓ１１１層を
順次積層成長した（図２（ｂ））。
ＣＶＤ法により堆積した(図１(ｃ）)。次いで通常のＲ
ＩＥ法を用いて第二のＳｉＯ2 膜１０４をエッチバック
することにより凹部の側面に第二のＳｉＯ2 膜１０４よ
りなる側壁絶縁膜１０５を形成した（図２（ａ））。そ
の後、ＭＯＣＶＤ法を用いて第一のＳｉＯ2 膜１０１及
び側壁絶縁膜１０５マスクから露出したＳｉ基板１００
表面に対してＧａＰ，ＧａＡｓＰ及びＧａＡｓの多層膜
よりなるバッファ層１０６，二重へテロ構造（ＤＨ）レ
ーザ用の結晶構造となるｎ型ＧａＡｓ層１０７，ｎ型Ａ
ｌＧａＡｓ層１０８，アンドープＧａＡｓ層１０９，ｐ
型ＡｌＧａＡｓ層１１０、及びｐ型ＧａＡｓ１１１層を
順次積層成長した（図２（ｂ））。
【００１１】次に通常のリソグラフィとエッチング技術
を用いて図４の素子の上面図のメサ２０４で示したよう
に４５度前後傾斜した側面をもつ凹部１０３領域の一辺
に対して垂直なストライプ形状となるようにｐ型ＧａＡ
ｓ１１１層，ｐ型AlGaAs層１１０，アンドープＧａＡｓ
層１０９、及びｎ型ＡｌＧａＡｓ層１０８をエッチング
してｎ型ＧａＡｓ層１０７を露出させた（図２
（ｃ））。
を用いて図４の素子の上面図のメサ２０４で示したよう
に４５度前後傾斜した側面をもつ凹部１０３領域の一辺
に対して垂直なストライプ形状となるようにｐ型ＧａＡ
ｓ１１１層，ｐ型AlGaAs層１１０，アンドープＧａＡｓ
層１０９、及びｎ型ＡｌＧａＡｓ層１０８をエッチング
してｎ型ＧａＡｓ層１０７を露出させた（図２
（ｃ））。
【００１２】その後、通常のリソグラフィと金属蒸着法
によるリフトオフ技術を用いてｐ型ＧａＡｓ１１１層上
にＡｕＺｎ合金よりなるｐ型オーミック電極１１２，ｎ
型ＧａＡｓ層１０７上にＡｕＧｅ合金よりなるｎ型オー
ミック電極１１３を各々形成した（図３（ａ））。次い
で第一のＳｉＯ2 膜１０１及び側壁絶縁膜１０５をエッ
チングにより除去した（図３（ｂ））。
によるリフトオフ技術を用いてｐ型ＧａＡｓ１１１層上
にＡｕＺｎ合金よりなるｐ型オーミック電極１１２，ｎ
型ＧａＡｓ層１０７上にＡｕＧｅ合金よりなるｎ型オー
ミック電極１１３を各々形成した（図３（ａ））。次い
で第一のＳｉＯ2 膜１０１及び側壁絶縁膜１０５をエッ
チングにより除去した（図３（ｂ））。
【００１３】本実施例によれば、二重へテロ構造(ＤＨ)
レーザを半田付け実装することなく外部微小反射鏡を具
備したＳｉ基板１００上に作製可能である。その際、半
導体レーザ端面は化合物半導体層の結晶成長面で形成さ
れており、その位置はＳｉ基板１００に形成した凹部１
０３側面に自己整合的に形成した側壁絶縁膜１０５の厚
みにより決まる。従って、半導体レーザの両端面は凹部
１０３領域の外部微小反射鏡を有する辺に対して精度良
く平行にできる。また、レーザのストライプ状共振器も
通常のリソグラフィ技術の合わせ精度内で外部微小反射
鏡に対して垂直に形成できる。
レーザを半田付け実装することなく外部微小反射鏡を具
備したＳｉ基板１００上に作製可能である。その際、半
導体レーザ端面は化合物半導体層の結晶成長面で形成さ
れており、その位置はＳｉ基板１００に形成した凹部１
０３側面に自己整合的に形成した側壁絶縁膜１０５の厚
みにより決まる。従って、半導体レーザの両端面は凹部
１０３領域の外部微小反射鏡を有する辺に対して精度良
く平行にできる。また、レーザのストライプ状共振器も
通常のリソグラフィ技術の合わせ精度内で外部微小反射
鏡に対して垂直に形成できる。
【００１４】本実施例ではＫＯＨ水溶液を用いたＳｉエ
ッチングにより側面が４５度前後に傾斜した凹部１０３
を形成しているが、指向性の小さいＦラジカルビームを
用いても同様にＳｉ（１１１）を傾斜面にもつ凹部１０
３を形成できる。他の傾斜側面の形成方法として、有機
膜堆積性のガスとエッチングガスを適度に混合したＲＩ
Ｅにより側壁保護とエッチングのバランスにより所望の
傾斜角を実現できる。
ッチングにより側面が４５度前後に傾斜した凹部１０３
を形成しているが、指向性の小さいＦラジカルビームを
用いても同様にＳｉ（１１１）を傾斜面にもつ凹部１０
３を形成できる。他の傾斜側面の形成方法として、有機
膜堆積性のガスとエッチングガスを適度に混合したＲＩ
Ｅにより側壁保護とエッチングのバランスにより所望の
傾斜角を実現できる。
【００１５】本実施例ではレーザの両端面は半導体結晶
面が露出した状態であるが、各々の端面に反射率の異な
る誘電体薄膜を被着してレーザ出射端面側から効率良く
光を出力させることが可能である。
面が露出した状態であるが、各々の端面に反射率の異な
る誘電体薄膜を被着してレーザ出射端面側から効率良く
光を出力させることが可能である。
【００１６】本実施例ではＳｉ基板１００上に化合物半
導体層を積層する際にＧａＰ，ＧａＡｓＰ及びＧａＡｓ
の多層膜よりなるバッファ層１０６を用いているが、Ａ
ｌＧａＰ等、他のバッファ層を用いてＳｉとＧａＡｓ格
子整合をとることも可能である。また、Ｓｉ基板を８０
０℃前後に加熱して表面酸化膜を除去した後、Ａｓビー
ムを照射しながらＧａＡｓを成長することによりＳｉ上
に良質のGaAs層が形成できることも報告されている。
導体層を積層する際にＧａＰ，ＧａＡｓＰ及びＧａＡｓ
の多層膜よりなるバッファ層１０６を用いているが、Ａ
ｌＧａＰ等、他のバッファ層を用いてＳｉとＧａＡｓ格
子整合をとることも可能である。また、Ｓｉ基板を８０
０℃前後に加熱して表面酸化膜を除去した後、Ａｓビー
ムを照射しながらＧａＡｓを成長することによりＳｉ上
に良質のGaAs層が形成できることも報告されている。
【００１７】本実施例では第一のＳｉＯ2 膜１０１及び
側壁絶縁膜１０５をマスクにしてＳｉ基板１００上に化
合物半導体層を成長しているが、Ｓｉ基板上１００の凹
部１０３上に絶縁膜を被着した後、通常のリソグラフィ
とエッチング技術により凹部１０３底面を露出させた
後、該底面に化合物半導体層を成長することが可能であ
る。
側壁絶縁膜１０５をマスクにしてＳｉ基板１００上に化
合物半導体層を成長しているが、Ｓｉ基板上１００の凹
部１０３上に絶縁膜を被着した後、通常のリソグラフィ
とエッチング技術により凹部１０３底面を露出させた
後、該底面に化合物半導体層を成長することが可能であ
る。
【００１８】本実施例ではＳｉ基板１００の凹部１０３
にＡｌＧａＡｓ／ＧａＡｓのメサストライプ型二重へテ
ロ構造(ＤＨ)レーザを用いた作製方法について述べた
が、他のIII−Ｖ 族化合物半導体レーザ或いはＺｎＳｅ
等のII−VI族半導体レーザ或いは他のストライプ状共振
器の形成方法に対して本発明は基本的には適用可能であ
る。また、外部微小反射鏡を形成する基板もＳｉ基板に
限らずＧａＡｓ等の化合物半導体に対しても外部微小反
射鏡の形成が可能である。
にＡｌＧａＡｓ／ＧａＡｓのメサストライプ型二重へテ
ロ構造(ＤＨ)レーザを用いた作製方法について述べた
が、他のIII−Ｖ 族化合物半導体レーザ或いはＺｎＳｅ
等のII−VI族半導体レーザ或いは他のストライプ状共振
器の形成方法に対して本発明は基本的には適用可能であ
る。また、外部微小反射鏡を形成する基板もＳｉ基板に
限らずＧａＡｓ等の化合物半導体に対しても外部微小反
射鏡の形成が可能である。
【００１９】（実施例２）本発明の一実施例を図５乃至
図８の工程概略図及び図９の素子の上面図を用いて説明
する。
図８の工程概略図及び図９の素子の上面図を用いて説明
する。
【００２０】半絶縁性ＧａＡｓ基板３００上にリソグラ
フィ技術とイオン注入技術を用いてＭＥＳＦＥＴ(Metal
Semiconductor FET)の能動層３０１を形成した(図５
(ａ))。次にスパッタ法によりＷＳｉ膜３０２を堆積し
た（図５（ｂ））。次いで、通常のリソグラフィとドラ
イエッチング技術によりＷＳｉ膜３０２をパターニング
してゲート電極３０３を形成した（図５(ｃ)）。次にＳ
ｉＯ2 膜の堆積とＲＩＥによるＳｉＯ2 膜のエッチバッ
クによりゲート電極３０３に対して自己整合的にＳｉＯ
2 膜よりなる側壁絶縁膜３０４を形成した（図５
（ｄ））。
フィ技術とイオン注入技術を用いてＭＥＳＦＥＴ(Metal
Semiconductor FET)の能動層３０１を形成した(図５
(ａ))。次にスパッタ法によりＷＳｉ膜３０２を堆積し
た（図５（ｂ））。次いで、通常のリソグラフィとドラ
イエッチング技術によりＷＳｉ膜３０２をパターニング
してゲート電極３０３を形成した（図５(ｃ)）。次にＳ
ｉＯ2 膜の堆積とＲＩＥによるＳｉＯ2 膜のエッチバッ
クによりゲート電極３０３に対して自己整合的にＳｉＯ
2 膜よりなる側壁絶縁膜３０４を形成した（図５
（ｄ））。
【００２１】次いでリソグラフィ技術とイオン注入技術
を用いてソース・ドレイン領域305を形成した（図６
（ａ））。次に、ＧａＡｓ基板３００上に第一のＳｉＯ
2 膜３０６をＣＶＤ法により堆積した後、通常のリソグ
ラフィとエッチング技術を用いて第一のＳｉＯ2 膜３０
６に開孔部３０７を形成してＧａＡｓ基板３００を露出
させた（図６（ｂ））。次に硫酸系のエッチング水溶液
を用いて開孔部３０７より露出したＧａＡｓ基板３００
をエッチングして凹部３０８を形成した（図６（ｃ))。
このときの凹部３０８形状は(１１１)結晶面により決ま
るためＧａＡｓ基板３００の主面を（１００）或いは
（１００）より数度傾いた面を用いることにより、凹部
３０８側面の傾斜角が基板主面に対して４５度前後に制
御できる。
を用いてソース・ドレイン領域305を形成した（図６
（ａ））。次に、ＧａＡｓ基板３００上に第一のＳｉＯ
2 膜３０６をＣＶＤ法により堆積した後、通常のリソグ
ラフィとエッチング技術を用いて第一のＳｉＯ2 膜３０
６に開孔部３０７を形成してＧａＡｓ基板３００を露出
させた（図６（ｂ））。次に硫酸系のエッチング水溶液
を用いて開孔部３０７より露出したＧａＡｓ基板３００
をエッチングして凹部３０８を形成した（図６（ｃ))。
このときの凹部３０８形状は(１１１)結晶面により決ま
るためＧａＡｓ基板３００の主面を（１００）或いは
（１００）より数度傾いた面を用いることにより、凹部
３０８側面の傾斜角が基板主面に対して４５度前後に制
御できる。
【００２２】次に試料表面に第二のＳｉＯ2 膜３０９を
ＣＶＤ法により堆積した(図７(ａ))。次いで、通常のＲ
ＩＥ法を用いて第二のＳｉＯ2 膜３０９をエッチバック
することにより凹部３０８の側面に第二のＳｉＯ2 膜３
０９よりなる側壁絶縁膜310を形成した（図７
（ｂ））。その後、ＭＯＣＶＤ法を用いて第一のＳｉＯ
2 膜３０６及び側壁絶縁膜３１０マスクから露出したＧ
ａＡｓ基板３００表面に対してＩｎＧａＰ等を用いたバ
ッファ層３１１及びフォトダイオードの結晶構造となる
高濃度ｎ型ＩｎＰ層３１２，ｎ型ＩｎＰ層３１３，アン
ドープＩｎＧａＡｓＰ層３１４，高濃度ｐ型ＩｎＰ層３
１５及び高濃度ｐ型ＩｎＧａＡｓＰ層３１６を順次積層
成長した（図７（ｃ））。
ＣＶＤ法により堆積した(図７(ａ))。次いで、通常のＲ
ＩＥ法を用いて第二のＳｉＯ2 膜３０９をエッチバック
することにより凹部３０８の側面に第二のＳｉＯ2 膜３
０９よりなる側壁絶縁膜310を形成した（図７
（ｂ））。その後、ＭＯＣＶＤ法を用いて第一のＳｉＯ
2 膜３０６及び側壁絶縁膜３１０マスクから露出したＧ
ａＡｓ基板３００表面に対してＩｎＧａＰ等を用いたバ
ッファ層３１１及びフォトダイオードの結晶構造となる
高濃度ｎ型ＩｎＰ層３１２，ｎ型ＩｎＰ層３１３，アン
ドープＩｎＧａＡｓＰ層３１４，高濃度ｐ型ＩｎＰ層３
１５及び高濃度ｐ型ＩｎＧａＡｓＰ層３１６を順次積層
成長した（図７（ｃ））。
【００２３】次に通常のリソグラフィとエッチング技術
を用いて図９の素子の上面図のメサ４０４で示したよう
に４５度前後傾斜した側面をもつ凹部３０８領域の一辺
に対して垂直なストライプ形状となるように高濃度ｐ型
ＩｎＧａＡｓＰ層３１６，高濃度ｐ型ＩｎＰ層３１５，
アンドープＩｎＧａＡｓＰ層３１４、及びｎ型ＩｎＰ層
３１３をエッチングして高濃度ｎ型ＩｎＰ層３１２を露
出させた(図８(ａ))。その後、通常のリソグラフィと金
属蒸着法によるリフトオフ技術を用いて高濃度ｐ型Ｉｎ
ＧａＡｓＰ層３１６上にｐ型オーミック電極３１７を、
高濃度ｎ型InP層３１２上に及びＭＥＳＦＥＴのソース
・ドレイン領域３０５上にフォトダイオード用ｎ型オー
ミック電極３１８、及びソース・ドレイン電極３１９を
各々形成した（図８（ｂ））。
を用いて図９の素子の上面図のメサ４０４で示したよう
に４５度前後傾斜した側面をもつ凹部３０８領域の一辺
に対して垂直なストライプ形状となるように高濃度ｐ型
ＩｎＧａＡｓＰ層３１６，高濃度ｐ型ＩｎＰ層３１５，
アンドープＩｎＧａＡｓＰ層３１４、及びｎ型ＩｎＰ層
３１３をエッチングして高濃度ｎ型ＩｎＰ層３１２を露
出させた(図８(ａ))。その後、通常のリソグラフィと金
属蒸着法によるリフトオフ技術を用いて高濃度ｐ型Ｉｎ
ＧａＡｓＰ層３１６上にｐ型オーミック電極３１７を、
高濃度ｎ型InP層３１２上に及びＭＥＳＦＥＴのソース
・ドレイン領域３０５上にフォトダイオード用ｎ型オー
ミック電極３１８、及びソース・ドレイン電極３１９を
各々形成した（図８（ｂ））。
【００２４】本実施例ではＭＥＳＦＥＴを具備したＧａ
Ａｓ３００基板上に端面受光型フォトダイオードを実装
技術を用いることなく配置できる。端面受光型フォトダ
イオードはＧａＡｓ基板３００に形成した凹部３０８側
面の外部微小反射鏡を介してＧａＡｓ基板３００に垂直
に入射した光を受光できる。上述したフォトダイオード
の構造は一例であり別構造の端面受光型フォトダイオー
ドに対しても本発明が適用可能である。また、同一基板
上に作製したＭＥＳＦＥＴと受光デバイスを通常のＩＣ
用配線形成技術を用いて接続することにより実装技術を
用いることなく電子回路と光デバイスの混成回路が形成
できる。
Ａｓ３００基板上に端面受光型フォトダイオードを実装
技術を用いることなく配置できる。端面受光型フォトダ
イオードはＧａＡｓ基板３００に形成した凹部３０８側
面の外部微小反射鏡を介してＧａＡｓ基板３００に垂直
に入射した光を受光できる。上述したフォトダイオード
の構造は一例であり別構造の端面受光型フォトダイオー
ドに対しても本発明が適用可能である。また、同一基板
上に作製したＭＥＳＦＥＴと受光デバイスを通常のＩＣ
用配線形成技術を用いて接続することにより実装技術を
用いることなく電子回路と光デバイスの混成回路が形成
できる。
【００２５】本実施例ではＧａＡｓ基板３００にＭＥＳ
ＦＥＴとフォトダイオードを作製しているが、ＭＥＳＦ
ＥＴ以外のトランジスタ、例えば、ＨＥＭＴ(High Elec
tronMobility Transistor)、ＨＢＴ(Heterojunction Bi
polar Transistor）等に対しても本発明の適用が可能で
ある。また、ＧａＡｓ基板３００の替わりにＳｉ基板を
用いてＭＯＳＦＥＴ(Metal Oxide Semiconductor FET）
或いはＳｉバイポーラトランジスタとフォトダイオード
を作製することが可能である。
ＦＥＴとフォトダイオードを作製しているが、ＭＥＳＦ
ＥＴ以外のトランジスタ、例えば、ＨＥＭＴ(High Elec
tronMobility Transistor)、ＨＢＴ(Heterojunction Bi
polar Transistor）等に対しても本発明の適用が可能で
ある。また、ＧａＡｓ基板３００の替わりにＳｉ基板を
用いてＭＯＳＦＥＴ(Metal Oxide Semiconductor FET）
或いはＳｉバイポーラトランジスタとフォトダイオード
を作製することが可能である。
【００２６】
【発明の効果】本発明によれば、煩雑な実装技術を用い
ることなく半導体基板上に面発光レーザを作製すること
ができる。また、通常のＬＳＩ技術を用いて半導体基板
上にレーザを直接作製するので量産性が極めて高く、且
つ、半導体基板上に形成された電子回路部との接続も容
易にできる。本発明のレーザ作製工程では、従来の端面
発光型レーザのように基板研磨及び劈開工程を必要とし
ないため工程が短縮でき歩留りも大幅に向上する。さら
にレーザ特性もオン・ウェハ状態で評価できるため評価
に要する時間も大幅に低減できる。
ることなく半導体基板上に面発光レーザを作製すること
ができる。また、通常のＬＳＩ技術を用いて半導体基板
上にレーザを直接作製するので量産性が極めて高く、且
つ、半導体基板上に形成された電子回路部との接続も容
易にできる。本発明のレーザ作製工程では、従来の端面
発光型レーザのように基板研磨及び劈開工程を必要とし
ないため工程が短縮でき歩留りも大幅に向上する。さら
にレーザ特性もオン・ウェハ状態で評価できるため評価
に要する時間も大幅に低減できる。
【図１】本発明の第一実施例の工程図。
【図２】本発明の第一実施例の工程図。
【図３】本発明の第一実施例の工程図。
【図４】本発明の第一実施例の素子の上面図。
【図５】本発明の第二実施例の工程図。
【図６】本発明の第二実施例の工程図。
【図７】本発明の第二実施例の工程図。
【図８】本発明の第二実施例の工程図。
【図９】本発明の第二実施例の素子の上面図。
１００…Ｓｉ基板、１０１…第一のＳｉＯ2 膜、１０２
…開孔部、１０３…凹部、１０４…第二のＳｉＯ2 膜、
１０５…側壁絶縁膜、１０６…バッファ層、１０７…ｎ
型ＧａＡｓ層、１０８…ｎ型ＡｌＧａＡｓ層、１０９…
アンドープＧａＡｓ層。
…開孔部、１０３…凹部、１０４…第二のＳｉＯ2 膜、
１０５…側壁絶縁膜、１０６…バッファ層、１０７…ｎ
型ＧａＡｓ層、１０８…ｎ型ＡｌＧａＡｓ層、１０９…
アンドープＧａＡｓ層。
Claims (8)
- 【請求項１】第一の半導体基板表面に少なくとも一辺に
おける側面の第一の半導体基板主面に対する傾斜角が４
５度前後である凹部領域を形成する工程，凹部領域の底
面の一部に開孔部を有する絶縁膜マスクを形成する工
程，前記開孔部より露出した前記凹部領域底面の一部に
選択的に化合物半導体層を積層してｐｎ接合を含む結晶
構造を形成する工程，前記凹部領域の側面の傾斜角が４
５度前後である一辺に対して垂直方向に前記ｐｎ接合を
ストライプ状にパターニングする工程を含むことを特徴
とする受発光装置の製造方法。 - 【請求項２】請求項１において、前記凹部領域を形成す
る工程は、前記第一の半導体基板上にエッチング用マス
クパターンを形成する工程，前記マスクパターンを用い
て第一の半導体基板をウェットエッチングすることによ
り特定の結晶面を側面に露出させた凹部領域を形成する
工程を含む受発光装置の製造方法。 - 【請求項３】請求項１において、前記凹部領域を形成す
る工程は、前記第一の半導体基板上にエッチング用マス
クパターンを形成する工程、及び前記マスクパターンを
用いて第一の半導体基板表面への入射イオンが少なく且
つ異方性の小さいラジカルによるドライエッチング方式
により第一の半導体基板の特定の結晶面を側面に露出さ
せた凹部領域を形成する工程を含む受発光装置の製造方
法。 - 【請求項４】請求項１において、前記凹部領域を形成す
る工程は、前記第一の半導体基板上にエッチング用マス
クパターンを形成する工程，前記マスクパターンを用い
てエッチングガスと有機膜堆積性ガスを併用したドライ
エッチング方式により第一の半導体基板の凹部側面に有
機膜を堆積させながらエッチングを行うことにより第一
半導体表面に凹部領域を形成する工程を含む受発光装置
の製造方法。 - 【請求項５】請求項１において、前記ｐｎ接合を含む結
晶構造を形成する工程は、第一の半導体基板上に第一の
絶縁膜を形成する工程，前記第一の絶縁膜に開孔部を形
成して前記第一の半導体基板を露出させる工程，露出し
た第一の半導体基板をエッチングして少なくとも一辺に
おける側面の第一の半導体基板主面に対する傾斜角が４
５度前後である凹部領域を形成する工程，第二の絶縁膜
を形成する工程，異方性のドライエッチングにより前記
第二の絶縁膜をエッチングして第一の半導体よりなる凹
部領域底面の一部を露出させると共に前記凹部領域側面
に対して自己整合的に第二の絶縁膜よりなる側壁絶縁膜
を形成する工程，第一及び第二の絶縁膜の開孔部より露
出した前記凹部領域底面の一部に選択的に化合物半導体
層を積層してｐｎ接合を含む結晶構造を形成する工程を
含む受発光装置の製造方法。 - 【請求項６】請求項１において、第一の半導体基板に対
して電子回路を形成するための集積回路形成用プロセス
の少なくとも一工程を施す工程，前記第一の半導体基板
表面の電子回路形成用領域の近傍に少なくとも一辺にお
ける側面の第一の半導体基板主面に対する傾斜角が４５
度前後である凹部領域を形成する工程，前記凹部領域の
底面の一部に開孔部を有する絶縁膜マスクを形成する工
程，前記開孔部より露出した前記凹部領域底面の一部に
選択的に化合物半導体層を積層してｐｎ接合を含む結晶
構造を形成する工程，前記凹部領域の側面の傾斜角が４
５度前後である一辺に対して垂直方向に前記ｐｎ接合を
ストライプ状にパターニングする工程，前記ｐｎ接合が
ダイオードとなるように電極を配する工程，前記ダイオ
ード電極と前記電子回路の電極部を配線接続する工程を
含む受発光装置の製造方法。 - 【請求項７】請求項１において、前記第一の半導体基板
がＳｉ基板であり、ｐｎ接合を含む化合物半導体層が三
元或いは四元のIII−Ｖ 族化合物半導体である受発光装
置の製造方法。 - 【請求項８】請求項１において、前記第一の半導体基板
がIII−Ｖ 族化合物半導体基板であり、ｐｎ接合を含む
化合物半導体層がII−VI族化合物半導体である受発光装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24907693A JPH07106702A (ja) | 1993-10-05 | 1993-10-05 | 受発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24907693A JPH07106702A (ja) | 1993-10-05 | 1993-10-05 | 受発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106702A true JPH07106702A (ja) | 1995-04-21 |
Family
ID=17187651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24907693A Pending JPH07106702A (ja) | 1993-10-05 | 1993-10-05 | 受発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106702A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242760B1 (en) | 1998-07-13 | 2001-06-05 | Matsushita Electronics Corporation | Optical semiconductor device with enhanced light reception |
| US6459711B1 (en) | 1999-01-13 | 2002-10-01 | Matsushita Electronics Corporation | Optical semiconductor device |
| JP2009518847A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | 側面反射鏡を利用したシリコン発光素子 |
| JP2011029640A (ja) * | 2009-07-24 | 2011-02-10 | Lg Innotek Co Ltd | 発光素子パッケージ及びその製造方法 |
| JP2014183194A (ja) * | 2013-03-19 | 2014-09-29 | Hitachi Ltd | 半導体装置の製造方法 |
-
1993
- 1993-10-05 JP JP24907693A patent/JPH07106702A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242760B1 (en) | 1998-07-13 | 2001-06-05 | Matsushita Electronics Corporation | Optical semiconductor device with enhanced light reception |
| US6459711B1 (en) | 1999-01-13 | 2002-10-01 | Matsushita Electronics Corporation | Optical semiconductor device |
| JP2009518847A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | 側面反射鏡を利用したシリコン発光素子 |
| JP2011029640A (ja) * | 2009-07-24 | 2011-02-10 | Lg Innotek Co Ltd | 発光素子パッケージ及びその製造方法 |
| EP2278633A3 (en) * | 2009-07-24 | 2015-12-02 | LG Innotek Co., Ltd. | Light emitting device package and method for fabricating the same |
| JP2014183194A (ja) * | 2013-03-19 | 2014-09-29 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701321A (en) | Semiconductor laser producing short wavelength light | |
| US10103517B2 (en) | High reliability etched-facet photonic devices | |
| US5710439A (en) | Optoelectronic integrated device having optical elements and electronic elements grown in a monolithic form on a GaAs ssubstrate | |
| EP1047120A1 (en) | Method of manufacturing an electrode in a semiconductor device | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| WO2019151044A1 (ja) | 光半導体素子及び光モジュール | |
| US4911765A (en) | Method for fabricating a monolithic integration of a laser diode and a wide aperture photo diode | |
| JPH07106702A (ja) | 受発光装置の製造方法 | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| US5570385A (en) | Semiconductor laser and method for manufacturing the same | |
| JP3755178B2 (ja) | 半導体レーザ | |
| US5278857A (en) | Indium gallium aluminum phosphide silicon doped to prevent zinc disordering | |
| US20100237358A1 (en) | Light-emitting device and light-emitting module | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| US20090155942A1 (en) | Hybrid metal bonded vertical cavity surface emitting laser and fabricating method thereof | |
| JPH06132608A (ja) | 半導体レーザ及びその製造方法 | |
| JPH11340570A (ja) | 光電変換素子およびその製造方法 | |
| US6525344B2 (en) | Light emitting device, semiconductor device, and method of manufacturing the devices | |
| KR940011269B1 (ko) | 표면 방출형 반도체 레이저 다이오드의 제조방법 | |
| JPH0685456B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2806409B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| KR940010167B1 (ko) | 표면 방출형 반도체 레이저 다이오드의 제조방법 | |
| JP2002270958A (ja) | 面発光型半導体レーザおよびその製造方法 | |
| JPH06318760A (ja) | 面発光レーザ及びその製造方法 |