WO2019151044A1 - 光半導体素子及び光モジュール - Google Patents
光半導体素子及び光モジュール Download PDFInfo
- Publication number
- WO2019151044A1 WO2019151044A1 PCT/JP2019/001848 JP2019001848W WO2019151044A1 WO 2019151044 A1 WO2019151044 A1 WO 2019151044A1 JP 2019001848 W JP2019001848 W JP 2019001848W WO 2019151044 A1 WO2019151044 A1 WO 2019151044A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- semiconductor
- pair
- optical
- grooves
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0239—Combinations of electrical or optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
Definitions
- the present disclosure relates to an optical semiconductor element and an optical module.
- optical module in which an optical semiconductor element in which a semiconductor layer including an active layer is provided on a semiconductor substrate is mounted on a mounting substrate having wiring and an optical waveguide (see, for example, Patent Document 1).
- the optical semiconductor element may be mounted on the mounting substrate in a state where the semiconductor layer side is directed to the mounting substrate side (that is, in a state where the semiconductor substrate side is directed to the side opposite to the mounting substrate). Yes (hereinafter, such an implementation is referred to as “junction-down implementation”).
- optical module for example, in order to optically couple the optical semiconductor element to the optical waveguide with high precision, high-precision mounting is required when the optical semiconductor element is mounted on the mounting substrate.
- An object of the present disclosure is to provide an optical semiconductor element that can be mounted with high accuracy, and an optical module including such an optical semiconductor element.
- An optical semiconductor element of the present disclosure includes a semiconductor substrate formed of GaAs, a semiconductor layer provided on the front side of the semiconductor substrate, a first electrode layer provided on the front side of the semiconductor layer, and a back side of the semiconductor substrate And a second electrode layer.
- the semiconductor layer includes a first cladding layer provided on the surface side of the semiconductor substrate, an active layer provided on the surface side of the first cladding layer, a second cladding layer provided on the surface side of the active layer, A contact layer provided on the surface side of the two cladding layers and electrically connected to the first electrode layer, and a pair of first buried portions and second buried portions formed of InGaP.
- a pair of grooves defining a ridge structure and holes located outside the pair of grooves are formed so as to open on the surface of the semiconductor layer.
- the pair of first embedded portions are respectively disposed in the pair of grooves, and the second embedded portion is disposed in the hole.
- the surface of the second embedded portion is located on the back side of the semiconductor substrate with respect to the surface of the semiconductor layer.
- the second embedded portion is disposed in the hole formed in the semiconductor layer so as to open to the surface of the semiconductor layer, and the surface of the second embedded portion is in contact with the surface of the semiconductor layer. And located on the back side of the semiconductor substrate.
- the hole may be formed in the semiconductor layer together with a pair of grooves defining a ridge structure, for example, in a semiconductor manufacturing process. For this reason, the hole is positioned with high accuracy with respect to the ridge structure in a direction parallel to the surface of the semiconductor layer. Thereby, when mounting the optical semiconductor element, a portion corresponding to the opening of the hole can be used as an alignment mark in a direction parallel to the surface of the semiconductor layer.
- the surface of the semiconductor layer is positioned with high accuracy with respect to the active layer in a direction perpendicular to the surface of the semiconductor layer.
- the pair of regions outside the pair of grooves in the surface of the semiconductor layer can be used as the basis of the positioning surface in the direction perpendicular to the surface of the semiconductor layer.
- a bonding material such as solder is not used when mounting the optical semiconductor element. It can prevent flowing into a pair of groove
- each of the pair of first buried portions and second buried portions is formed of InGaP, the flatness of the surface of the semiconductor layer serving as the basis of the positioning surface in the direction perpendicular to the surface of the semiconductor layer. Can be secured. As described above, according to this optical semiconductor element, it is possible to mount with high accuracy.
- each surface of the pair of first embedded portions may be positioned on the back surface side of the semiconductor substrate with respect to the surface of the semiconductor layer. This prevents the bonding material such as solder from flowing into the pair of grooves so that the bonding material is offset, and the bonding material such as solder on the surface of the semiconductor layer that is the basis of the positioning surface in the direction perpendicular to the surface of the semiconductor layer. Can be suppressed.
- the surface of the second embedded portion and the surfaces of the pair of first embedded portions are located on the back side of the semiconductor substrate by the same distance from the surface of the semiconductor layer. May be. Accordingly, for example, in the semiconductor manufacturing process, the pair of first embedded portions and the second embedded portion can be formed in the same process.
- the optical semiconductor element of the present disclosure may further include an insulating layer provided on the surface side of the semiconductor layer, and the insulating layer may be provided in a region outside the pair of grooves on the surface of the semiconductor layer. .
- the surface of the insulating layer can be used as the positioning surface while protecting the surface of the semiconductor layer that is the basis of the positioning surface in the direction perpendicular to the surface of the semiconductor layer.
- the insulating layer may be formed of silicon nitride.
- a smooth surface can be obtained as the surface of the insulating layer serving as a positioning surface in a direction perpendicular to the surface of the semiconductor layer.
- the surface of the second embedded portion may be positioned on the back side of the semiconductor substrate by a distance of 0.1 ⁇ m or less with respect to the surface of the semiconductor layer.
- the insulating layer can reliably cover the surface of the semiconductor layer together with the surface of the second embedded portion.
- the bottom surfaces of the pair of grooves and the bottom surfaces of the holes may be located in the second cladding layer.
- the mode stability of the optical semiconductor element can be improved.
- a pair of grooves and holes can be formed in the same process.
- the semiconductor layer may further include an etching stop layer provided in the second cladding layer, and the bottom surface of each of the pair of grooves and the bottom surface of the hole are formed of the etching stop layer. It may be located on the surface. Thereby, for example, in a semiconductor manufacturing process, a pair of grooves and holes having a desired depth can be formed in the same step.
- the semiconductor layer may include a plurality of holes positioned outside the pair of grooves, and the second embedded portion may be disposed in each of the plurality of holes. .
- the portion corresponding to each opening of the plurality of holes can be used as an alignment mark in a direction parallel to the surface of the semiconductor layer. It becomes possible.
- An optical module of the present disclosure includes the above-described optical semiconductor element, a main body including a mounting substrate on which the optical semiconductor element is mounted, and a bonding layer that electrically and physically bonds the optical semiconductor element and the mounting substrate.
- the mounting substrate includes a mounting portion on which the optical semiconductor element is mounted, a wiring electrically connected to the optical semiconductor element, and an optical waveguide optically coupled to the optical semiconductor element.
- the mounting portion includes a pair of mounting surfaces in which a pair of regions outside the pair of grooves in the surface of the semiconductor layer of the optical semiconductor element are respectively disposed, and the first electrode layer and the wiring of the optical semiconductor element serve as a bonding layer. And an installation surface provided with wiring so as to face each other.
- this optical module includes the above-described optical semiconductor element, the optical semiconductor element is mounted on the mounting substrate with high accuracy.
- an optical semiconductor element that can be mounted with high accuracy, and an optical module including such an optical semiconductor element.
- FIG. 1 is a perspective view of an optical semiconductor device according to an embodiment.
- FIG. 2 is a cross-sectional view of the optical semiconductor device taken along line II-II shown in FIG.
- FIG. 3 is a cross-sectional view of the optical semiconductor element taken along line III-III shown in FIG.
- FIG. 4 is a cross-sectional view showing a manufacturing process of the optical semiconductor element shown in FIG.
- FIG. 5 is a perspective view showing a manufacturing process of the optical semiconductor element shown in FIG.
- FIG. 6 is a perspective view showing a manufacturing process of the optical semiconductor element shown in FIG.
- FIG. 7 is a perspective view showing a manufacturing process of the optical semiconductor element shown in FIG.
- FIG. 8 is a perspective view of an optical module including the optical semiconductor element shown in FIG. FIG.
- FIG. 9 is a perspective view of the mounting board of the optical module shown in FIG.
- FIG. 10 is a cross-sectional view of the optical module along the line XX shown in FIG.
- FIG. 11 is a diagram showing a manufacturing process of the optical module shown in FIG.
- FIG. 12 is a perspective view of a modified mounting board.
- FIG. 13 is a perspective view of a modified optical semiconductor element.
- the semiconductor laser device 1 (optical semiconductor device) includes a semiconductor substrate 2, a semiconductor layer 3, an insulating layer 4, a first electrode layer 5, and a second electrode. And a layer 6.
- the semiconductor laser element 1 is a ridge type semiconductor laser element made of, for example, an InGaAs / GaAs compound semiconductor, for example, a semiconductor laser element capable of oscillation at a wavelength of 905 nm.
- the resonance direction of the semiconductor laser element 1 is referred to as the Y direction
- the stacking direction of the layers of the semiconductor laser element 1 is referred to as the Z direction
- the directions perpendicular to the Y direction and the Z direction are referred to as the X direction.
- the semiconductor substrate 2 is made of, for example, n-type GaAs.
- the semiconductor substrate 2 has a front surface 2a and a back surface 2b.
- the semiconductor substrate 2 has, for example, a rectangular plate shape whose longitudinal direction is the Y direction.
- the width in the X direction of the semiconductor substrate 2 is, for example, 500 ⁇ m
- the length in the Y direction of the semiconductor substrate 2 is, for example, 1000 ⁇ m
- the thickness in the Z direction of the semiconductor substrate 2 is, for example, 140 ⁇ m.
- the carrier concentration of the semiconductor substrate 2 is, for example, 1.8 ⁇ 10 18 cm ⁇ 3 .
- the front surface means a surface on one side in the Z direction
- the back surface means a surface on the other side in the Z direction.
- the semiconductor layer 3 is provided on the surface 2 a side of the semiconductor substrate 2.
- the semiconductor layer 3 includes a first cladding layer 31, a first light guide layer 32, an active layer 33, a second light guide layer 34, a second cladding layer 35, an etching stop layer 36, a contact layer 37, ,have.
- the end faces 3 b and 3 c of the semiconductor layer 3 facing each other in the Y direction are mirrors for forming a laser resonator in the semiconductor laser element 1.
- the first cladding layer 31 is provided on the surface 2 a side of the semiconductor substrate 2.
- the first cladding layer 31 is made of, for example, n-type Al 0.32 Ga 0.68 As.
- the thickness of the first cladding layer 31 is, for example, 2.5 ⁇ m.
- the carrier concentration of the first cladding layer 31 is, for example, 1.8 ⁇ 10 18 cm ⁇ 3 .
- the first cladding layer 31 mainly contains Si as an n-type dopant.
- the active layer 33 is provided on the surface side of the first cladding layer 31 with the first light guide layer 32 interposed therebetween.
- the active layer 33 is configured as, for example, a single or multiple quantum well layer.
- the quantum well layer uses two or more materials having different energy band gaps, and a thin film (well layer) made of a material having a small band gap is sandwiched between thin films made of a large material (barrier layer).
- the active layer 33 is made of, for example, undoped In 0.06 Ga 0.94 As. By setting the In composition of the active layer 33 to 0.06, the active layer 33 can be adjusted to have a band gap corresponding to the oscillation light in the wavelength band of 0.9 ⁇ m. This In composition can be appropriately changed according to the wavelength band of the oscillation light.
- a strain compensation layer may be provided as a barrier layer around the quantum well (that is, a barrier layer that functions as a strain compensation layer may be provided).
- a barrier layer that functions as a strain compensation layer may be provided.
- the active layer 33 has a double quantum well structure formed of In 0.1 Ga 0.9 As, a good surface morphology can be obtained by using a material such as GaAsP as the barrier layer.
- the second cladding layer 35 is provided on the surface side of the active layer 33 via the second light guide layer 34.
- the second cladding layer 35 is made of, for example, p-type Al 0.32 Ga 0.68 As.
- the carrier concentration of the second cladding layer 35 is, for example, 1.8 ⁇ 10 18 cm ⁇ 3 .
- the second cladding layer 35 contains Zn, C, or Mg as an n-type dopant. In the present embodiment, the second cladding layer 35 contains Zn.
- An etching stop layer 36 is provided in the second cladding layer 35.
- the etching stop layer 36 is provided between the first region 35 a and the second region 35 b of the second cladding layer 35.
- the first region 35 a is located on the active layer 33 side with respect to the etching stop layer 36.
- the thickness of the first region 35a is, for example, 0.1 ⁇ m.
- the second region 35 b is located on the opposite side of the active layer 33 with respect to the etching stop layer 36.
- the thickness of the second region 35b is, for example, 1.3 ⁇ m.
- the etching stop layer 36 is a layer that is difficult to be etched with respect to a predetermined etchant.
- the etching stop layer 36 is made of, for example, p-type In 0.5 Ga 0.5 P.
- the thickness of the etching stop layer 36 is, for example, 0.02 ⁇ m.
- the carrier concentration of the etching stop layer 36 is, for example, 1.8 ⁇ 10 18 cm ⁇ 3 .
- the etching stop layer 36 contains Zn, C, or Mg as a p-type dopant. In the present embodiment, the etching stop layer 36 contains Zn.
- the first light guide layer 32 is provided between the first cladding layer 31 and the active layer 33.
- the second light guide layer 34 is provided between the active layer 33 and the second cladding layer 35.
- the band gaps of the first light guide layer 32 and the second light guide layer 34 are smaller than the band gaps of the first cladding layer 31 and the second cladding layer 35 and larger than the band gap of the active layer 33.
- the refractive indexes of the first light guide layer 32 and the second light guide layer 34 are the refractive indexes of the first cladding layer 31 and the second cladding layer 35, respectively.
- the refractive index of the active layer 33 Larger than the refractive index of the active layer 33. Therefore, each of the first cladding layer 31 and the second cladding layer 35 functions to confine the light generated in the active layer 33 in the active layer 33, the first light guide layer 32, and the second light guide layer 34, and As a result, light confinement in the active layer 33 is strengthened.
- Each of the first light guide layer 32 and the second light guide layer 34 is made of, for example, undoped Al 0.25 Ga 0.75 As.
- the polarities of the first light guide layer 32 and the second light guide layer 34 are p-type.
- the thickness of each of the first light guide layer 32 and the second light guide layer 34 is, for example, 0.1 ⁇ m.
- the carrier concentration of each of the first light guide layer 32 and the second light guide layer 34 is, for example, 5.0 ⁇ 10 16 cm ⁇ 3 .
- the contact layer 37 is provided on the surface of the second cladding layer 35 (specifically, the surface of the second region 35b).
- the contact layer 37 is made of, for example, p-type GaAs.
- the contact layer 37 has a thickness of 0.2 ⁇ m, for example.
- the carrier concentration of the contact layer 37 is, for example, 1.0 ⁇ 10 20 cm ⁇ 3 .
- the contact layer 37 contains Zn suitable for high concentration doping as an n-type dopant.
- a pair of grooves 7 and a plurality of holes 8 are formed so as to open on the surface 3 a of the semiconductor layer 3.
- the pair of grooves 7 extends along the Y direction, and defines the ridge structure 10 in the width direction (X direction).
- the plurality of holes 8 are located outside the pair of grooves 7.
- the four holes 8 when viewed from the Z direction, are respectively arranged at the four corners of the surface 3 a of the rectangular semiconductor layer 3.
- the shape of each hole 8 when viewed from the Z direction is, for example, a square shape.
- the bottom surface 7 a of each groove 7 and the bottom surface 8 a of each hole 8 are located in the second cladding layer 35.
- the bottom surface 7 a of each groove 7 and the bottom surface 8 a of each hole 8 are located on the surface of the etching stop layer 36.
- the positional relationship between the ridge structure 10 and each hole 8 in a direction parallel to the surface 3a of the semiconductor layer 3 (hereinafter referred to as “XY direction”) is defined by a tolerance within 0.1 ⁇ m, for example.
- the width in the X direction of the ridge structure 10 is, for example, 10 ⁇ m or less (preferably 5 ⁇ m or less).
- the height of the ridge structure 10 in the Z direction is, for example, not less than 1 ⁇ m and not more than 2 ⁇ m.
- the optical mode distribution in each of the end faces 3b and 3c is not concentrated in a small area but in a wide area including the ridge structure 10. Desirably in a distributed form.
- the optical mode distribution on each of the end faces 3b and 3c is dispersed, and damage to the end faces 3b and 3c of the semiconductor laser device 1 is suppressed at high output. Can do.
- the semiconductor layer 3 further includes a pair of first embedded portions 38 and a plurality of second embedded portions 39.
- the pair of first embedded portions 38 are respectively disposed in the pair of grooves 7. Specifically, each first embedded portion 38 is embedded in each groove 7 without a gap in the XY direction.
- the plurality of second embedded portions 39 are respectively disposed in the plurality of holes 8. Specifically, each second embedded portion 39 is embedded in each hole 8 without any gap in the XY direction.
- Each of the pair of first embedded portions 38 and the plurality of second embedded portions 39 is formed of, for example, n-type In 0.5 Ga 0.5 P (InGaP, that is, In x Ga 1-x P). Yes.
- each first embedded portion 38 is located on the back surface 2 b side of the semiconductor substrate 2 with respect to the front surface 3 a of the semiconductor layer 3. That is, the surface 38 a of each first embedded portion 38 is in a state of being recessed with respect to the surface 3 a of the semiconductor layer 3.
- the surface 39 a of each second embedded portion 39 is located on the back surface 2 b side of the semiconductor substrate 2 with respect to the surface 3 a of the semiconductor layer 3. That is, the surface 39 a of each second embedded portion 39 is in a state of being recessed with respect to the surface 3 a of the semiconductor layer 3.
- each first embedded portion 38 and the surface 39 a of each second embedded portion 39 are located on the back surface 2 b side of the semiconductor substrate 2 by the same distance from the surface 3 a of the semiconductor layer 3.
- the surface 38a of each first embedded portion 38 and the surface 39a of each second embedded portion 39 are the back surface 2b of the semiconductor substrate 2 by a distance of 0.1 ⁇ m or less with respect to the surface 3a of the semiconductor layer 3. Located on the side.
- the insulating layer 4 is provided on the surface 3 a side of the semiconductor layer 3. An opening 4 a is formed in a portion corresponding to the ridge structure 10 in the insulating layer 4.
- the insulating layer 4 is provided in a region outside the pair of grooves 7 in the surface 3 a of the semiconductor layer 3.
- the region outside the pair of grooves 7 is a region other than a region (region corresponding to the ridge structure 10) sandwiched between the pair of grooves 7 on the surface 3a of the semiconductor layer 3 when viewed from the Z direction. Show.
- the insulating layer 4 is made of, for example, SiNx (silicon nitride).
- the thickness of the insulating layer 4 is, for example, 150 nm.
- the first electrode layer 5 is provided on the surface 3 a (specifically, the surface of the contact layer 37) side of the semiconductor layer 3 in the opening 4 a of the insulating layer 4.
- the contact layer 37 is electrically connected to the first electrode layer 5 in the opening 4a.
- the contact layer 37 realizes a good ohmic contact with the first electrode layer 5.
- the first electrode layer 5 is made of, for example, an Au-based metal.
- the thickness of the first electrode layer 5 is, for example, 300 nm.
- the first electrode layer 5 functions as an anode electrode, for example.
- both end portions of the first electrode layer 5 in the X direction reach positions where the pair of first embedded portions 38 are covered and the plurality of second embedded portions 39 are not covered. That is, in the semiconductor laser element 1, the pair of regions 9 outside the first electrode layer 5 (outside the pair of grooves 7) in the surface of the insulating layer 4 are exposed to the outside as flat surfaces. Further, in the semiconductor laser element 1, a plurality of portions 11 corresponding to the openings of the plurality of holes 8 in the pair of regions 9 are visible.
- the area of the first electrode layer 5 when viewed from the Z direction is, for example, less than 50% with respect to the area of the surface 3 a of the semiconductor layer 3.
- the total value of the areas of the pair of regions 9 when viewed from the Z direction is, for example, 50% or more with respect to the area of the surface 3 a of the semiconductor layer 3.
- one end portion of the first electrode layer 5 in the Y direction covers the edge of the opening 4a in the insulating layer 4 and reaches a position separated from the end surface 3b.
- the other end portion of the first electrode layer 5 in the Y direction covers the edge of the opening 4a in the insulating layer 4 and reaches a position separated from the end surface 3c.
- the distance between one end of the first electrode layer 5 and the end surface 3b in the Y direction and the distance between the other end of the first electrode layer 5 and the end surface 3c in the Y direction are, for example, 5 ⁇ m to 30 ⁇ m.
- the first electrode layer 5 does not reach the end surfaces 3b and 3c serving as the cleavage surfaces, so that the end surfaces 3b and 3c can be easily cleaved when the semiconductor laser device 1 is manufactured. Therefore, a good cleavage surface can be obtained at the end faces 3b and 3c. As a result, it is possible to suppress the occurrence of irregularities on the order of several ⁇ m on the end surfaces 3b and 3c. For example, when the end surfaces 3b or 3c are brought into contact with a mounting substrate 50 (see FIGS. 8 and 9) described later. Thus, it is possible to realize mounting of the semiconductor laser element 1 with high accuracy.
- a step is formed along the edge of the opening 4a on the surface of the first electrode layer 5 provided on the surface side of the contact layer 37 in the opening 4a.
- the second electrode layer 6 is provided on the back surface 2 b side of the semiconductor substrate 2.
- the second electrode layer 6 is made of, for example, Au-based metal.
- the thickness of the second electrode layer 6 is 2 ⁇ m, for example.
- the second electrode layer 6 functions as, for example, a cathode electrode.
- the second electrode layer 6 covers the entire back surface 2 b of the semiconductor substrate 2.
- One end of the second electrode layer 6 in the Y direction reaches the end face 3b, and the other end of the second electrode layer 6 in the Y direction reaches the end face 3c. As described above, the second electrode layer 6 reaches the end faces 3b and 3c serving as the cleavage planes.
- the second electrode layer 6 is formed on a part of the end faces 3b and 3c located in the vicinity of the second electrode layer 6. For example, irregularities on the order of several ⁇ m may occur. However, it is considered that this unevenness does not affect the mounting accuracy of the semiconductor laser element 1.
- the reason is that when the semiconductor laser device 1 is mounted on the mounting board 50 by junction down mounting, the part of the end faces 3b and 3c is in a position protruding from the surface 51a of the main body 51 of the mounting board 50 (see FIG. 8 and FIG. 10), this is because it is not a part in contact with the mounting substrate 50. Therefore, it is considered unnecessary to prevent the second electrode layer 6 from reaching the end faces 3b and 3c serving as cleavage planes in order to realize high-precision mounting of the semiconductor laser element 1. [Method for Manufacturing Optical Semiconductor Element]
- a GaAs substrate is prepared as the semiconductor substrate 2, and the semiconductor layer 3 is formed on the surface 2 a of the semiconductor substrate 2.
- the first cladding layer 31, the first light guide layer 32, the active layer 33, the second light are formed on the surface 2a of the semiconductor substrate 2 by using, for example, a growth method of MOCVD (Metal Organic Chemical Vapor Deposition) method.
- MOCVD Metal Organic Chemical Vapor Deposition
- the guide layer 34, the first region 35a of the second cladding layer 35, the etching stop layer 36, the second region 35b of the second cladding layer 35, and the contact layer 37 are epitaxially grown in this order.
- a mask M is formed on the surface of the contact layer 37 in a region other than the region to be the pair of grooves 7 and the plurality of holes 8 by the photolithography technique.
- the mask M is made of, for example, SiNx.
- the thickness of the mask M is preferably 150 nm or more and 500 nm or less, for example. If the thickness of the mask M is, for example, less than 100 nm, the edge of the mask M may be damaged in the later-described buried growth (regrowth), and the edge may become a starting point for abnormal growth. In the present embodiment, the thickness of the mask M is 450 nm.
- etching the surface 3 a of the semiconductor layer 3 through the mask M a pair of grooves 7 and a plurality of holes 8 are formed in the semiconductor layer 3.
- the bottom surface 7 a of each groove 7 and the bottom surface 8 a of each hole 8 are positioned on the surface of the etching stop layer 36.
- this etching include dry etching and wet etching, but wet etching is preferable. The reason is that the surface 3a of the semiconductor layer 3 should be exposed while being cleaned by wet etching in consideration of later-described buried growth (regrowth).
- a pair of first embedded portions 38 are formed in the pair of grooves 7, and a plurality of second embedded portions are formed in the plurality of holes 8.
- Each part 39 is formed.
- InGaP is embedded and regrown in each of the pair of grooves 7 and the plurality of holes 8.
- the surface 38a of each first burying portion 38 and the surface 39a of each second burying portion 39 are stopped in a state where they are recessed by a predetermined distance with respect to the surface 3a of the semiconductor layer 3. Is done.
- the mask M is removed using an etchant such as buffered hydrofluoric acid (BHF).
- the insulating layer 4 is formed on the surface 3a of the semiconductor layer 3 by, for example, vapor deposition.
- the opening 4 a is formed, and the surface of the contact layer 37 is exposed in the ridge structure 10.
- the first electrode layer 5 is formed so as to cover the opening 4a, for example, by vapor deposition.
- the back surface 2b of the semiconductor substrate 2 is polished, and the semiconductor substrate 2 is thinned to a thickness that can be cleaved.
- the cleaving thickness is, for example, 140 ⁇ m.
- the semiconductor substrate 2 is cleaved at the end surfaces 3b and 3c.
- the steps from the preparation step of the semiconductor substrate 2 to the formation step of the second electrode layer 6 are performed at the wafer level.
- the semiconductor laser device 1 is obtained by dicing the wafer.
- the optical module 100 includes the semiconductor laser element 1 and the mounting substrate 50 described above.
- the semiconductor laser element 1 is mounted on the mounting substrate 50 by junction down mounting.
- the optical module 100 is a multi-channel light source mounted on, for example, a LiDAR (Laser Imaging Detection and Ranging) system for automatic driving support.
- LiDAR Laser Imaging Detection and Ranging
- the mounting substrate 50 includes a main body 51, wiring 52, and an optical waveguide 53.
- the main body 51 has, for example, a rectangular plate shape whose longitudinal direction is the Y direction.
- the main body 51 is made of Si, for example.
- the main body 51 includes a mounting portion 54 on which the semiconductor laser element 1 is mounted.
- the mounting portion 54 includes a pair of placement surfaces 54 a and an installation surface 54 b.
- Each placement surface 54a and installation surface 54b are surfaces parallel to the XY directions.
- Each placement surface 54 a and installation surface 54 b are located on the back surface 51 b side of the main body 51 with respect to the front surface 51 a of the main body 51.
- the installation surface 54b is located at a lower height than the pair of placement surfaces 54a located at the same height. That is, each placement surface 54a is in a state of being recessed with respect to the surface 51a of the main body 51, and the installation surface 54b is in a state of being recessed with respect to each placement surface 54a.
- the installation surface 54b reaches the outer edge of the main body 51 from between the pair of placement surfaces 54a when viewed from the Z direction.
- Such a mounting portion 54 is formed using dry etching or wet etching.
- the wiring 52 is provided on the installation surface 54b.
- the wiring 52 extends to the outer edge of the main body 51 from between the pair of placement surfaces 54a.
- the wiring 52 is made of, for example, Au-based metal.
- the wiring 52 is formed using, for example, a sputtering method.
- the optical waveguide 53 includes a light incident end 53a and a plurality of light emitting ends 53b.
- the light incident end 53 a faces the mounting portion 54.
- the plurality of light emitting ends 53 b face the outer edge of the main body 51.
- the optical waveguide 53 is a branched optical waveguide that branches from the light incident end 53a into a plurality of light emitting ends 53b in multiple stages.
- the center position of the light incident end 53a in the X direction is the center position between the pair of placement surfaces 54a.
- the center position of the light incident end 53a in the Z direction is a position shifted to the surface 51a side of the main body 51 by a predetermined distance with respect to the pair of mounting surfaces 54a.
- the predetermined distance is the same as the distance in the Z direction (see FIG. 3) between the pair of regions 9 in the semiconductor laser element 1 and the center (light emitting point) of the active layer 33.
- Such an optical waveguide 53 is formed on the surface 51a side of the main body 51 by, for example, an ozone oxidation CVD method or an ion implantation method.
- the core diameter of the optical waveguide 53 is, for example, 10 ⁇ m or less.
- the pair of regions 9 of the semiconductor laser element 1 are respectively disposed on the pair of placement surfaces 54 a. That is, a pair of regions outside the pair of grooves 7 in the surface 3a of the semiconductor layer 3 of the semiconductor laser element 1 are indirectly disposed on the pair of mounting surfaces 54a.
- the first electrode layer 5 of the semiconductor laser element 1 is opposed to the end portion 52a of the wiring 52 through a bonding layer 60 such as a solder layer.
- the wiring 52 is electrically connected to the semiconductor laser element 1 (specifically, the first electrode layer 5 of the semiconductor laser element 1).
- the bonding layer 60 electrically and physically bonds the semiconductor laser element 1 and the mounting substrate 50.
- the light incident end 53 a of the optical waveguide 53 is optically coupled to the semiconductor laser element 1.
- the position of the light emitting point on the end face 3b or 3c of the semiconductor layer 3 exists within a distance of 2.2 ⁇ m (preferably within 2.0 ⁇ m) from the surface 3a of the semiconductor layer 3 toward the semiconductor substrate 2 in the Z direction. Is suitable. The reason is that if the position of the light emitting point exists in the Z direction at a distance exceeding 2.2 ⁇ m from the surface 3 a of the semiconductor layer 3 toward the semiconductor substrate 2, it becomes difficult to process the mounting substrate 50, and the mass productivity of the mounting substrate 50 is increased. It is because there exists a possibility that it may fall. [Optical module manufacturing method]
- the semiconductor laser device 1 and the mounting substrate 50 are prepared.
- the bonding layer 60 such as a solder layer is formed on the end portion 52a of the wiring 52 of the mounting substrate 50 by, for example, vapor deposition.
- the surface 60a of the bonding layer 60 before the semiconductor laser element 1 is mounted is positioned higher than the pair of mounting surfaces 54a positioned at the same height (see FIG. 11).
- the semiconductor laser element 1 is mounted on the mounting substrate 50 in an assembly apparatus having a high-accuracy image recognition function. Specifically, the mounting substrate 50 is held so that the front surface 51a side of the main body 51 faces upward (one direction) (that is, the back surface 51b side of the main body 51 faces downward (the other direction)). The semiconductor laser element 1 is held so that the semiconductor layer 3 side faces downward (that is, the semiconductor substrate 2 side faces upward).
- the position of the semiconductor laser element 1 in the XY direction is set to the plurality of holes 8.
- the amount of movement of the semiconductor laser element 1 for making the light emitting point on the end surface 3b of the semiconductor layer 3 coincide with the light incident end 53a of the optical waveguide 53 in the XY direction is calculated.
- the semiconductor laser element 1 is moved in the Z direction until the surface of the first electrode layer 5 of the semiconductor laser element 1 contacts the surface 60 a of the bonding layer 60.
- the bonding layer 60 is melted by heating.
- the surface tension of the molten bonding layer 60 causes the semiconductor laser element 1 to move in the Z direction until the pair of regions 9 of the semiconductor laser element 1 come into contact with the pair of mounting surfaces 54a of the mounting substrate 50, respectively.
- the bonding layer 60 is solidified and the optical module 100 is obtained.
- the second embedded portion 39 is disposed in each hole 8 formed in the semiconductor layer 3 so as to open to the surface 3 a of the semiconductor layer 3.
- 39 a is located on the back surface 2 b side of the semiconductor substrate 2 with respect to the front surface 3 a of the semiconductor layer 3.
- each hole 8 can be formed in the semiconductor layer 3 together with a pair of grooves 7 that define the ridge structure 10 (that is, in an etching process using a common mask M) in a semiconductor manufacturing process, for example, in the XY direction In the direction parallel to the surface 3a of the semiconductor layer 3, it is positioned with high accuracy with respect to the ridge structure 10 corresponding to the light emitting point of the active layer 33 (that is, at the same position as the light emitting point when viewed from the Z direction). ing. Thereby, when the semiconductor laser element 1 is mounted, the portion 11 corresponding to the opening of each hole 8 can be used as an alignment mark in the XY direction.
- the surface 3 a of the semiconductor layer 3 is positioned with high accuracy with respect to the active layer 33 in the Z direction (direction perpendicular to the surface 3 a of the semiconductor layer 3).
- the pair of regions outside the pair of grooves 7 in the surface 3a of the semiconductor layer 3 can be used as the basis of the positioning surface in the Z direction.
- the semiconductor The pair of regions 9 of the laser element 1 can be used as positioning surfaces in the Z direction.
- a pair of first embedded portions 38 are respectively disposed in the pair of grooves 7, and a plurality of second embedded portions 39 are respectively disposed in the plurality of holes 8.
- each of the pair of first embedded portions 38 and second embedded portions 39 is made of InGaP. Therefore, the flatness of the surface 3a of the semiconductor layer 3 serving as the basis of the positioning surface in the Z direction can be ensured, and as a result, the flatness of the pair of regions 9 serving as the positioning surfaces in the Z direction can be ensured. .
- high-precision mounting for example, mounting with a tolerance within 1 ⁇ m
- a pair of first embedding portions 38 are respectively disposed in the pair of grooves 7, and the effect obtained by disposing the plurality of second embedding portions 39 in the plurality of holes 8 is more This will be described in detail.
- the pair of first embedded portions 38 are respectively disposed in the pair of grooves 7 and the plurality of second embedded portions 39 are not disposed in the plurality of holes 8, the following problem is caused. May occur. In that case, a region where the pair of grooves 7 is formed in the surface 3a of the semiconductor layer 3 is excluded in the burying growth (regrowth) when the pair of first embedded portions 38 are embedded in the pair of grooves 7 respectively.
- the mask M under the portion where the polycrystal is deposited in a convex shape is not removed, but on the bottom surface 8a of each hole 8.
- the polycrystalline body may remain together with the mask M.
- the deposited polycrystalline body may protrude from the surface 3a of the semiconductor layer 3, and the flatness of the surface 3a of the semiconductor layer 3 may be hindered.
- a bonding material such as solder enters the holes 8 and the grooves 7 and comes into contact with the side surfaces of the grooves 7 and the side surfaces of the holes 8. There is a possibility that a leak current may be generated in the semiconductor laser element 1. If a bonding material such as solder enters into each groove 7, it may be difficult to uniformly supply current to the first electrode layer 5. As a result, the reliability of the semiconductor laser element 1 may be reduced.
- the pair of first embedded portions 38 are respectively disposed in the pair of grooves 7, and the plurality of second embedded portions 39 are respectively disposed in the plurality of holes 8.
- the occurrence of problems can be suppressed. That is, the obstruction of the flatness of the surface 3a of the semiconductor layer 3 can be suppressed, and further, the deterioration of the reliability of the semiconductor laser element 1 can be suppressed.
- each of the pair of first embedded portions 38 and second embedded portions 39 is formed of a material other than InGaP, the following problem may occur.
- the materials of the pair of first embedded portions 38 and the second embedded portions 39 include GaAs, AlGaAs, InGaP, In (AlGa) P, or InGaAsP. These materials are materials that can be lattice-matched on the semiconductor substrate 2 made of GaAs.
- AlGaAs or In (AlGa) P an Al-based material
- AlGaAs or In (AlGa) P an Al-based material
- AlGaAs or In (AlGa) P an Al-based material
- AlGaAs or In (AlGa) P an Al-based material
- In regrowth due to the high activity of Al
- an abnormally grown core is easily formed on the SiNx mask M covering the surface 3a of the semiconductor layer 3.
- the present inventor has confirmed that the same phenomenon occurs when the SiO 2 mask M is formed on the surface 3 a of the semiconductor layer 3. Therefore, in such a case, it becomes difficult to ensure the flatness of the surface 3 a of the semiconductor layer 3.
- each of the pair of first embedded portions 38 and the second embedded portions 39 when an Al-based material is selected as the material for each of the pair of first embedded portions 38 and the second embedded portions 39, the following problem may occur. That is, it is conceivable to grow each of the pair of first buried portions 38 and second buried portions 39 by using the MOCVD method in the buried growth (re-growth). In the growth), the Al raw material becomes trimethylaluminum and tends to incorporate methyl groups. When each of the pair of first embedding portions 38 and the second embedding portion 39 takes in a methyl group, carbon derived from a methyl group is contained in each of the pair of first embedding portions 38 and the second embedding portion 39.
- each of the pair of first embedded portions 38 and second embedded portions 39 may be P-type instead of N-type.
- the polarity of each of the pair of first embedded portions 38 and the second embedded portions 39 is P-type, it becomes difficult to realize good current constriction because the current path is widened. If the current path is widened, the emission width of the oscillation light is also widened, so that the optical coupling efficiency may be lowered when the semiconductor laser device 1 is mounted. As a result, there is a risk of deterioration of the characteristics of the semiconductor laser device 1 such as an increase in the threshold of current injection leading to oscillation, or a decrease in optical output.
- the refractive index of GaAs or InGaAsP is relatively high. It becomes difficult to achieve good light confinement. As a result, the characteristics of the semiconductor laser device 1 may be deteriorated. Further, when such an As-based material is selected, abnormal growth occurs on the mask M covering the surface 3a of the semiconductor layer 3 in the burying growth (regrowth) compared to the case where a P-based material is selected. A core is easily formed.
- the semiconductor laser element 1 In the semiconductor laser element 1, InGaP that does not contain Al is selected as the material of each of the pair of first buried portions 38 and second buried portions 39, the semiconductor layer is used in buried growth (regrowth). It is possible to prevent the abnormally grown core from being formed on the mask M formed on the surface 3a of the substrate 3. As a result, the flatness of the surface 3a of the semiconductor layer 3 can be ensured, and the position of the semiconductor laser element 1 in the Z direction can be determined with high accuracy.
- each of the pair of first embedded portions 38 and the second embedded portions 39 does not contain Al, each of the pair of first embedded portions 38 and the second embedded portions 39 Mixing of methyl group-derived carbon can be suppressed, and good current confinement can be realized. Furthermore, since the material of each of the pair of first embedded portions 38 and the second embedded portions 39 is not a material having a high refractive index such as GaAs or InGaAsP, it is possible to realize good light confinement. Become.
- the front surfaces 38 a of the pair of first embedded portions 38 are positioned on the back surface 2 b side of the semiconductor substrate 2 with respect to the front surface 3 a of the semiconductor layer 3. Accordingly, the solder advances on the surface 3a of the semiconductor layer 3 serving as the basis of the positioning surface in the Z direction perpendicular to the surface 3a of the semiconductor layer 3 while preventing the solder from flowing into the pair of grooves 7 as the parts are offset. Can be suppressed.
- the surface 39 a of the second embedded portion 39 and the respective surfaces 38 a of the pair of first embedded portions 38 are the same distance from the surface 3 a of the semiconductor layer 3 as the back surface of the semiconductor substrate 2. Located on the 2b side. Accordingly, for example, in the semiconductor manufacturing process, the pair of first embedded portions 38 and the second embedded portion 39 can be formed in the same process.
- the insulating layer 4 is provided in a region outside the pair of grooves 7 in the surface 3 a of the semiconductor layer 3. As a result, current can be reliably injected into the ridge structure 10. Furthermore, the surface of the insulating layer 4 can be used as a positioning surface while protecting the surface 3a of the semiconductor layer 3 serving as the basis of the positioning surface in the Z direction perpendicular to the surface 3a of the semiconductor layer 3.
- the insulating layer 4 is made of SiNx. Thereby, a smooth surface can be obtained as the surface of the insulating layer 4 serving as a positioning surface in the Z direction perpendicular to the surface 3 a of the semiconductor layer 3.
- each second embedded portion 39 is located on the back surface 2 b side of the semiconductor substrate 2 by a distance of 0.1 ⁇ m or less with respect to the surface 3 a of the semiconductor layer 3.
- the insulating layer 4 can reliably cover the surface 3a of the semiconductor layer 3 together with the surface 39a of the second embedded portion 39.
- the bottom surfaces 7 a of the pair of grooves 7 and the bottom surfaces 8 a of the plurality of holes 8 are located in the second cladding layer 35. Thereby, light can be confined in the ridge structure 10 and the mode stability of the semiconductor laser device 1 can be improved. Further, for example, in the semiconductor manufacturing process, the pair of grooves 7 and the plurality of holes 8 can be formed in the same process.
- the semiconductor layer 3 has an etching stop layer 36 provided in the second cladding layer 35, and each bottom surface 7 a of the pair of grooves 7 and each bottom surface 8 a of the plurality of holes 8 are , Located on the surface of the etching stop layer 36.
- a pair of grooves 7 and a plurality of holes 8 having a desired depth can be formed in the same step.
- a plurality of holes 8 positioned outside the pair of grooves 7 are formed in the semiconductor layer 3, and the second embedded portions 39 are disposed in the plurality of holes 8, respectively. Yes. Thereby, when the semiconductor laser element 1 is mounted, a portion corresponding to each opening of the plurality of holes 8 can be used as an alignment mark in the XY direction parallel to the surface 3a of the semiconductor layer 3. High-precision mounting becomes possible.
- the optical module 100 includes the semiconductor laser element 1, the semiconductor laser element 1 is mounted on the mounting substrate 50 with high accuracy. [Modification]
- the mounting portion 54 of the mounting substrate 50 can adopt various shapes as long as it includes a pair of mounting surfaces 54a and an installation surface 54b.
- one placement surface 54a is divided, and the installation surface 54b is divided from between the pair of placement surfaces 54a when viewed from the Z direction. It may reach the outer edge of the main body 51 via the space between the mounting surfaces 54a.
- the optical waveguide 53 of the mounting substrate 50 is not limited to a branched optical waveguide, and may be an oblique optical waveguide, a curved optical waveguide, or the like.
- the configuration related to the pair of first embedded portions 38 and the second embedded portions 39 can also be applied to the optical semiconductor element shown in FIG.
- the optical semiconductor element shown in FIG. 13 is configured as a multi-channel amplifier chip and includes a plurality of ridge structures 10.
- the first electrode layer 5 extends obliquely so as to form an angle of 5 ° to 20 ° with respect to the YZ plane orthogonal to the end faces 3 b and 3 c of the semiconductor layer 3.
- the configuration related to the pair of first embedded portions 38 is applied to each ridge structure 10, and the configuration related to the second embedded portion 39 is arranged outside the plurality of ridge structures 10. This is applied to the pair of regions 9.
- the optical semiconductor element shown in FIG. 13 is applied to the optical module 100, for example.
- the plurality of ridge structures 10 of the optical semiconductor element are arranged so as to correspond to the plurality of light emitting ends 53b of the optical waveguide 53, respectively. Are respectively optically coupled to the light emitting end 53b.
- This optical semiconductor element amplifies the output of the light emitted from each light emitting end 53b.
- light loss occurs at the branch portion of the optical waveguide 53, so that the output of the light decreases every time the light guided through the optical waveguide 53 reaches the branch portion of the optical waveguide 53. Therefore, by applying the optical semiconductor element shown in FIG. 13 to the optical module 100, it is possible to amplify the reduced light output.
- a phase shifter element optically coupled to the optical semiconductor element shown in FIG. 13 may be further applied.
- the phase of the light emitted from the optical semiconductor element shown in FIG. 13 can be controlled with high accuracy.
- the principle of the phase shifter element is the same as that of the phased array rangefinder used in millimeter wave radar.
- the optical module 100 can meet this requirement, the phase of the light from the optical module 100 can be controlled with high accuracy. As a result, the realization of an ultra-compact LiDAR system can be drastically approximated, and the practical application of a fully automatic driving system can be greatly accelerated.
- the number of the holes 8 in which the second embedding part 39 is arranged may be one, and in that case, the positioning of the semiconductor laser element 1 in the XY directions can be performed with high accuracy. However, if the number of the holes 8 in which the second embedded portions 39 are arranged is plural, the positioning of the semiconductor laser element 1 in the XY directions can be performed with higher accuracy. Considering the productivity of the semiconductor laser device 1, the number of the holes 8 in which the second embedded portions 39 are disposed is preferably 2 to 4. This is because even if the number of the holes 8 in which the second embedded portions 39 are arranged is five or more, a great improvement in the accuracy of the positioning of the semiconductor laser element 1 in the XY directions cannot be expected.
- the shape of the hole 8 when viewed from the Z direction is not limited to a square shape, and may be a rectangular shape, a triangular shape, a circular shape, a cross shape, or the like.
- the surface 38a of the first embedded portion 38 and the surface 39a of the second embedded portion 39 may be positioned on the back surface 2b side of the semiconductor substrate 2 by a different distance from the surface 3a of the semiconductor layer 3. If the surface 39 a of the second embedded portion 39 is located on the back surface 2 b side of the semiconductor substrate 2 with respect to the surface 3 a of the semiconductor layer 3, the surface 38 a of the first embedded portion 38 is the surface 3 a of the semiconductor layer 3. On the other hand, it may not be located on the back surface 2b side of the semiconductor substrate 2.
- the bottom surface 7a of the groove 7 and the bottom surface 8a of the hole 8 need only be located in the semiconductor layer 3, and are located on the back surface 2b side of the semiconductor substrate 2 by a different distance from the surface 3a of the semiconductor layer 3. May be.
- the insulating layer 4 is not limited to being formed of SiNx, and may be formed of other insulating materials. The insulating layer 4 may not be provided in a region outside the pair of grooves 7 in the surface 3 a of the semiconductor layer 3.
- “provided on the front surface (back surface) side” means that the configuration is provided directly on the front surface (back surface) (that is, without going through another layer, etc.) ) Indirectly (that is, via another layer or the like).
- n-type and p-type can be suitably replaced as the first conductivity type and the second conductivity type.
- SYMBOLS 1 ... Semiconductor laser element, 2 ... Semiconductor substrate, 2a ... Front surface, 2b ... Back surface, 3 ... Semiconductor layer, 3a ... Front surface, 4 ... Insulating layer, 5 ... 1st electrode layer, 6 ... 2nd electrode layer, 7 ... Groove 7a ... bottom surface, 8 ... hole, 8a ... bottom surface, 10 ... ridge structure, 31 ... first cladding layer, 33 ... active layer, 35 ... second cladding layer, 36 ... etching stop layer, 37 ... contact layer, 38 ... 1st embedding part, 38a ... surface, 39 ... 2nd embedding part, 39a ... surface, 50 ... mounting substrate, 51 ... main body part, 52 ... wiring, 53 ... optical waveguide, 54 ... mounting part, 54a ... mounting Surface, 54b ... Installation surface, 60 ... Bonding layer, 100 ... Optical module.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
光半導体素子は、GaAsによって形成された半導体基板と、半導体基板の表面側に設けられた半導体層と、半導体層の表面側に設けられた第1電極層と、半導体基板の裏面側に設けられた第2電極層と、を備える。半導体層は、半導体基板の表面側に設けられた第1クラッド層と、第1クラッド層の表面側に設けられた活性層と、活性層の表面側に設けられた第2クラッド層と、第2クラッド層の表面側に設けられ、第1電極層と電気的に接続されたコンタクト層と、InGaPによって形成された一対の第1埋込部、及び第2埋込部と、を有する。半導体層には、リッジ構造を画定する一対の溝、及び一対の溝の外側に位置する穴が、半導体層の表面に開口するように、形成されている。一対の第1埋込部は、一対の溝内にそれぞれ配置されており、第2埋込部は、穴内に配置されている。第2埋込部の表面は、半導体層の表面に対して半導体基板の裏面側に位置している。
Description
本開示は、光半導体素子及び光モジュールに関する。
活性層を含む半導体層が半導体基板上に設けられた光半導体素子が、配線及び光導波路を有する実装基板に実装された光モジュールが知られている(例えば、特許文献1参照)。このような光モジュールでは、半導体層側が実装基板側に向けられた状態(すなわち、半導体基板側が実装基板とは反対側に向けられた状態)で、光半導体素子が実装基板に実装される場合がある(以下、このような実装を「ジャンクションダウン実装」という)。
上述したような光モジュールでは、例えば、光半導体素子を光導波路に高精度で光学的に結合するために、光半導体素子を実装基板に実装するに際し、高精度の実装が要求される。
本開示は、高精度の実装が可能な光半導体素子、及びそのような光半導体素子を備える光モジュールを提供することを目的とする。
本開示の光半導体素子は、GaAsによって形成された半導体基板と、半導体基板の表面側に設けられた半導体層と、半導体層の表面側に設けられた第1電極層と、半導体基板の裏面側に設けられた第2電極層と、を備える。半導体層は、半導体基板の表面側に設けられた第1クラッド層と、第1クラッド層の表面側に設けられた活性層と、活性層の表面側に設けられた第2クラッド層と、第2クラッド層の表面側に設けられ、第1電極層と電気的に接続されたコンタクト層と、InGaPによって形成された一対の第1埋込部、及び第2埋込部と、を有する。半導体層には、リッジ構造を画定する一対の溝、及び一対の溝の外側に位置する穴が、半導体層の表面に開口するように、形成されている。一対の第1埋込部は、一対の溝内にそれぞれ配置されており、第2埋込部は、穴内に配置されている。第2埋込部の表面は、半導体層の表面に対して半導体基板の裏面側に位置している。
この光半導体素子では、半導体層の表面に開口するように半導体層に形成された穴内に、第2埋込部が配置されており、第2埋込部の表面が、半導体層の表面に対して半導体基板の裏面側に位置している。ここで、穴は、例えば半導体製造プロセスにおいて、リッジ構造を画定する一対の溝と共に半導体層に形成され得る。このため、穴は、半導体層の表面に平行な方向において、リッジ構造に対して高精度で位置決めされている。これにより、光半導体素子の実装の際に、穴の開口部に対応する部分を、半導体層の表面に平行な方向におけるアライメントマークとして用いることができる。更に、半導体層の表面は、半導体層の表面に垂直な方向において、活性層に対して高精度で位置決めされている。これにより、光半導体素子の実装の際に、半導体層の表面のうち一対の溝の外側の一対の領域を、半導体層の表面に垂直な方向における位置決め面の基礎として用いることができる。更に、一対の溝内に一対の第1埋込部がそれぞれ配置されており、穴内に第2埋込部が配置されているため、光半導体素子の実装の際に、半田等の接合材料が片寄るほどに一対の溝内、及び穴内に流れ込むのを防止することができる。しかも、一対の第1埋込部、及び第2埋込部のそれぞれが、InGaPによって形成されているため、半導体層の表面に垂直な方向における位置決め面の基礎となる半導体層の表面の平坦性を確保することができる。以上により、この光半導体素子によれば、高精度の実装が可能となる。
本開示の光半導体素子では、一対の第1埋込部のそれぞれの表面は、半導体層の表面に対して半導体基板の裏面側に位置していてもよい。これにより、半田等の接合材料が片寄るほどに一対の溝内に流れ込むのを防止しつつ、半導体層の表面に垂直な方向における位置決め面の基礎となる半導体層の表面上に半田等の接合材料が進行するのを抑制することができる。
本開示の光半導体素子では、第2埋込部の表面、及び一対の第1埋込部のそれぞれの表面は、半導体層の表面に対して同一の距離だけ半導体基板の裏面側に位置していてもよい。これにより、例えば半導体製造プロセスにおいて、一対の第1埋込部、及び第2埋込部を同一工程で形成することができる。
本開示の光半導体素子は、半導体層の表面側に設けられた絶縁層を更に備えてもよく、絶縁層は、半導体層の表面のうち一対の溝の外側の領域に設けられていてもよい。これにより、リッジ構造に確実に電流を注入することがきる。更に、半導体層の表面に垂直な方向における位置決め面の基礎となる半導体層の表面を保護しつつ、絶縁層の表面を位置決め面として用いることができる。
本開示の光半導体素子では、絶縁層は、窒化シリコンによって形成されていてもよい。これにより、半導体層の表面に垂直な方向における位置決め面となる絶縁層の表面として平滑な表面を得ることができる。
本開示の光半導体素子では、第2埋込部の表面は、半導体層の表面に対して0.1μm以下の距離だけ半導体基板の裏面側に位置していてもよい。これにより、絶縁層によって、第2埋込部の表面と共に半導体層の表面を確実に覆うことができる。
本開示の光半導体素子では、一対の溝のそれぞれの底面、及び穴の底面は、第2クラッド層内に位置していてもよい。これにより、リッジ構造内に光を閉じ込めて、光半導体素子のモード安定性を向上させることができる。更に、例えば半導体製造プロセスにおいて、一対の溝、及び穴を同一工程で形成することができる。
本開示の光半導体素子では、半導体層は、第2クラッド層内に設けられたエッチングストップ層を更に有してもよく、一対の溝のそれぞれの底面、及び穴の底面は、エッチングストップ層の表面に位置していてもよい。これにより、例えば半導体製造プロセスにおいて、所望の深さを有する一対の溝、及び穴を同一工程で形成することができる。
本開示の光半導体素子では、半導体層には、一対の溝の外側に位置する穴が複数形成されていてもよく、第2埋込部は、複数の穴内のそれぞれに配置されていてもよい。これにより、光半導体素子の実装の際に、複数の穴のそれぞれの開口部に対応する部分を、半導体層の表面に平行な方向におけるアライメントマークとして用いることができるので、より高精度の実装が可能となる。
本開示の光モジュールは、上述した光半導体素子と、光半導体素子が実装された実装基板を含む本体部と、光半導体素子と実装基板とを電気的且つ物理的に接合する接合層と、を備える。実装基板は、光半導体素子が実装された実装部と、光半導体素子と電気的に接続された配線と、光半導体素子と光学的に結合された光導波路と、を有する。実装部は、光半導体素子の半導体層の表面のうち一対の溝の外側の一対の領域がそれぞれ配置された一対の載置面と、光半導体素子の第1電極層と配線とが接合層を介して対向するように配線が設けられた設置面と、を含む。
この光モジュールは、上述した光半導体素子を備えるため、実装基板に対して光半導体素子が高精度で実装されたものとなっている。
本開示によれば、高精度の実装が可能な光半導体素子、及びそのような光半導体素子を備える光モジュールを提供することができる。
以下、本開示の実施形態について、図面を参照して詳細に説明する。各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[光半導体素子の構成]
[光半導体素子の構成]
図1、図2及び図3に示されるように、半導体レーザ素子1(光半導体素子)は、半導体基板2と、半導体層3と、絶縁層4と、第1電極層5と、第2電極層6と、を備えている。半導体レーザ素子1は、例えば、InGaAs/GaAs系化合物半導体によって構成されたリッジ型の半導体レーザ素子であり、例えば、波長905nmでの発振が可能な半導体レーザ素子である。以下の説明では、半導体レーザ素子1の共振方向をY方向といい、半導体レーザ素子1の各層の積層方向をZ方向といい、Y方向及びZ方向に垂直な方向をX方向という。
半導体基板2は、例えばn型のGaAsによって形成されている。半導体基板2は、表面2a及び裏面2bを有している。半導体基板2は、例えば、Y方向を長手方向とする長方形板状を呈している。半導体基板2のX方向における幅は、例えば500μmであり、半導体基板2のY方向における長さは、例えば1000μmであり、半導体基板2のZ方向における厚さは、例えば140μmである。半導体基板2のキャリア濃度は、例えば1.8×1018cm-3である。半導体レーザ素子1の各層及び各部において、表面とは、Z方向における一方の側の面を意味し、裏面とは、Z方向における他方の側の面を意味する。
半導体層3は、半導体基板2の表面2a側に設けられている。半導体層3は、第1クラッド層31と、第1光ガイド層32と、活性層33と、第2光ガイド層34と、第2クラッド層35と、エッチングストップ層36と、コンタクト層37と、を有している。Y方向において互いに対向する半導体層3の端面3b及び3cは、半導体レーザ素子1においてレーザ共振器を構成するためのミラーとなっている。
第1クラッド層31は、半導体基板2の表面2a側に設けられている。第1クラッド層31は、例えばn型のAl0.32Ga0.68Asによって形成されている。第1クラッド層31の厚さは、例えば2.5μmである。第1クラッド層31のキャリア濃度は、例えば1.8×1018cm-3である。第1クラッド層31には、主にSiがn型ドーパントとして含まれている。
活性層33は、第1光ガイド層32を介して、第1クラッド層31の表面側に設けられている。活性層33は、例えば、単一の又は多重の量子井戸層として構成されている。量子井戸層は、異なるエネルギーバンドギャップを有する2種以上の材料を用い、バンドギャップの小さい材料の薄膜(井戸層)を、大きい材料の薄膜(バリア層)で挟んだものである。活性層33は、例えばアンドープのIn0.06Ga0.94Asによって形成されている。活性層33のIn組成を0.06に設定することで、0.9μmの波長帯域の発振光に対応するバンドギャップとなるように調整することができる。このIn組成は、発振光の波長帯域に応じて適宜変更することができる。活性層33に過大な圧縮歪みが加わる場合には、量子井戸の周辺にバリア層として歪補償層を設けてもよい(すなわち、歪補償層として機能するようなバリア層を設けてもよい)。例えばIn0.1Ga0.9Asによって形成された二重量子井戸構造を活性層33が有する場合、バリア層としてGaAsP等の材料を用いることによって、良好な表面モホロジーを得ることができる。
第2クラッド層35は、第2光ガイド層34を介して、活性層33の表面側に設けられている。第2クラッド層35は、例えばp型のAl0.32Ga0.68Asによって形成されている。第2クラッド層35のキャリア濃度は、例えば1.8×1018cm-3である。第2クラッド層35には、Zn、C又はMgがn型ドーパントとして含まれている。本実施形態では、第2クラッド層35には、Znが含まれている。
第2クラッド層35内には、エッチングストップ層36が設けられている。エッチングストップ層36は、第2クラッド層35の第1領域35aと第2領域35bとの間に設けられている。第1領域35aは、エッチングストップ層36に対して活性層33側に位置する。第1領域35aの厚さは、例えば0.1μmである。第2領域35bは、エッチングストップ層36に対して活性層33とは反対側に位置する。第2領域35bの厚さは、例えば1.3μmである。
エッチングストップ層36は、所定のエッチャントに対してエッチングされ難い層である。エッチングストップ層36は、例えばp型のIn0.5Ga0.5Pによって形成されている。エッチングストップ層36の厚さは、例えば0.02μmである。エッチングストップ層36のキャリア濃度は、例えば1.8×1018cm-3である。エッチングストップ層36には、Zn、C又はMgがp型ドーパントとして含まれている。本実施形態では、エッチングストップ層36には、Znが含まれている。エッチングストップ層36を結晶成長させる際、良好なヘテロ界面を得るためには、V族原料のAs/Pの切り替えを急峻に行う必要がある。
第1光ガイド層32は、第1クラッド層31と活性層33との間に設けられている。第2光ガイド層34は、活性層33と第2クラッド層35との間に設けられている。第1光ガイド層32及び第2光ガイド層34のそれぞれのバンドギャップは、第1クラッド層31及び第2クラッド層35のそれぞれのバンドギャップよりも小さく、活性層33のバンドギャップよりも大きい。これにより、半導体基板2から注入された電子は、第1光ガイド層32及び第2光ガイド層34によって阻止されることなく、活性層33に効率良く注入される。
上述したようなバンドギャップの大小関係が満たされる場合、第1光ガイド層32及び第2光ガイド層34のそれぞれの屈折率は、第1クラッド層31及び第2クラッド層35のそれぞれの屈折率よりも大きく、活性層33の屈折率よりも小さい。したがって、第1クラッド層31及び第2クラッド層35のそれぞれは、活性層33において発生した光を、活性層33並びに第1光ガイド層32及び第2光ガイド層34に閉じ込めるように働き、その結果、活性層33への光の閉じ込めが強められる。
第1光ガイド層32及び第2光ガイド層34のそれぞれは、例えばアンドープのAl0.25Ga0.75Asによって形成されている。第1光ガイド層32及び第2光ガイド層34のそれぞれの極性はp型である。第1光ガイド層32及び第2光ガイド層34のそれぞれの厚さは、例えば0.1μmである。第1光ガイド層32及び第2光ガイド層34のそれぞれのキャリア濃度は、例えば5.0×1016cm-3である。
コンタクト層37は、第2クラッド層35の表面(具体的には第2領域35bの表面)側に設けられている。コンタクト層37は、例えばp型のGaAsによって形成されている。コンタクト層37の厚さは、例えば0.2μmである。コンタクト層37のキャリア濃度は、例えば1.0×1020cm-3である。コンタクト層37には、高濃度ドーピングに適したZnがn型ドーパントとして含まれている。
以上のような層構造を有する半導体層3には、半導体層3の表面3aに開口するように、一対の溝7及び複数の穴8が形成されている。一対の溝7は、Y方向に沿って延在しており、リッジ構造10を幅方向(X方向)において画定している。複数の穴8は、一対の溝7の外側に位置している。本実施形態では、Z方向から見た場合に、4つの穴8が長方形状の半導体層3の表面3aの4隅にそれぞれ配置されている。Z方向から見た場合における各穴8の形状は、例えば正方形状である。各溝7の底面7a及び各穴8の底面8aは、第2クラッド層35内に位置している。本実施形態では、各溝7の底面7a及び各穴8の底面8aは、エッチングストップ層36の表面に位置している。半導体層3の表面3aに平行な方向(以下、「XY方向」という)におけるリッジ構造10と各穴8と位置関係は、例えば0.1μm以内の公差で規定されている。
リッジ構造10のX方向における幅は、例えば10μm以下(好ましくは5μm以下)である。リッジ構造10のZ方向における高さは、例えば1μm以上2μm以下である。高出力時において半導体レーザ素子1の端面3b及び3cの損傷を抑えるためには、端面3b及び3cのそれぞれにおける光モード分布は、小さな領域に集中した形ではなく、リッジ構造10を含む広い領域に分散された形であることが望ましい。そこで、リッジ構造10の高さを上述した範囲に設定することで、端面3b及び3cのそれぞれにおける光モード分布を分散し、高出力時において半導体レーザ素子1の端面3b及び3cの損傷を抑えることができる。
半導体層3は、一対の第1埋込部38と、複数の第2埋込部39と、を更に有している。一対の第1埋込部38は、一対の溝7内にそれぞれ配置されている。具体的には、各第1埋込部38は、各溝7内において、XY方向に隙間なく埋め込まれている。複数の第2埋込部39は、複数の穴8内にそれぞれ配置されている。具体的には、各第2埋込部39は、各穴8内において、XY方向に隙間なく埋め込まれている。一対の第1埋込部38及び複数の第2埋込部39のそれぞれは、例えばn型のIn0.5Ga0.5P(InGaP、すなわちInxGa1-xP)によって形成されている。
各第1埋込部38の表面38aは、半導体層3の表面3aに対して半導体基板2の裏面2b側に位置している。すなわち、各第1埋込部38の表面38aは、半導体層3の表面3aに対して凹んだ状態にある。各第2埋込部39の表面39aは、半導体層3の表面3aに対して半導体基板2の裏面2b側に位置している。すなわち、各第2埋込部39の表面39aは、半導体層3の表面3aに対して凹んだ状態にある。各第1埋込部38の表面38a及び各第2埋込部39の表面39aは、半導体層3の表面3aに対して同一の距離だけ半導体基板2の裏面2b側に位置している。本実施形態では、各第1埋込部38の表面38a及び各第2埋込部39の表面39aは、半導体層3の表面3aに対して0.1μm以下の距離だけ半導体基板2の裏面2b側に位置している。
絶縁層4は、半導体層3の表面3a側に設けられている。絶縁層4においてリッジ構造10に対応する部分には、開口4aが形成されている。絶縁層4は、半導体層3の表面3aのうち一対の溝7の外側の領域に設けられている。一対の溝7の外側の領域とは、Z方向から見た場合に、半導体層3の表面3aにおいて一対の溝7に挟まれた領域(リッジ構造10に対応する領域)を除く他の領域を示している。絶縁層4は、例えばSiNx(窒化シリコン)によって形成されている。絶縁層4の厚さは、例えば150nmである。
第1電極層5は、絶縁層4の開口4a内において半導体層3の表面3a(具体的にはコンタクト層37の表面)側に設けられている。開口4a内において、コンタクト層37は、第1電極層5と電気的に接続されている。コンタクト層37は、第1電極層5と良好なオーミックコンタクトを実現している。第1電極層5は、例えばAu系の金属によって形成されている。第1電極層5の厚さは、例えば300nmである。第1電極層5は、例えばアノード電極として機能する。
Z方向から見た場合に、X方向における第1電極層5の両端部は、一対の第1埋込部38を覆い且つ複数の第2埋込部39を覆わない位置に達している。つまり、半導体レーザ素子1では、絶縁層4の表面のうち第1電極層5の外側(一対の溝7の外側)の一対の領域9が平坦面として外部に露出している。更に、半導体レーザ素子1では、一対の領域9において複数の穴8の開口部にそれぞれ対応する複数の部分11が視認可能となっている。Z方向から見た場合における第1電極層5の面積は、半導体層3の表面3aの面積に対して例えば50%未満である。Z方向から見た場合における一対の領域9の面積の合計値は、半導体層3の表面3aの面積に対して例えば50%以上である。
Z方向から見た場合に、Y方向における第1電極層5の一端部は、絶縁層4における開口4aの縁部を覆い且つ端面3bから離間した位置に達している。Y方向における第1電極層5の他端部は、絶縁層4における開口4aの縁部を覆い且つ端面3cから離間した位置に達している。Y方向における第1電極層5の一端部と端面3bとの距離、及び、Y方向における第1電極層5の他端部と端面3cとの距離のそれぞれは、例えば5μm~30μmである。
このように、劈開面となる端面3b及び3cに第1電極層5を至らせないことで、半導体レーザ素子1の製造時に端面3b及び3cにおける劈開が容易となる。したがって、端面3b及び3cにおいて良好な劈開面を得ることができる。その結果、端面3b及び3cにおいて例えば数μmのオーダーの凹凸が発生することを抑えることができ、例えば端面3b又は3cを後述する実装基板50(図8及び図9参照)に当接させる場合において、半導体レーザ素子1の高精度な実装を実現することが可能となる。更に、開口4a内においてコンタクト層37の表面側に設けられた第1電極層5の表面に、開口4aの縁部に沿って段差が構成される。これにより、半導体レーザ素子1を実装する際に、半田等の接合材料が端面3b及び3cに進行するのを抑制することができる。
第2電極層6は、半導体基板2の裏面2b側に設けられている。第2電極層6は、例えばAu系の金属によって形成されている。第2電極層6の厚さは、例えば2μmである。第2電極層6は、例えばカソード電極として機能する。第2電極層6は、半導体基板2の裏面2bの全面を覆っている。Y方向における第2電極層6の一端部は、端面3bに達しており、Y方向における第2電極層6の他端部は、端面3cに達している。このように、第2電極層6は、劈開面となる端面3b及び3cに至っているので、半導体レーザ素子1の製造時に、第2電極層6の近傍に位置する端面3b及び3cの一部において、例えば数μmのオーダーの凹凸が発生し得る。しかし、この凹凸は、半導体レーザ素子1の実装精度に影響を与えるものではないと考えられる。その理由は、ジャンクションダウン実装によって、半導体レーザ素子1を実装基板50に実装する際、端面3b及び3cの当該一部は、実装基板50の本体部51の表面51aから突出した位置にあり(図8及び図10参照)、実装基板50に当接する部分ではないからである。したがって、半導体レーザ素子1の高精度な実装の実現のために、劈開面となる端面3b及び3cに第2電極層6を至らせないようにする必要はないと考えられる。
[光半導体素子の製造方法]
[光半導体素子の製造方法]
まず、図4に示されるように、半導体基板2としてGaAs基板を準備し、半導体基板2の表面2aに半導体層3を形成する。具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法の成長方法を用いて、半導体基板2の表面2aに、第1クラッド層31、第1光ガイド層32、活性層33、第2光ガイド層34、第2クラッド層35の第1領域35a、エッチングストップ層36、第2クラッド層35の第2領域35b及びコンタクト層37をこの順でエピタキシャル成長させる。
続いて、図5に示されるように、コンタクト層37の表面のうち一対の溝7及び複数の穴8となる領域以外の領域に、フォトリソグラフィ技術によってマスクMを形成する。マスクMは、例えばSiNxによって形成されている。マスクMの厚さは、例えば150nm以上500nm以下であることが好ましい。マスクMの厚さが、例えば100nm未満である場合には、後述する埋込成長(再成長)においてマスクMの端部が損傷し、当該端部が異常成長の起点となるおそれがある。本実施形態では、マスクMの厚さは、450nmである。
続いて、マスクMを介して半導体層3の表面3aに対してエッチングを施すことで、半導体層3に一対の溝7及び複数の穴8を形成する。このエッチングによって、各溝7の底面7a及び各穴8の底面8aがエッチングストップ層36の表面に位置する。このエッチングとして、ドライエッチング又はウェットエッチングが挙げられるが、ウェットエッチングが好ましい。その理由は、後述する埋込成長(再成長)を考慮して、ウェットエッチングによって半導体層3の表面3aを清浄しつつ露出させるべきだからである。
続いて、マスクMを半導体層3の表面3aに残した状態で、一対の溝7内に一対の第1埋込部38をそれぞれ形成すると共に、複数の穴8内に複数の第2埋込部39をそれぞれ形成する。具体的には、例えばMOCVD法の成長方法を用いて、一対の溝7内及び複数の穴8内のそれぞれにInGaPの埋込成長(再成長)を行う。この埋込成長(再成長)において、各第1埋込部38の表面38a及び各第2埋込部39の表面39aが半導体層3の表面3aに対して所定の距離だけ凹んだ状態で停止される。続いて、図6に示されるように、例えばバッファードフッ酸(BHF)等のエッチャントを用いて、マスクMを除去する。
続いて、図7に示されるように、例えば蒸着法によって、半導体層3の表面3aに絶縁層4を形成する。このとき、開口4aを形成し、リッジ構造10においてコンタクト層37の表面を露出させる。続いて、例えば蒸着法によって、開口4aを覆うように第1電極層5を形成する。続いて、半導体基板2の裏面2bを研磨して、半導体基板2を劈開可能な厚さに薄型化する。劈開可能な厚さとは、例えば140μmである。続いて、半導体基板2の裏面2bに、例えば蒸着法によって第2電極層6を形成したのち、半導体基板2を端面3b及び3cにおいて劈開する。以上、半導体基板2の準備工程から第2電極層6の形成工程までは、ウェハレベルで実施される。最後に、ウェハをダイシングすることで、半導体レーザ素子1を得る。
[光モジュールの構成]
[光モジュールの構成]
図8に示されるように、光モジュール100は、上述した半導体レーザ素子1と、実装基板50と、を備えている。実装基板50には、ジャンクションダウン実装によって、半導体レーザ素子1が実装されている。光モジュール100は、例えば、自動運転支援用のLiDAR(Laser Imaging Detection and Ranging)システムに搭載されるマルチチャンネル光源である。
実装基板50は、本体部51と、配線52と、光導波路53と、を有している。本体部51は、例えば、Y方向を長手方向とする長方形板状を呈している。本体部51は、例えばSiによって形成されている。本体部51は、半導体レーザ素子1が実装された実装部54を含んでいる。
図9に示されるように、実装部54は、一対の載置面54aと、設置面54bと、を含んでいる。各載置面54a及び設置面54bは、XY方向に平行な面である。各載置面54a及び設置面54bは、本体部51の表面51aに対して本体部51の裏面51b側に位置している。設置面54bは、互いに同一の高さに位置する一対の載置面54aよりも低い高さに位置している。つまり、各載置面54aは、本体部51の表面51aに対して凹んだ状態にあり、設置面54bは、各載置面54aに対して凹んだ状態にある。設置面54bは、Z方向から見た場合に、一対の載置面54aの間から本体部51の外縁に至っている。このような実装部54は、ドライエッチング又はウェットエッチングを用いて形成される。
配線52は、設置面54bに設けられている。配線52は、一対の載置面54aの間から本体部51の外縁に延在している。配線52は、例えばAu系の金属によって形成されている。配線52は、例えばスパッタ法を用いて形成される。
光導波路53は、光入射端53aと、複数の光出射端53bと、を含んでいる。光入射端53aは、実装部54に臨んでいる。複数の光出射端53bは、本体部51の外縁に臨んでいる。光導波路53は、光入射端53aから多段階で複数の光出射端53bに分岐する分岐型の光導波路である。X方向における光入射端53aの中心位置は、一対の載置面54aの間の中心位置である。Z方向における光入射端53aの中心位置は、一対の載置面54aに対して所定の距離だけ本体部51の表面51a側にずれた位置である。ここで、所定の距離は、半導体レーザ素子1における一対の領域9と活性層33の中心(発光点)とのZ方向の距離(図3参照)と同一である。このような光導波路53、例えば、オゾン酸化型CVD法又はイオン注入法等によって、本体部51における表面51a側の部分に形成される。光導波路53のコア径は、例えば10μm以下である。
図10に示されるように、実装部54においては、半導体レーザ素子1の一対の領域9が、一対の載置面54aにそれぞれ配置されている。すなわち、半導体レーザ素子1の半導体層3の表面3aのうち一対の溝7の外側の一対の領域が、一対の載置面54aにそれぞれ間接的に配置されている。更に、半導体レーザ素子1の第1電極層5が、半田層等の接合層60を介して配線52の端部52aと対向している。これにより、配線52が半導体レーザ素子1(具体的には、半導体レーザ素子1の第1電極層5)と電気的に接続されている。このように、接合層60は、半導体レーザ素子1と実装基板50とを電気的且つ物理的に接合している。この状態で、光導波路53の光入射端53aは、半導体レーザ素子1と光学的に結合されている。
半導体層3の端面3b又は3cにおける発光点の位置は、Z方向において半導体層3の表面3aから半導体基板2側に2.2μm以内(好ましくは2.0μm以内)の距離に存在していることが適している。その理由は、この発光点の位置がZ方向において半導体層3の表面3aから半導体基板2側に2.2μmを超える距離に存在すると、実装基板50の加工が難しくなり、実装基板50の量産性が低下するおそれがあるからである。
[光モジュールの製造方法]
[光モジュールの製造方法]
まず、図10に示されるように、半導体レーザ素子1及び実装基板50を準備する。このとき、実装基板50の配線52の端部52a上には、例えば蒸着によって、半田層等の接合層60が形成されている。半導体レーザ素子1が実装される前の接合層60の表面60aは、互いに同一の高さに位置する一対の載置面54aよりも高い高さに位置している(図11参照)。
続いて、高精度画像認識機能を有する組立装置において、実装基板50に半導体レーザ素子1を実装する。具体的には、本体部51の表面51a側が上向き(一方の向き)となるように(すなわち、本体部51の裏面51b側が下向き(他方の向き)となるように)実装基板50を保持すると共に、半導体層3側が下向きとなるように(すなわち、半導体基板2側が上向きとなるように)半導体レーザ素子1を保持する。
続いて、実装基板50の実装部54に対する半導体レーザ素子1の位置(例えば、半導体層3の端面3bにおける発光点の位置)のうち、XY方向における半導体レーザ素子1の位置を、複数の穴8の開口部にそれぞれ対応する複数の部分11の画像に基づいて取得する。そして、取得した当該位置に基づいて、半導体層3の端面3bにおける発光点と光導波路53の光入射端53aとをXY方向において一致させるための半導体レーザ素子1の移動量を算出する。当該移動量の分だけ半導体レーザ素子1をXY方向に移動させると、図11に示されるように、実装基板50の実装部54の上方に半導体レーザ素子1が位置した状態となる。
続いて、半導体レーザ素子1の第1電極層5の表面が接合層60の表面60aに接触するまで、半導体レーザ素子1をZ方向に移動させる。続いて、加熱によって接合層60を溶融させる。このとき、溶融した接合層60の表面張力によって、半導体レーザ素子1の一対の領域9が実装基板50の一対の載置面54aにそれぞれ接触するまで、半導体レーザ素子1がZ方向に移動する。そして、その状態で接合層60が固化し、光モジュール100が得られる。
[作用及び効果]
[作用及び効果]
半導体レーザ素子1では、半導体層3の表面3aに開口するように半導体層3に形成された各穴8内に、第2埋込部39が配置されており、第2埋込部39の表面39aが、半導体層3の表面3aに対して半導体基板2の裏面2b側に位置している。ここで、各穴8は、例えば半導体製造プロセスにおいて、リッジ構造10を画定する一対の溝7と共に(すなわち、共通のマスクMを用いたエッチング工程で)半導体層3に形成され得るため、XY方向(半導体層3の表面3aに平行な方向)において、活性層33の発光点に対応する(すなわち、Z方向から見て発光点と同じ位置にある)リッジ構造10に対して高精度で位置決めされている。これにより、半導体レーザ素子1の実装の際に、各穴8の開口部に対応する部分11を、XY方向におけるアライメントマークとして用いることができる。更に、半導体層3の表面3aは、Z方向(半導体層3の表面3aに垂直な方向)において、活性層33に対して高精度で位置決めされている。これにより、半導体レーザ素子1の実装の際に、半導体層3の表面3aのうち一対の溝7の外側の一対の領域を、Z方向における位置決め面の基礎として用いることができ、結果として、半導体レーザ素子1の一対の領域9をZ方向における位置決め面として用いることができる。更に、一対の溝7内に一対の第1埋込部38がそれぞれ配置されており、複数の穴8内に複数の第2埋込部39がそれぞれ配置されているため、半導体レーザ素子1の実装の際に、溶融した接合層60が片寄るほどに一対の溝7内、及び各穴8内に流れ込むのを防止することができる。しかも、一対の第1埋込部38、及び第2埋込部39のそれぞれが、InGaPによって形成されている。そのため、Z方向における位置決め面の基礎となる半導体層3の表面3aの平坦性を確保することができ、結果として、Z方向における位置決め面となる一対の領域9の平坦性を確保することができる。以上により、半導体レーザ素子1によれば、高精度の実装(例えば1μm以内の公差での実装)が可能となる。
ここで、一対の溝7内に一対の第1埋込部38がそれぞれ配置されており、複数の穴8内に複数の第2埋込部39がそれぞれ配置されていることによる効果について、より詳細に説明する。一対の溝7内に一対の第1埋込部38がそれぞれ配置されている一方で、複数の穴8内に複数の第2埋込部39がそれぞれ配置されていない場合、次のような問題が生じるおそれがある。その場合、一対の溝7内に一対の第1埋込部38をそれぞれ埋め込む際の埋込成長(再成長)において、半導体層3の表面3aのうち一対の溝7が形成される領域を除く領域をSiNxのマスクMで覆った状態で、一対の溝7のそれぞれの底面7a上に一対の第1埋込部38を成長させることが考えられる。このとき、各穴8の底面8aを覆うマスクM上に一対の第1埋込部38のInGaPの原子が溜まり込み、マスクM上に多結晶体(アモルファスの堆積物)が形成されるおそれがある。ここで、各穴8内の領域が小さいと多結晶体の堆積速度は速くなるため、このような場合には、多結晶体が半導体層3の表面3aから凸状に堆積することがある。多結晶体が凸状に堆積した状態でマスクMを除去する工程を行うと、多結晶体が凸状に堆積した部分の下にあるマスクMは除去されずに、各穴8の底面8a上において多結晶体がマスクMと共に残存することがある。その結果、堆積した多結晶体が半導体層3の表面3aから突出して、半導体層3の表面3aの平坦性が阻害されるおそれがある。
一方、一対の溝7内に一対の第1埋込部38をそれぞれ配置せず、複数の穴8内に複数の第2埋込部39をそれぞれ配置しない場合(すなわち、埋込成長をしない場合)には、次のような問題が生じるおそれがある。このように半導体層3の表面3aに凹みが生じている状態で、絶縁層4を蒸着すると、凹みを構成する各溝7の側面、及び各穴8の側面には絶縁層4が形成され難いので、各溝7の側面、及び各穴8の側面が露出した状態となることがある。その状態で、半導体レーザ素子1の実装を実施すると、各穴8内及び各溝7内に半田等の接合材料が入り込んで、各溝7の側面、及び各穴8の側面に接触することで、半導体レーザ素子1においてリーク電流が発生するおそれがある。各溝7内に半田等の接合材料が入り込むと、第1電極層5に均一に電流を供給することが難しくなるおそれがある。その結果、半導体レーザ素子1の信頼性が低下するおそれがある。
半導体レーザ素子1では、一対の溝7内に一対の第1埋込部38がそれぞれ配置されており、複数の穴8内に複数の第2埋込部39がそれぞれ配置されているため、上述した問題の発生を抑えることができる。すなわち、半導体層3の表面3aの平坦性の阻害を抑えることができ、更に、半導体レーザ素子1の信頼性の低下を抑えることができる。
次に、一対の第1埋込部38、及び第2埋込部39のそれぞれが、InGaPによって形成されていることによる効果について、より詳細に説明する。一対の第1埋込部38、及び第2埋込部39のそれぞれが、InGaP以外の材料によって形成されている場合、次のような問題が生じるおそれがある。一対の第1埋込部38、及び第2埋込部39のそれぞれの材料としては、GaAs、AlGaAs、InGaP、In(AlGa)P、又はInGaAsPが挙げられる。これらの材料は、GaAsによって形成されている半導体基板2上において格子整合可能な材料である。これらの材料のうち、一対の第1埋込部38、及び第2埋込部39のそれぞれの材料としてAl系の材料(AlGaAs、又はIn(AlGa)P)を選択した場合、埋込成長(再成長)において、Alの高い活性に起因して、半導体層3の表面3aを覆うSiNxのマスクM上に異常成長のコアが形成され易くなる。半導体層3の表面3aにSiO2のマスクMを形成する場合も、同様の現象が発生することを本発明者は確認している。したがって、このような場合、半導体層3の表面3aの平坦性を確保することが難しくなる。
更に、一対の第1埋込部38及び、第2埋込部39のそれぞれの材料としてAl系の材料が選択された場合、次のような問題も生じうる。すなわち、埋込成長(再成長)においてMOCVD法を用いて一対の第1埋込部38、及び第2埋込部39のそれぞれを成長させることが考えられるが、この場合、埋込成長(再成長)において、Alの原料がトリメチルアルミニウムとなり、メチル基を取り込む傾向がある。一対の第1埋込部38、及び第2埋込部39のそれぞれがメチル基を取り込むと、一対の第1埋込部38、及び第2埋込部39のそれぞれにメチル基由来のカーボンが混入する可能性が高くなり、一対の第1埋込部38、及び第2埋込部39のそれぞれの極性がN型ではなくP型になるおそれがある。一対の第1埋込部38、及び第2埋込部39のそれぞれの極性がP型になると、電流経路が広がるため、良好な電流狭窄を実現することが難しくなる。電流経路が広がると発振光の発光幅も広がるため、半導体レーザ素子1の実装時において光結合効率が低下するおそれがある。その結果、発振に至る電流注入の閾値の上昇、又は光出力の低下といった半導体レーザ素子1の特性の劣化を招くおそれがある。
一方、一対の第1埋込部38、及び第2埋込部39のそれぞれの材料として、Alを含まないGaAs又はInGaAsPを選択した場合には、GaAs又はInGaAsPの屈折率が比較的高いので、良好な光の閉じ込めを実現することが難しくなる。その結果、半導体レーザ素子1の特性の劣化を招くおそれがある。更に、このようなAs系の材料を選択した場合、P系の材料を選択した場合と比べて、埋込成長(再成長)において、半導体層3の表面3aを覆うマスクM上に異常成長のコアが形成され易い。
半導体レーザ素子1では、一対の第1埋込部38、及び第2埋込部39のそれぞれの材料としてAl系を含まないInGaPが選択されているので、埋込成長(再成長)において半導体層3の表面3aに形成されるマスクM上に異常成長のコアが形成されることを抑えることができる。その結果、半導体層3の表面3aの平坦性を確保することができ、Z方向において半導体レーザ素子1の位置を高精度に決定することができる。
更に、一対の第1埋込部38、及び第2埋込部39のそれぞれの材料がAl系を含んでいないため、一対の第1埋込部38、及び第2埋込部39のそれぞれにメチル基由来のカーボンが混入することを抑えることができ、良好な電流狭窄を実現することができる。更に、一対の第1埋込部38、及び第2埋込部39のそれぞれの材料は、GaAs又はInGaAsPといった高屈折率を有する材料ではないので、良好な光の閉じ込めを実現することが可能となる。
半導体レーザ素子1では、一対の第1埋込部38のそれぞれの表面38aは、半導体層3の表面3aに対して半導体基板2の裏面2b側に位置している。これにより、半田が片寄るほどに一対の溝7内に流れ込むのを防止しつつ、半導体層3の表面3aに垂直なZ方向における位置決め面の基礎となる半導体層3の表面3a上に半田が進行するのを抑制することができる。
半導体レーザ素子1では、第2埋込部39の表面39a、及び一対の第1埋込部38のそれぞれの表面38aは、半導体層3の表面3aに対して同一の距離だけ半導体基板2の裏面2b側に位置している。これにより、例えば半導体製造プロセスにおいて、一対の第1埋込部38、及び第2埋込部39を同一工程で形成することができる。
半導体レーザ素子1では、絶縁層4は、半導体層3の表面3aのうち一対の溝7の外側の領域に設けられている。これにより、リッジ構造10に確実に電流を注入することがきる。更に、半導体層3の表面3aに垂直なZ方向における位置決め面の基礎となる半導体層3の表面3aを保護しつつ、絶縁層4の表面を位置決め面として用いることができる。絶縁層4は、SiNxによって形成されている。これにより、半導体層3の表面3aに垂直なZ方向における位置決め面となる絶縁層4の表面として平滑な表面を得ることができる。各第2埋込部39の表面39aは、半導体層3の表面3aに対して0.1μm以下の距離だけ半導体基板2の裏面2b側に位置している。これにより、絶縁層4によって、第2埋込部39の表面39aと共に半導体層3の表面3aを確実に覆うことができる。
半導体レーザ素子1では、一対の溝7のそれぞれの底面7a、及び複数の穴8のそれぞれの底面8aは、第2クラッド層35内に位置している。これにより、リッジ構造10内に光を閉じ込めて、半導体レーザ素子1のモード安定性を向上させることができる。更に、例えば半導体製造プロセスにおいて、一対の溝7、及び複数の穴8を同一工程で形成することができる。
半導体レーザ素子1では、半導体層3は、第2クラッド層35内に設けられたエッチングストップ層36を有し、一対の溝7のそれぞれの底面7a、及び複数の穴8のそれぞれの底面8aは、エッチングストップ層36の表面に位置している。これにより、例えば半導体製造プロセスにおいて、所望の深さを有する一対の溝7、及び複数の穴8を同一工程で形成することができる。
半導体レーザ素子1では、半導体層3には、一対の溝7の外側に位置する複数の穴8が形成されており、第2埋込部39は、複数の穴8内のそれぞれに配置されている。これにより、半導体レーザ素子1の実装の際に、複数の穴8のそれぞれの開口部に対応する部分を、半導体層3の表面3aに平行なXY方向におけるアライメントマークとして用いることができるので、より高精度の実装が可能となる。
光モジュール100は、半導体レーザ素子1を備えるため、実装基板50に対して半導体レーザ素子1が高精度で実装されたものとなっている。
[変形例]
[変形例]
本発明は、上述した実施形態に限定されない。例えば、実装基板50の実装部54は、一対の載置面54aと、設置面54bと、を含んでいれば、種々の形状を採用可能である。一例として、図12に示されるように、一方の載置面54aが分割されており、設置面54bが、Z方向から見た場合に、一対の載置面54aの間から、分割された一方の載置面54aの間を介して、本体部51の外縁に至っていてもよい。実装基板50の光導波路53は、分岐型の光導波路に限定されず、斜め型の光導波路、湾曲型の光導波路等であってもよい。
一対の第1埋込部38、及び第2埋込部39に関する構成は、図13に示される光半導体素子にも適用可能である。図13に示される光半導体素子は、マルチチャネル型のアンプチップとして構成されており、複数のリッジ構造10を備えている。各リッジ構造10において、第1電極層5は、半導体層3の端面3b及び3cに直交するYZ平面に対して5°~20°の角度を成すように斜めに延在している。図13に示される光半導体素子では、一対の第1埋込部38に関する構成は、各リッジ構造10に適用されており、第2埋込部39に関する構成は、複数のリッジ構造10の外側の一対の領域9に適用されている。
図13に示される光半導体素子は、例えば、光モジュール100に適用される。図13に示される光半導体素子が光モジュール100に適用される場合、この光半導体素子の複数のリッジ構造10は、光導波路53の複数の光出射端53bにそれぞれ対応するように配置され、複数の光出射端53bとそれぞれ光学的に結合される。この光半導体素子は、各光出射端53bから出射された光の出力をそれぞれ増幅する。光モジュール100では、光導波路53の分岐部分で光損失が発生するため、光導波路53を導波する光が光導波路53の分岐部分に至る度に当該光の出力は低下する。そこで、図13に示される光半導体素子を光モジュール100に適用することにより、低下した光の出力を増幅させることが可能となる。
光モジュール100には、図13に示される光半導体素子と光学的に結合される位相シフター素子が更に適用されてもよい。これにより、図13に示される光半導体素子から出射される光の位相を高精度に制御することができる。位相シフター素子の原理は、ミリ波レーダーで用いられているフェイズドアレイ型距離計の原理と同様である。ミリ波ではなく光を用いたフェイズドアレイを適用する場合、フェイズドアレイには、極めて高い実装精度が要求される。しかし、光モジュール100によれば、この要求に応えることができるので、光モジュール100からの光の位相を高精度に制御することが可能となる。その結果、超小型のLiDARシステムの実現を飛躍的に近づけることができ、更には、完全自動運転システムの実用化を大幅に加速させることができる。
第2埋込部39が配置される穴8の数は1つであってよく、その場合にも、XY方向における半導体レーザ素子1の位置決めを精度良く実施することができる。ただし、第2埋込部39が配置される穴8の数が複数であれば、XY方向における半導体レーザ素子1の位置決めをより精度良く実施することができる。半導体レーザ素子1の生産性を考慮すると、第2埋込部39が配置される穴8の数は2~4つであることが好ましい。第2埋込部39が配置される穴8の数を5つ以上としても、XY方向における半導体レーザ素子1の位置決めについて大きな精度の向上は見込めないからである。Z方向から見た場合における穴8の形状は、正方形状に限定されず、長方形状、三角形状、円形状、十字形状等であってもよい。
第1埋込部38の表面38aと第2埋込部39の表面39aとは、半導体層3の表面3aに対して互いに異なる距離だけ半導体基板2の裏面2b側に位置していてもよい。第2埋込部39の表面39aが半導体層3の表面3aに対して半導体基板2の裏面2b側に位置していれば、第1埋込部38の表面38aは、半導体層3の表面3aに対して半導体基板2の裏面2b側に位置していなくてもよい。溝7の底面7aと穴8の底面8aとは、半導体層3内に位置していればよく、半導体層3の表面3aに対して互いに異なる距離だけ半導体基板2の裏面2b側に位置していてもよい。絶縁層4は、SiNxによって形成されている場合に限定されず、他の絶縁材料によって形成されていてもよい。半導体層3の表面3aのうち一対の溝7の外側の領域に絶縁層4が設けられていなくてもよい。
ある構成について「表面(裏面)側に設けられる」とは、当該構成が表面(裏面)に直接的に(すなわち、別の層等を介さずに)設けられる場合と、当該構成が表面(裏面)に間接的に(すなわち、別の層等を介して)設けられる場合と、を含む。上述した半導体材料の導電型については、n型及びp型を第1導電型及び第2導電型として適宜入れ替え可能である。
1…半導体レーザ素子、2…半導体基板、2a…表面、2b…裏面、3…半導体層、3a…表面、4…絶縁層、5…第1電極層、6…第2電極層、7…溝、7a…底面、8…穴、8a…底面、10…リッジ構造、31…第1クラッド層、33…活性層、35…第2クラッド層、36…エッチングストップ層、37…コンタクト層、38…第1埋込部、38a…表面、39…第2埋込部、39a…表面、50…実装基板、51…本体部、52…配線、53…光導波路、54…実装部、54a…載置面、54b…設置面、60…接合層、100…光モジュール。
Claims (10)
- GaAsによって形成された半導体基板と、
前記半導体基板の表面側に設けられた半導体層と、
前記半導体層の表面側に設けられた第1電極層と、
前記半導体基板の裏面側に設けられた第2電極層と、を備え、
前記半導体層は、
前記半導体基板の前記表面側に設けられた第1クラッド層と、
前記第1クラッド層の表面側に設けられた活性層と、
前記活性層の表面側に設けられた第2クラッド層と、
前記第2クラッド層の表面側に設けられ、前記第1電極層と電気的に接続されたコンタクト層と、
InGaPによって形成された一対の第1埋込部、及び第2埋込部と、を有し、
前記半導体層には、リッジ構造を画定する一対の溝、及び前記一対の溝の外側に位置する穴が、前記半導体層の前記表面に開口するように、形成されており、
前記一対の第1埋込部は、前記一対の溝内にそれぞれ配置されており、
前記第2埋込部は、前記穴内に配置されており、
前記第2埋込部の表面は、前記半導体層の前記表面に対して前記半導体基板の前記裏面側に位置している、光半導体素子。 - 前記一対の第1埋込部のそれぞれの表面は、前記半導体層の前記表面に対して前記半導体基板の前記裏面側に位置している、請求項1に記載の光半導体素子。
- 前記第2埋込部の前記表面、及び前記一対の第1埋込部のそれぞれの前記表面は、前記半導体層の前記表面に対して同一の距離だけ前記半導体基板の前記裏面側に位置している、請求項2に記載の光半導体素子。
- 前記半導体層の前記表面側に設けられた絶縁層を更に備え、
前記絶縁層は、前記半導体層の前記表面のうち前記一対の溝の外側の領域に設けられている、請求項1~3のいずれか一項に記載の光半導体素子。 - 前記絶縁層は、窒化シリコンによって形成されている、請求項4に記載の光半導体素子。
- 前記第2埋込部の前記表面は、前記半導体層の前記表面に対して0.1μm以下の距離だけ前記半導体基板の前記裏面側に位置している、請求項4又は5に記載の光半導体素子。
- 前記一対の溝のそれぞれの底面、及び前記穴の底面は、前記第2クラッド層内に位置している、請求項1~6のいずれか一項に記載の光半導体素子。
- 前記半導体層は、前記第2クラッド層内に設けられたエッチングストップ層を更に有し、
前記一対の溝のそれぞれの前記底面、及び前記穴の前記底面は、前記エッチングストップ層の表面に位置している、請求項7に記載の光半導体素子。 - 前記半導体層には、前記一対の溝の外側に位置する前記穴が複数形成されており、
前記第2埋込部は、前記複数の穴内のそれぞれに配置されている、請求項1~8のいずれか一項に記載の光半導体素子。 - 請求項1~9のいずれか一項に記載の光半導体素子と、
前記光半導体素子が実装された実装基板と、
前記光半導体素子と前記実装基板とを電気的且つ物理的に接合する接合層と、を備え、
前記実装基板は、
前記光半導体素子が実装された実装部を含む本体部と、
前記光半導体素子と電気的に接続された配線と、
前記光半導体素子と光学的に結合された光導波路と、を有し、
前記実装部は、
前記光半導体素子の前記半導体層の前記表面のうち前記一対の溝の外側の一対の領域がそれぞれ配置された一対の載置面と、
前記光半導体素子の前記第1電極層と前記配線とが前記接合層を介して対向するように前記配線が設けられた設置面と、を含む、光モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-014694 | 2018-01-31 | ||
JP2018014694A JP6704942B2 (ja) | 2018-01-31 | 2018-01-31 | 光半導体素子及び光モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019151044A1 true WO2019151044A1 (ja) | 2019-08-08 |
Family
ID=67478106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/001848 WO2019151044A1 (ja) | 2018-01-31 | 2019-01-22 | 光半導体素子及び光モジュール |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6704942B2 (ja) |
WO (1) | WO2019151044A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2596805A (en) * | 2020-07-06 | 2022-01-12 | Rockley Photonics Ltd | Optoelectronic device and method of manufacture thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240056665A (ko) | 2018-08-31 | 2024-04-30 | 닛산 가가쿠 가부시키가이샤 | 접착성 세포의 부유 배양용 배지 조성물 |
WO2023144960A1 (ja) * | 2022-01-27 | 2023-08-03 | 三菱電機株式会社 | 光半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06201930A (ja) * | 1993-01-07 | 1994-07-22 | Nippon Telegr & Teleph Corp <Ntt> | ハイブリッド光導波回路およびその製造方法 |
JPH1027944A (ja) * | 1996-07-10 | 1998-01-27 | Mitsubishi Electric Corp | 光半導体素子とその製造方法,及び光半導体モジュールとその製造方法 |
JPH10117035A (ja) * | 1996-10-08 | 1998-05-06 | Oki Electric Ind Co Ltd | 半導体レーザ素子及びその実装方法 |
JPH1164660A (ja) * | 1997-08-11 | 1999-03-05 | Oki Electric Ind Co Ltd | 光導波路の製造方法 |
JP2007207798A (ja) * | 2006-01-31 | 2007-08-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2008226875A (ja) * | 2007-03-08 | 2008-09-25 | Sharp Corp | 半導体レーザ素子の製造方法、半導体レーザ素子、光ディスク装置 |
WO2015015633A1 (ja) * | 2013-08-02 | 2015-02-05 | 富士通株式会社 | 光半導体装置及びその製造方法 |
US20180006433A1 (en) * | 2016-06-29 | 2018-01-04 | Mellanox Technologies Silicon Photonics Inc. | Laser chip with multiple outputs on common side |
-
2018
- 2018-01-31 JP JP2018014694A patent/JP6704942B2/ja active Active
-
2019
- 2019-01-22 WO PCT/JP2019/001848 patent/WO2019151044A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06201930A (ja) * | 1993-01-07 | 1994-07-22 | Nippon Telegr & Teleph Corp <Ntt> | ハイブリッド光導波回路およびその製造方法 |
JPH1027944A (ja) * | 1996-07-10 | 1998-01-27 | Mitsubishi Electric Corp | 光半導体素子とその製造方法,及び光半導体モジュールとその製造方法 |
JPH10117035A (ja) * | 1996-10-08 | 1998-05-06 | Oki Electric Ind Co Ltd | 半導体レーザ素子及びその実装方法 |
JPH1164660A (ja) * | 1997-08-11 | 1999-03-05 | Oki Electric Ind Co Ltd | 光導波路の製造方法 |
JP2007207798A (ja) * | 2006-01-31 | 2007-08-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2008226875A (ja) * | 2007-03-08 | 2008-09-25 | Sharp Corp | 半導体レーザ素子の製造方法、半導体レーザ素子、光ディスク装置 |
WO2015015633A1 (ja) * | 2013-08-02 | 2015-02-05 | 富士通株式会社 | 光半導体装置及びその製造方法 |
US20180006433A1 (en) * | 2016-06-29 | 2018-01-04 | Mellanox Technologies Silicon Photonics Inc. | Laser chip with multiple outputs on common side |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2596805A (en) * | 2020-07-06 | 2022-01-12 | Rockley Photonics Ltd | Optoelectronic device and method of manufacture thereof |
GB2596805B (en) * | 2020-07-06 | 2022-07-06 | Rockley Photonics Ltd | Optoelectronic device and method of manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6704942B2 (ja) | 2020-06-03 |
JP2019134058A (ja) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5068869A (en) | Surface-emitting laser diode | |
JP3822976B2 (ja) | 半導体装置およびその製造方法 | |
JP3285426B2 (ja) | 半導体光集積素子及びその製造方法 | |
CN107579428B (zh) | 具有光束形状修改的激光器 | |
US7405421B2 (en) | Optical integrated device | |
JPH08307001A (ja) | 半導体レ−ザダイオ−ドおよびその製造方法 | |
WO2019151044A1 (ja) | 光半導体素子及び光モジュール | |
US20090129421A1 (en) | Semiconductor laser diode | |
KR20140130936A (ko) | 리지 도파로형 반도체 레이저 다이오드 및 그 제조방법 | |
US6678302B2 (en) | Semiconductor device and manufacturing method thereof | |
US7305017B2 (en) | Semiconductor optical device | |
US6509580B2 (en) | Semiconductor device with current confinement structure | |
CN115579735B (zh) | 一种单片集成二维dfb阵列芯片的制备方法 | |
US5346854A (en) | Method of making a semiconductor laser | |
CN213692647U (zh) | 一种半导体激光器集成芯片 | |
JP7297875B2 (ja) | 利得導波型半導体レーザおよびその製造方法 | |
US11056341B2 (en) | Optical semiconductor element and method of manufacturing the same | |
US11139636B2 (en) | Electrically pumped photonic-crystal surface-emitting lasers with optical detector | |
KR100854282B1 (ko) | 레이저 다이오드 바 및 그 제조 방법 | |
JP3655079B2 (ja) | 光半導体素子 | |
JPH06132608A (ja) | 半導体レーザ及びその製造方法 | |
KR100745918B1 (ko) | 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈 | |
JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
US20240128724A1 (en) | Optical semiconductor device and method for producing same | |
CN113097861B (zh) | 一种量子级联激光器芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19747046 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19747046 Country of ref document: EP Kind code of ref document: A1 |