KR100854282B1 - 레이저 다이오드 바 및 그 제조 방법 - Google Patents

레이저 다이오드 바 및 그 제조 방법 Download PDF

Info

Publication number
KR100854282B1
KR100854282B1 KR1020070016322A KR20070016322A KR100854282B1 KR 100854282 B1 KR100854282 B1 KR 100854282B1 KR 1020070016322 A KR1020070016322 A KR 1020070016322A KR 20070016322 A KR20070016322 A KR 20070016322A KR 100854282 B1 KR100854282 B1 KR 100854282B1
Authority
KR
South Korea
Prior art keywords
layer
forming
type cladding
cladding layer
etch stop
Prior art date
Application number
KR1020070016322A
Other languages
English (en)
Inventor
김원호
Original Assignee
(주)큐에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)큐에스아이 filed Critical (주)큐에스아이
Priority to KR1020070016322A priority Critical patent/KR100854282B1/ko
Application granted granted Critical
Publication of KR100854282B1 publication Critical patent/KR100854282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H01S3/09415—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode the pumping beam being parallel to the lasing mode of the pumped medium, e.g. end-pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

기판, 상기 기판 위에 형성되어 있으며 트렌치에 의하여 분리되어 있는 복수의 레이저 다이오드 셀, 상기 제1 트렌치를 채우는 완충 부재를 포함하는 레이저 다이오드 바를 마련한다.
레이저 다이오드 바, 리지, 완충부재

Description

레이저 다이오드 바 및 그 제조 방법{LAZER DIODE BAR AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 반도체 레이저 다이오드 바의 사시도이다.
도 2는 도 1의 II-II선을 따라 절개한 단면도이다.
도 3 내지 도 8은 도 1 및 도 2의 반도체 레이저 다이오드 바를 제조하는 공정 단면도이다.
도 9는 도 1 및 도 2의 반도체 레이저 다이오드 바를 방열판 위에 실장한 상태의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 레이저 다이오드 바의 단면도이다.
도 11 내지 도 17은 도 10의 반도체 레이저 다이오드 바를 제조하는 공정 단면도이다.
본 발명은 반도체 레이저 다이오드 바 및 그 제조 방법에 관한 것이다.
두 개 또는 그 이상의 레이저 빔(laser beam)이 나오는 소자(일명 레이저 다이오드 바: LD 바)는 일반적으로 GaAs 기판이나 InP 기판을 사용하여 제조한다. LD 구동시 높은 열이 발생하므로 LD에서 발생되는 열을 외부로 배출하기 위해서 열전도도가 높은 방열판(Heat Sink, 주로 구리(Cu) 사용)에 본딩한다. 그런데 LD 바의 기판과 방열판을 이루는 두 물질간의 열팽창계수차이로 인하여 큰 열응력이 발생하고 이로 인해 LD 바에 균열이 발생한다. 이를 방지하기 위해 GaAs와 Cu 사이에 보조판(submount)을 삽입하여 완충시키는 방법을 사용한다. 따라서 보조판은 높은 열전도도와 GaAs와 유사한 열팽창계수를 가지는 물질이어야 하나, 그런 물질은 제한되어 있으며, LD 바의 경우 고정밀 실장(mounting) 기술이 특히 필요하다. 또한, LD 바와 보조판 사이에 솔더[solder(AuSn, AgSn etc.)]를 넣고 하중을 주어 열압착하게 되는데, LD 바는 매우 얇고 가늘어서 중심부와 외각부의 불균형으로 동일 LD 바 내의 개개의 LD들 간에 특성 편차가 발생하게 된다. 그리고 개개의 LD가 서로 간섭받지 않게 하기 위해 LD 사이에 트렌치(trench)를 파는데 특히 이 부분에서 균열이 유발된다.
이러한 문제를 해결하기 위하여 일본공개특허 제2006-054277호는 웨이퍼 상태에서는 LD 간 트렌치를 형성하지 않고, 웨이퍼를 각 LD 바별로 분리하여 보조판에 본딩한 후 각 LD 와 LD 사이에 깊게 트렌치를 형성한다. 그런데 가로 세로 높이가 대략 수백 내지 수천 마이크로미터 정도로 매우 얇고 가는 치수를 갖는 LD 바를 보조판에 부착한 후에 각 LD 사이를 격리해야 하므로 공정 공수가 많아질 뿐더러 공정자체가 상당히 어렵다. 또한 LD 바 개개를 하나씩 취급하여야 하므로 양산성이 없으며, 상용장비를 구축하는 데에도 상당한 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 LD 사이의 트렌치로 인하여 발생하는 균열이 없는 LD 바와 그 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 LD 특성이 균일한 LD 바를 제조하는 양산성있는 방법을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 레이저 다이오드 바는 기판, 상기 기판 위에 형성되어 있으며 제1 트렌치에 의하여 분리되어 있는 복수의 레이저 다이오드 셀, 상기 제1 트렌치를 채우는 제1 완충 부재를 포함한다.
상기 제1 완충 부재는 폴리머인 폴리이미드일 수 있고, 상기 기판의 아래 면에 형성되어 있는 제1 전극, 상기 복수의 레이저 다이오드 셀 및 상기 완충 부재 위에 형성되어 있는 제2 전극을 더 포함할 수 있다.
상기 복수의 레이저 다이오드 셀은 상기 기판 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 n형 클래드층, 상기 n형 클래드층 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있는 제1 p형 클래드층, 상기 제1 p형 클래드층 위에 형성되어 있는 식각저지층, 상기 식각저지층 위에 형성되어 있는 제2 p형 클래드층, 상기 제2 p형 클래드층 위에 형성되어 있는 접촉층, 상기 접촉층 위에 형성되어 있는 반도체보호층을 포함하고, 상기 반도체보호층, 접촉층 및 제2 p 형 클래드층은 제2 트렌치에 의하여 리지와 리지 양쪽에 위치하는 언덕으로 분리되어 있을 수 있다.
상기 제2 트렌치를 채우는 제2 완충 부재를 더 포함할 수 있다.
상기 n형 클래드층, 활성층, 제1 p형 클래드층 및 제2 p형 클래드층은 AlGaInP, AlGaAs, GaN, InGaAsP, AlInGaAs, GaInAsN, AlGaInN 중에서 선택된 어느 하나의 물질로 이루어질 수 있다.
상기 복수의 레이저 다이오드 셀은 상기 기판 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 n형 클래드층, 상기 n형 클래드층 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있는 제1 p형 클래드층, 상기 제1 p형 클래드층 위에 형성되어 있는 식각저지층, 상기 식각저지층 위에 형성되어 있으며 리지를 이루는 제2 p형 클래드층, 상기 제2 p형 클래드층 위에 형성되어 있으며 리지를 이루는 반도체보호층, 상기 리지의 측면과 상기 식각저지층 위에 형성되어 있는 제1 전류제한층, 상기 제1 전류제한층과 상기 반도체보호층 위에 형성되어 있는 전류주입층을 포함할 수 있다.
상기 복수의 레이저 다이오드 셀은 상기 기판 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 n형 클래드층, 상기 n형 클래드층 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있는 제1 p형 클래드층, 상기 제1 p형 클래드층 위에 형성되어 있는 식각저지층, 상기 식각저지층 위에 형성되어 있으며 리지를 이루는 제2 p형 클래드층, 상기 제2 p형 클래드층 위에 형성되어 있으며 리지를 이루는 반도체보호층, 상기 리지의 측면과 상기 식각저지층 위에 형성되어 있는 제1 전류제한층을 포함할 수 있다.
상기 제1 전류제한층과 상기 반도체보호층 및 상기 제1 완충 부재 위에 형성되어 있는 전류주입층을 더 포함할 수 있다.
상기 n형 클래드층, 활성층, 제1 p형 클래드층 및 제2 p형 클래드층은 AlGaInP, AlGaAs, GaN, InGaAsP, AlInGaAs, GaInAsN, AlGaInN 중에서 선택된 어느 하나의 물질로 이루어질 수 있다.
상기 식각저지층과 상기 제1 전류제한층 사이에 형성되어 있는 제2 전류제한층을 더 포함할 수 있다.
이러한 레이저 다이오드 바는 반도체 기판 위에 버퍼층을 형성하는 단계, 상기 버퍼층 위에 n형 클래드층을 형성하는 단계, 상기 n형 클래드층 위에 활성층을 형성하는 단계, 상기 활성층 위에 제1 p형 클래드층을 형성하는 단계, 상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계, 상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계, 상기 제2 p형 클래드층 위에 접촉층을 형성하는 단계, 상기 접촉층 위에 반도체보호층을 형성하는 단계, 상기 반도체보호층, 접촉층 및 제2 p형 클래드층을 사진 식각하여 리지와 리지 양쪽에 위치하는 언덕으로 분리하는 얕은 트렌치를 형성하는 단계, 상기 반도체보호층, 접촉층, 제2 p형 클래드층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 깊은 트렌치를 형성하는 단계, 상기 리지의 측면, 언덕, 얕은 트렌치 및 깊은 트렌치를 덮는 전류제한층을 형성하는 단계, 상기 얕은 트렌치와 상기 깊은 트렌치를 채우는 완충 부재를 형성하는 단계, 상기 기판의 아래면에 제1 전극을 형성하는 단계, 상 기 리지의 윗면, 완충 부재 및 전류제한층 위에 제2 전극을 형성하는 단계를 포함하는 제조 방법을 통하여 제조할 수 있다.
상기 깊은 트렌치를 형성하는 단계와 상기 얕은 트렌치를 형성하는 단계에서는 유전막을 증착하고 사진식각하여 소정의 유전막 패턴을 형성한 후, 상기 유전막 패턴을 식각 마스크로 사용할 수 있고, 상기 전류제한층은 산화규소 또는 질화규소로 이루어질 수 있다.
또는 반도체 기판 위에 버퍼층을 형성하는 단계, 상기 버퍼층 위에 n형 클래드층을 형성하는 단계, 상기 n형 클래드층 위에 활성층을 형성하는 단계, 상기 활성층 위에 제1 p형 클래드층을 형성하는 단계, 상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계, 상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계, 상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계, 상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 리지를 형성하는 단계, 상기 리지의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계, 상기 제1 전류제한층과 상기 반도체보호층 위에 전류주입층을 형성하는 단계, 상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 채우는 완충 부재를 형성하는 단계, 상기 기판의 아래면에 제1 전극을 형성하는 단계, 상기 전류주입층 및 완충 부재 위에 제2 전극을 형성하는 단계를 포함하는 제조 방법을 통하여 제조할 수 있다.
반도체 기판 위에 버퍼층을 형성하는 단계, 상기 버퍼층 위에 n형 클래드층을 형성하는 단계, 상기 n형 클래드층 위에 활성층을 형성하는 단계, 상기 활성층 위에 제1 p형 클래드층을 형성하는 단계, 상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계, 상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계, 상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계, 상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 리지를 형성하는 단계, 상기 리지의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계, 상기 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 채우는 완충 부재를 형성하는 단계, 상기 제1 전류제한층, 반도체보호층 및 완충 부재 위에 전류주입층을 형성하는 단계, 상기 기판의 아래면에 제1 전극을 형성하는 단계, 상기 전류주입층 위에 제2 전극을 형성하는 단계를 포함하는 제조 방법을 통하여 제조할 수 있다.
상기 식각저지층과 제1 전류제한층 사이에 제2 전류제한층을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부 분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 레이저 소자 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 레이저 다이오드 바의 사시도이고, 도 2는 도 1의 II-II선을 따라 절개한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 레이저 다이오드 바는 n형 하부 전극(230)이 형성된 반도체 기판(100) 위에 이루어진 다층 박막을 가진다. 구체적으로, n-GaAs로 이루어진 반도체 기판(100) 위에 n-GaInP로 이루어진 버퍼층(110), n-(AlxGa(1-x))yIn1-yP(x=0.7~1.0, y=0.5~0.6)로 이루어진 n형 클래드층(120), 활성층(130), p-(AlxGa(1-x))yIn1-yP(x=0.7~1.0, y=0.5~0.6)로 이루어진 제1 p형 클래드층(140) 및 p-GaxIn1-xP(x=0.5~0.7)로 이루어진 식각저지층(150)이 순차적으로 적층되어 있다.
활성층(130)은 다시 (AlxGa1-x)yIn1-yP(x=0.5~0.6, y=0.5~0.6)로 이루어진 상하의 가이드층(130e, 130a)과 Ga1-yInyP(y=0.39~0.38)로 이루어진 양자 우물층(130b, 130d), (AlxGa1-x)yIn1-yP(x=0.5~0.6, y=0.5~0.6)로 이루어지며 두 양자 우물층(130b, 130d) 사이를 분리하는 장벽층(130c)을 포함한다. 양자 우물층(130b, 130d)은 필요에 따라 한층만 형성하거나 또는 2개층 이상으로 형성할 수도 있다. 양자 우물층을 한층만 형성하는 경우에는 장벽층(130c)은 형성하지 않는다.
식각저지층(150) 위로 p-(AlxGa(1-x))yIn1-yP(x=0.7~1.0, y=0.5~0.6)로 이루어진 제2 p형 클래드층(160), p-Ga0.51In0.49P로 이루어진 콘택층(170) 및 p-GaAs로 이루어진 반도체보호층(180)이 순차적으로 적층되어 있으며, 반도체보호층(180), 콘택층(170) 및 제2 p형 클래드층(160)에는 리지를 형성하기 위한 얕은 트렌치가 형성되어 있다. 리지는 얕은 트렌치에 의하여 주변의 제2 p형 클래드층(160), 콘택층(170) 및 반도체보호층(180)으로 이루어진 언덕으로부터 분리되어 있다. 여기서, 반도체보호층(180)은 리지에만 존재하고 언덕에는 존재하지 않을 수도 있다.
또 반도체보호층(180), 콘택층(170), 제2 p형 클래드층(160), 식각저지층(150), 제1 p형 클래드층(140), 활성층(130), n형 클래드층(120) 및 버퍼층(110)에는 각 레이저 다이오드 셀 사이를 분리하여 서로간의 간섭을 막기 위한 깊은 트렌치가 형성되어 있다.
리지의 측면과 얕은 트렌치, 언덕, 깊은 트렌치 위에는 실리콘 질화물 또는 실리콘 산화물 등의 절연 물질로 이루어진 전류제한층(210)이 형성되어 있다. 전류제한층(210)은 리지의 상면을 이루는 반도체보호층(180)을 노출한다.
얕은 트렌치와 깊은 트렌치의 내부에는 전류제한층(210) 위로 완충 부재(310)가 채워져 있다. 완충 부재(310)는 폴리이미드 등의 도포를 통하여 트렌치 내부를 채울 수 있는 물질로 형성한다.
전류제한층(210), 완충 부재(310) 및 리지의 반도체보호층(180) 위로 Ti/Pt/Au 등의 금속 박막이 연속으로 증착되어 이루어진 p형 상부 전극(220)이 형 성되어 있다. p형 상부 전극(220) 위로 Au 등으로 두껍게 패드(도시하지 않음)를 형성할 수 있다.
이러한 반도체 레이저 다이오드 바는 p형 상부 전극(220)으로부터 전류를 공급받아 리지 상면의 반도체보호층(180)을 통하여 제2 p형 클래드층(140)까지 정공을 전달한다. 이러한 정공은 활성층(130)에서 n형 클래드층(120)으로부터 공급받은 전자와 재결합하여, 여기 상태에서 기저 상태로 천이하면서 감소 에너지에 해당하는 빛을 발광한다. 이러한 빛이 활성층(130) 상하부에 위치하는 p형 클래드층(140) 및 n형 클래드층(120)에 반사되면서 증폭되어 레이저를 생성한다. 하나의 반도체 레이저 다이오드 바에는 복수의 레이저 다이오드 셀이 배열되어 있고, 레이저 다이오드 셀들 사이는 깊은 트렌치에 의하여 분리되어 있다. 따라서 하나의 레이저 다이오드 바에서는 배열되어 있는 레이저 다이오드 셀의 수만큼의 레이저 빔이 생성된다.
본 발명의 실시예에 따른 레이저 다이오드 바는 레이저 다이오드 셀들 사이를 분리하는 깊은 트렌치에 완충 부재(310)가 채워져 있고 그 위로 p형 상부 전극(220)이 형성되어 있다. 따라서 레이저 다이오드 바에 가해지는 열응력이나 물리적 압력에 대한 내성이 강하다. 그러므로 레이저 다이오드 바에 균열이 발생하여 소자의 균일성이 저해되는 것을 방지할 수 있고 방열판에의 본딩 등을 함에 있어서 취급이 용이하다.
도 3 내지 도 8은 도 1 및 도 2의 반도체 레이저 다이오드 바를 제조하는 공정 단면도이다.
반도체 레이저 소자는 GaAs 기판 또는 InP기판 등을 사용할 수 있으며, 이하에서는 대표적으로 GaAs 기판을 사용한 반도체 레이저 소자의 제조 방법을 살펴본다.
도 3에서와 같이 n형 GaAs 기판(100) 상에 버퍼층(110)으로 n-GaInP를 성막한다.
버퍼층(110) 위로 활성층(130)에 전자를 제공하며, 반사막의 역할을 하는 n형 클래드층(120)이 형성된다. 이러한 n형 클래드층(120)은 n형 불순물이 소정의 농도로 도핑된 AlGaInP을 결정 성장시킴으로써 형성할 수 있다. 예를 들어, n형 클래드층(120)은 (Al0.70Ga0.30)0.51In0.49P로 형성할 수 있다.
이러한 n형 클래드층(120) 위로 활성층(130)이 성장된다. 활성층(130)은 상하부의 클래드층(120, 140)으로부터 전자와 정공을 인가받아, 전자와 정공이 재결합에 의해 발생하는 빛이 증폭하는 층을 말한다.
예를 들어, 활성층(130)은 하부 가이드층으로써 (Al0.50Ga0.50)0.51In0.49P를 성장시킨 후, 양자 우물층과 장벽층을 Ga0.61In0.39P/(Al0.50Ga0.50)0.51In0.49P으로 각각 약 50Å~100Å/50Å~90Å 두께로 단일 또는 다중막으로 성장시키고, 다시 상부 가이드층으로써 (Al0.50Ga0.50)0.51In0.49P를 성장시킬 수 있다.
활성층(130) 위로 활성층(130)에 정공을 전달하며, 반사막의 역할을 하는 제1 p형 클래드층(140)을 형성한다. 이러한 제1 p형 클래드층(140)은 p형 불순물이 소정의 농도로 도핑된 (Al0.70Ga0.30)0.51In0.49P를 성장시킴으로써 형성할 수 있다.
제1 p형 클래드층(140) 위로 식각저지층(150)을 형성한다. 이러한 식각저지층(150)은 p형 불순물이 소정의 농도로 도핑된 Ga0.64In0.36P를 결정 성장시킴으로써 형성할 수 있다.
이후 식각저지층(150) 위로 제2 p형 클래드층 (160)을 형성한다. 이러한 제2 p형 클래드층(160)은 리지를 형성하는 층으로서 제1 p형 클래드층(140) 보다 높은 농도로 도핑된 (Al0.70Ga0.30)0.51In0.49P으로 형성할 수 있으며, 제1 p형 클래드층(140)보다 약 5배 정도 두껍게 형성한다.
제2 p형 클래드층(160) 위로 콘택층(170)을 형성한다. 이러한 콘택층(170)은 상부의 반도체보호층(180)과 하부의 제2 p형 클래드층(160)의 접촉을 원활하게 해주는 층으로서, 제2 p형 클래드층(160)과 동일한 농도로 도핑된 p-Ga0.51In0.49P으로 형성될 수 있다.
콘택층(170) 상으로 반도체보호층(180)이 형성된다. 이러한 반도체보호층 (180)은 콘택층(170)보다 높은 농도로 도핑된 p-GaAs로 형성될 수 있다.
이와 같이 GaAs 기판(100) 상으로 형성되는 적층 구조는 유기 금속 기상 성장법 (MOCVD: Metal Organic Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
기판(100) 상에 반도체보호층(180)까지 적층되면, 반도체보호층 (180) 상으로 제1 유전막(190)을 5500~6500Å형성한다. 이러한 제1 유전막(190)은 플라즈마 기상 증착법 (PECVD: Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성할 수 있으며, 실리콘 산화막 또는 실리콘 질화막 등이 사용될 수 있다. 이러한 제1 유전막(190)을 마스크를 이용하여 사진 식각함으로써 얕은 트렌치가 형성될 부분을 노출하도록 패터닝한다. 이어서 이러한 제1 유전막(190)을 식각 마스크로 하여 반도체보호층(180), 콘택층(170) 및 제2 p형 클래드층(160)을 식각하여 얕은 트렌치를 형성한다.
다음, 도 4에 나타낸 바와 같이, 제1 유전막(190)을 제거하고 제2 유전막(191)을 다시 형성한다. 제2 유전막(191)도 플라즈마 기상 증착법 (PECVD: Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성할 수 있으며, 실리콘 산화막 또는 실리콘 질화막 등이 사용될 수 있다. 이러한 제2 유전막(191)을 마스크로 이용하여 사진 식각함으로써 깊은 트렌치가 형성될 부분을 노출하도록 패터닝한다. 이어서 이러한 제2 유전막(191)을 식각 마스크로 하여 반도체보호층(180), 콘택층(170), 제2 p형 클래드층(160), 식각저지층(150), 제1 p형 클래드층(140), 활성층(130), n형 클래드층(120) 및 버퍼층(110)을 식각하여 깊은 트렌치를 형성한다.
다음으로, 도 5에 나타낸 바와 같이, 플라즈마 기상 증착법을 이용하여 리지의 측면과 얕은 트렌치, 언덕, 깊은 트렌치 위에 약 4000Å 두께의 전류제한층(210)을 형성한다. 이때 리지, 얕은 트렌치 및 언덕 위에는 이전에 증착된 제2 유전막(191) 위에 다시 전류제한층(210)이 약 4000Å 정도 추가로 형성되어 다른 면보다 더욱 두껍게 형성될 수 있다. 그러나 필요에 따라서는 전류제한층(210)을 형성하기 이전에 제2 유전막(191)을 제거할 수도 있다. 이러한 전류제한층(210)으로는 실리콘 산화막 또는 실리콘 질화막 등이 사용될 수 있다.
다음으로, 도 6에 나타낸 바와 같이, 전류제한층(210)을 사진 식각하여 리지 상면을 이루는 반도체보호층(180)을 노출한다.
이어서, 도 7에 나타낸 바와 같이, 전류제한층(210) 및 노출된 반도체보호층(180) 위로 폴리이미드 등 폴리머 계열의 물질을 도포하여 완충 부재층(310)을 형성한다.
다음, 도 8에 나타낸 바와 같이, 반응성 이온 식각 방법(reactive ion etching: RIE)을 사용하여 완충 부재층(310)을 전면 식각함으로써 깊은 트렌치와 얕은 트렌치를 채우는 완충 부재(310)를 완성한다. 이 때, 완충 부재층(310)의 전면 식각은 리지의 반도체보호층(180)이 노출될 때까지 진행한다.
이어서, e-beam 증착법을 이용하여 완충 부재(310), 전류제한층(210) 및 리지 상면에 전체적으로 p타입의 상부 전극(220)을 형성한다. 이때 p타입 상부 전극(220)으로 Ti/Pt/Au를 각각 약 250 내지 350Å/550 내지 650Å/ 5500 내지 6500Å으로 증착한다. 또한 e-beam 증착법을 이용하여 GaAs 기판(100)의 하부에 n타입의 하부 전극(230)으로 AuGe/Ni/Au를 각각 약 750 내지 850Å/150 내지 250Å/2000 내지 3000Å의 두께로 형성하면 도 2와 같은 반도체 레이저 다이오드 바를 얻을 수 있다.
이러한 레이저 다이오드 바는 하나의 웨이퍼 내에 복수 개가 형성된다. 이들을 다이싱(Dicing)하여 개개의 레이저 다이오드 바로 분리하고, 각 레이저 다이 오드 바를 플립(flip)하여 보조판(400) 위에 부착하고, 도 9에 도시한 바와 같이, 보조판(400)을 다시 방열판(500) 위에 부착한다. 여기서 보조판(400)은 높은 열전도도를 가지며 GaAs와 유사한 열팽창계수를 가지는 AlN, SiC 등의 기판(410) 위에 이후의 배선 연결을 위한 금속층(410)이 두껍게 형성되어 있는 구조를 가진다. 또 레이저 다이오드 바와 보조판(400) 사이 및 보조판(400)과 방열판(500) 사이의 접착은 AuSn 등의 전도성 접착제(610, 620)를 사용하여 수행한다.
이후 와이어링(wiring) 및 패키징(packaging) 공정을 진행하여 레이저 다이오드 바 완제품을 제조한다.
이상과 같이, 본 발명의 실시예에 따라 레이저 다이오드 바를 제조하면 레이저 다이오드 셀들 사이를 분리하는 깊은 트렌치에 채워져 있는 완충 부재(310)가 제조 공정에서 레이저 다이오드 바에 가해지는 열응력이나 물리적 압력에 대한 완충 작용을 함으로써 레이저 다이오드 바에 균열이 발생하는 것을 방지할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체 레이저 다이오드 바의 단면도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 반도체 레이저 다이오드 바는 n형 하부 전극(231)이 형성된 반도체 기판(101) 위에 이루어진 다층 박막을 가진다. 구체적으로, n-GaAs로 이루어진 반도체 기판(101) 위에 n-GaAs로 이루어진 버퍼층(111), n-AlxGa1-xAs(x=0.4~0.6)로 이루어진 n형 클래드층(121), 활성층(131), p-AlxGa1-xAs(x=0.4~0.6)로 이루어진 제1 p형 클래드층(141) 및 p-AlxGa1-xAs (x=0.7~0.9)로 이루어진 식각저지층(151)이 순차적으로 적층되어 있다.
활성층(131)은 다시 AlxGa1-xAs(x=0.2~0.4)로 이루어진 상하의 가이드층과 AlxGa1-xAs(x=0.7~0.8)로 이루어진 양자 우물층, AlxGa1-xAs(x=0.2~0.4)로 이루어지며 두 양자 우물층 사이를 분리하는 장벽층을 포함한다. 양자 우물층은 필요에 따라 한층만 형성하거나 또는 2개층 이상으로 형성할 수도 있다. 양자 우물층을 한층만 형성하는 경우에는 장벽층은 형성하지 않는다.
식각저지층(151) 위로 p-AlxGa1-xAs(x=0.4~0.6)로 이루어진 제2 p형 클래드층(161), p-GaAs로 이루어진 반도체보호층(181)이 순차적으로 적층되어 있으며, 반도체보호층(181) 및 제2 p형 클래드층(161)은 식각저지층(151) 위에 부분적으로 형성되어 있어서 리지를 형성하고 있다.
리지의 측면과 식각저지층(151)의 윗면에는 n-GaAs로 이루어진 제1 전류제한층(212)이 형성되어 있고, 식각저지층(151)과 제1 전류제한층(212) 사이에는 AlxGa1-xAs(x=0.5~0.7)로 이루어진 제2 전류제한층(211)이 형성되어 있다. 제2 전류제한층(211)은 제1 전류제한층(212)에 의한 광의 흡수를 방지하기 위한 것이나 때에 따라서는 생략할 수 있다.
제1 전류제한층(212) 및 노출되어 있는 리지의 반도체보호층(181) 위에는 p-GaAs로 이루어진 전류주입층(221)이 두껍게 형성되어 있다.
전류주입층(221), 제1 전류제한층(212), 제2 전류제한층(211), 식각저지층(151), 제1 p형 클래드층(141), 활성층(131), n형 클래드층(121) 및 버퍼층(111) 에는 각 레이저 다이오드 셀 사이를 분리하여 서로간의 간섭을 막기 위한 깊은 트렌치가 형성되어 있다.
깊은 트렌치의 내부에는 완충 부재(311)가 채워져 있다. 완충 부재(311)는 폴리이미드 등의 도포를 통하여 트렌치 내부를 채울 수 있는 폴리머 계열 물질로 형성한다.
전류주입층(221) 및 완충 부재(311) 위로 Au 등의 금속으로 이루어진 p형 상부 전극(222)이 형성되어 있다.
본 실시예에서는 완충 부재(311)가 전류주입층(221)까지 각 레이저 다이오드 셀 별로 분리하고 있으나, 이와 달리 완충 부재(311)가 제1 전류제한층(212)까지만 각 레이저 다이오드 셀 별로 분리하고 전류주입층(221)은 완충 부재(311) 위에 형성되어서 레이저 다이오드 바 전체에서 일체로 형성될 수 있다.
이러한 반도체 레이저 다이오드 바는 p형 상부 전극(222)으로부터 전류를 공급받아 리지 상면의 전류주입층(221)을 통하여 제2 p형 클래드층(141)까지 정공을 전달한다. 이러한 정공은 활성층(131)에서 n형 클래드층(121)으로부터 공급받은 전자와 재결합하여, 여기 상태에서 기저 상태로 천이하면서 감소 에너지에 해당하는 빛을 발광한다. 이러한 빛이 활성층(131) 상하부에 위치하는 p형 클래드층(141) 및 n형 클래드층(121)에 반사되면서 증폭되어 레이저를 생성한다. 하나의 반도체 레이저 다이오드 바에는 복수의 레이저 다이오드 셀이 배열되어 있고, 레이저 다이오드 셀들 사이는 깊은 트렌치에 의하여 분리되어 있다. 따라서 하나의 레이저 다이오드 바에서는 배열되어 있는 레이저 다이오드 셀의 수만큼의 레이저 빔이 생성된 다.
본 발명의 실시예에 따른 레이저 다이오드 바는 레이저 다이오드 셀들 사이를 분리하는 깊은 트렌치에 완충 부재(311)가 채워져 있고 그 위로 p형 상부 전극(222)이 형성되어 있다. 따라서 레이저 다이오드 바에 가해지는 열응력이나 물리적 압력에 대한 내성이 강하다. 그러므로 레이저 다이오드 바에 균열이 발생하여 소자의 균일성이 저해되는 것을 방지할 수 있고 방열판에 부착하는 공정 등에서 취급이 용이하다.
도 11 내지 도 17은 도 10의 반도체 레이저 다이오드 바를 제조하는 공정 단면도이다.
반도체 레이저 소자는 GaAs 기판 또는 InP기판 등을 사용할 수 있으며, 이하에서는 대표적으로 GaAs 기판을 사용한 반도체 레이저 소자의 제조 방법을 살펴본다.
도 11에서와 같이 n형 GaAs 기판(101) 상에 버퍼층(111)으로 n-GaAs층을 성막한다.
버퍼층(111) 위로 활성층(131)에 전자를 제공하며, 반사막의 역할을 하는 n형 클래드층(121)이 형성된다. 이러한 n형 클래드층(121)은, 예를 들어, n형 불순물이 소정의 농도로 도핑된 Al0.5Ga0.5As을 결정 성장시킴으로써 형성할 수 있다.
이러한 n형 클래드층(121) 위로 활성층(131)을 성장시킨다. 활성층(131)은 상하부의 클래드층(121, 141)으로부터 전자와 정공을 인가받아, 전자와 정공이 재 결합에 의해 발생하는 빛이 증폭하는 층을 말한다.
예를 들어, 활성층(131)은 하부 가이드층으로써 Al0.3Ga0.7As를 성장시킨 후, 양자 우물층과 장벽층을 Al0.078Ga0.922As/Al0.3Ga0.7As으로 각각 약 50Å~100Å 두께로 단일 또는 다중막으로 성장시키고, 다시 상부 가이드층으로써 Al0.3Ga0.7As를 성장시킬 수 있다.
활성층(131) 위로 활성층(131)에 정공을 전달하며, 반사막의 역할을 하는 제1 p형 클래드층(141)을 형성한다. 이러한 제1 p형 클래드층(140)은, 예를 들어, p형 불순물이 소정의 농도로 도핑된 Al0.5Ga0.5As를 성장시킴으로써 형성할 수 있다.
제1 p형 클래드층(141) 위로 식각저지층(151)을 형성한다. 이러한 식각저지층(151)은, 예를 들어, p형 불순물이 소정의 농도로 도핑된 Al0.8Ga0.2As를 결정 성장시킴으로써 형성할 수 있다.
이후 식각저지층(151) 위로 제2 p형 클래드층 (161)을 형성한다. 이러한 제2 p형 클래드층(161)은 리지를 형성하는 층으로서 제1 p형 클래드층(141)보다 높은 농도로 도핑된 Al0.5Ga0.5As으로 형성할 수 있으며, 제1 p형 클래드층(141)보다 약 5배 정도 두껍게 형성한다.
제2 클래드층(161) 위로 반도체보호층(181)을 형성한다. 이러한 반도체보호층(181)은 제2 클래드층(161)보다 높은 농도로 p형 불순물이 도핑된 p-GaAs로 형성할 수 있다.
이와 같이 GaAs 기판(101) 상으로 형성되는 적층 구조는 유기 금속 기상 성장법 (MOCVD: Metal Organic Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
이러한 적층 구조에서 반도체보호층(181)과 제2 클래드층(161)을 사진 식각하여 리지를 형성한다.
다음, 도 12에 나타낸 바와 같이, 리지 및 식각저지층(151) 위에 n-Al0.6Ga0.4As과 n-GaAs를 성장하여 제2 전류제한층(211)과 제1 전류제한층(212)을 적층한다.
이어서, 도 13에 나타낸 바와 같이, 제1 전류제한층(212)과 제2 전류제한층(211)을 사진 식각하여 리지 상면을 이루는 반도체보호층(181)을 노출한다.
다음, 도 14에 나타낸 바와 같이, 제1 전류 제한층(212)과 노출된 반도체보호층(181) 위에 p형 불순물이 고농도로 도핑된 p-GaAs를 두껍게 성장하여 전류주입층(221)을 형성한다.
이어서, 도 15에 나타낸 바와 같이, 전류주입층(221), 제1 전류제한층(212), 제2 전류제한층(211), 식각저지층(151), 제1 p형 클래드층(141), 활성층(131), n형 클래드층(121) 및 버퍼층(111)을 사진 식각하여 각 레이저 다이오드 셀을 서로 분리하는 깊은 트렌치를 형성한다.
도 15와는 달리, 깊은 트렌치는 전류주입층(221)을 형성하기 이전에 제1 전류제한층(212), 제2 전류제한층(211), 식각저지층(151), 제1 p형 클래드층(141), 활성층(131), n형 클래드층(121) 및 버퍼층(111)에만 형성할 수도 있다.
이어서, 도 16에 나타낸 바와 같이, 전류주입층(221) 위 및 깊은 트렌치 내부에 폴리이미드 등 폴리머 계열의 물질을 도포하여 완충 부재층(311)을 형성한다.
다음, 도 17에 나타낸 바와 같이, 반응성 이온 식각 방법(reactive ion etching: RIE)을 사용하여 완충 부재층(311)을 전면 식각함으로써 깊은 트렌치를 채우는 완충 부재(311)를 완성한다. 이 때, 완충 부재(311)의 전면 식각은 리지의 전류주입층(221)이 노출될 때까지 진행한다.
이어서, e-beam 증착법을 이용하여 완충 부재(311) 및 전류주입층(221)의 위에 전체적으로 p타입의 상부 전극(222)을 형성하고, GaAs 기판(101)의 하부에 n타입의 하부 전극(231)을 형성하여 도 10에 나타낸 바와 같은 레이저 다이오드 바를 제조한다.
이후 도 10의 레이저 다이오드 바를 보조판 및 방열판에 부착하고 와이어링 및 패키징 공정을 진행하여 레이저 다이오드 바 완제품을 제조한다.
이상의 실시예에서는 활성층으로 AlGaInP 또는 AlGaAs를 사용한 경우를 예시하였으나 GaN, InGaAsP, AlInGaAs, GaInAsN, AlGaInN 등의 반도체 물질을 활성층으로 사용하는 레이저 다이오드 바에도 동일하게 적용할 수 있다. 특히, AlGaInN를 활성층으로 사용하는 경우에는 405nm 파장의 레이저를 출력하는 레이저 다이오드 바를 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 본 발명의 실시예에 따라 레이저 다이오드 바를 제조하면 레이저 다이오드 셀들 사이를 분리하는 깊은 트렌치에 채워져 있는 완충 부재(311)가 제조 공정에서 레이저 다이오드 바에 가해지는 열응력이나 물리적 압력에 대한 완충 작용을 함으로써 레이저 다이오드 바에 균열이 발생하는 것을 방지할 수 있다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 반도체 기판 위에 버퍼층을 형성하는 단계,
    상기 버퍼층 위에 n형 클래드층을 형성하는 단계,
    상기 n형 클래드층 위에 활성층을 형성하는 단계,
    상기 활성층 위에 제1 p형 클래드층을 형성하는 단계,
    상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계,
    상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계,
    상기 제2 p형 클래드층 위에 접촉층을 형성하는 단계,
    상기 접촉층 위에 반도체보호층을 형성하는 단계,
    상기 반도체보호층, 접촉층 및 제2 p형 클래드층을 사진 식각하여 리지와 리지 양쪽에 위치하는 언덕으로 분리하는 얕은 트렌치를 형성하는 단계,
    상기 반도체보호층, 접촉층, 제2 p형 클래드층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 깊은 트렌치를 형성하는 단계,
    상기 리지의 측면, 언덕, 얕은 트렌치 및 깊은 트렌치를 덮는 전류제한층을 형성하는 단계,
    상기 얕은 트렌치와 상기 깊은 트렌치를 채우는 완충 부재를 형성하는 단계,
    상기 기판의 아래면에 제1 전극을 형성하는 단계,
    상기 리지의 윗면, 완충 부재 및 전류제한층 위에 제2 전극을 형성하는 단계
    를 포함하는 레이저 다이오드 바의 제조 방법.
  14. 제13항에서,
    상기 깊은 트렌치를 형성하는 단계와 상기 얕은 트렌치를 형성하는 단계에서는 유전막을 증착하고 사진식각하여 유전막 패턴을 형성한 후, 상기 유전막 패턴을 식각 마스크로 사용하는 레이저 다이오드 바의 제조 방법.
  15. 제13항 또는 제14항에서,
    상기 전류제한층은 산화규소 또는 질화규소로 이루어진 레이저 다이오드 바의 제조 방법.
  16. 반도체 기판 위에 버퍼층을 형성하는 단계,
    상기 버퍼층 위에 n형 클래드층을 형성하는 단계,
    상기 n형 클래드층 위에 활성층을 형성하는 단계,
    상기 활성층 위에 제1 p형 클래드층을 형성하는 단계,
    상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계,
    상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계,
    상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계,
    상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 리지를 형성하는 단계,
    상기 리지의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계,
    상기 제1 전류제한층과 상기 반도체보호층 위에 전류주입층을 형성하는 단계
    상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 트렌치를 형성하는 단계,
    상기 트렌치를 채우는 완충 부재를 형성하는 단계,
    상기 기판의 아래면에 제1 전극을 형성하는 단계,
    상기 전류주입층 및 완충 부재 위에 제2 전극을 형성하는 단계
    를 포함하는 레이저 다이오드 바의 제조 방법.
  17. 반도체 기판 위에 버퍼층을 형성하는 단계,
    상기 버퍼층 위에 n형 클래드층을 형성하는 단계,
    상기 n형 클래드층 위에 활성층을 형성하는 단계,
    상기 활성층 위에 제1 p형 클래드층을 형성하는 단계,
    상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계,
    상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계,
    상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계,
    상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 리지를 형성하는 단계,
    상기 리지의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계,
    상기 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 트렌치를 형성하는 단계,
    상기 트렌치를 채우는 완충 부재를 형성하는 단계,
    상기 제1 전류제한층, 반도체보호층 및 완충 부재 위에 전류주입층을 형성하는 단계,
    상기 기판의 아래면에 제1 전극을 형성하는 단계,
    상기 전류주입층 위에 제2 전극을 형성하는 단계
    를 포함하는 레이저 다이오드 바의 제조 방법.
  18. 제16항 또는 제17항에서,
    상기 식각저지층과 제1 전류제한층 사이에 제2 전류제한층을 형성하는 단계를 더 포함하는 레이저 다이오드 바의 제조 방법.
KR1020070016322A 2007-02-16 2007-02-16 레이저 다이오드 바 및 그 제조 방법 KR100854282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070016322A KR100854282B1 (ko) 2007-02-16 2007-02-16 레이저 다이오드 바 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016322A KR100854282B1 (ko) 2007-02-16 2007-02-16 레이저 다이오드 바 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100854282B1 true KR100854282B1 (ko) 2008-08-26

Family

ID=39878618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016322A KR100854282B1 (ko) 2007-02-16 2007-02-16 레이저 다이오드 바 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100854282B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753583B1 (ko) * 2010-01-28 2017-07-04 엘지전자 주식회사 질화물계 레이저 다이오드의 제조방법
KR101752407B1 (ko) * 2010-02-24 2017-07-11 엘지전자 주식회사 질화물 반도체 소자 제조방법
CN116469907A (zh) * 2023-06-20 2023-07-21 季华实验室 发光面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0376293A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体レーザ装置
JPH0629618A (ja) * 1992-07-10 1994-02-04 Sumitomo Electric Ind Ltd マルチビーム半導体レーザ及びその製造方法
KR19990003500A (ko) * 1997-06-25 1999-01-15 김영환 레이저 다이오드 및 그 제조 방법
KR20040021863A (ko) * 2002-09-05 2004-03-11 삼성전기주식회사 반도체 레이저 다이오드의 제조방법
KR20040044571A (ko) * 2002-11-21 2004-05-31 엘지이노텍 주식회사 반도체 레이저 다이오드 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0376293A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体レーザ装置
JPH0629618A (ja) * 1992-07-10 1994-02-04 Sumitomo Electric Ind Ltd マルチビーム半導体レーザ及びその製造方法
KR19990003500A (ko) * 1997-06-25 1999-01-15 김영환 레이저 다이오드 및 그 제조 방법
KR20040021863A (ko) * 2002-09-05 2004-03-11 삼성전기주식회사 반도체 레이저 다이오드의 제조방법
KR20040044571A (ko) * 2002-11-21 2004-05-31 엘지이노텍 주식회사 반도체 레이저 다이오드 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753583B1 (ko) * 2010-01-28 2017-07-04 엘지전자 주식회사 질화물계 레이저 다이오드의 제조방법
KR101752407B1 (ko) * 2010-02-24 2017-07-11 엘지전자 주식회사 질화물 반도체 소자 제조방법
CN116469907A (zh) * 2023-06-20 2023-07-21 季华实验室 发光面板及其制作方法
CN116469907B (zh) * 2023-06-20 2023-08-29 季华实验室 发光面板及其制作方法

Similar Documents

Publication Publication Date Title
JP4671617B2 (ja) 集積型半導体レーザ素子
US7935956B2 (en) Optoelectronic device based on compound semiconductor quantum dots in SiGe cladding layers
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
KR101300355B1 (ko) Ｖｃｓｅｌ 시스템
US20040252739A1 (en) Semiconductor laser device and method of fabricating the same
JP3449535B2 (ja) 半導体素子の製造方法
US11322910B2 (en) Indium-phosphide VCSEL with dielectric DBR
JP2010074131A (ja) 半導体発光素子及びその製造方法
US7585688B2 (en) Method for manufacturing semiconductor optical device
WO2007097411A1 (ja) ２波長半導体発光装置及びその製造方法
US7720127B2 (en) Opto-semiconductor devices
US10734788B2 (en) Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias
US20100202482A1 (en) Semiconductor device
US20060045156A1 (en) Semiconductor laser apparatus and manufacturing method thereof
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
WO2019151044A1 (ja) 光半導体素子及び光モジュール
US7751456B2 (en) Method for manufacturing semiconductor optical device
US10461495B2 (en) Substrate technology for quantum dot lasers integrated on silicon
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
US10734785B2 (en) Silicon photonics co-integrated with quantum dot lasers on silicon
JP2010021206A (ja) 半導体発光素子
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
JP4167812B2 (ja) 面発光型半導体レーザおよびその製造方法
US20210375963A1 (en) Image sensor and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 12

R401 Registration of restoration