JP4167812B2 - 面発光型半導体レーザおよびその製造方法 - Google Patents
面発光型半導体レーザおよびその製造方法 Download PDFInfo
- Publication number
- JP4167812B2 JP4167812B2 JP2001063102A JP2001063102A JP4167812B2 JP 4167812 B2 JP4167812 B2 JP 4167812B2 JP 2001063102 A JP2001063102 A JP 2001063102A JP 2001063102 A JP2001063102 A JP 2001063102A JP 4167812 B2 JP4167812 B2 JP 4167812B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- surface emitting
- semiconductor laser
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動時に安定した素子特性が得られる面発光型半導体レーザおよびその製造方法に関する。
【０００２】
【背景技術】
面発光型半導体レーザは、２次元集積化が可能な発光素子であり、次世代の高速かつ大容量の光源として、光並列通信や光並列演算、レーザビームプリンタ等のへの応用が期待されている。中でも、この面発光型半導体レーザと半導体集積回路との集積化が求められている。ところが、面発光型半導体レーザはＧａＡｓ基板やＩｎＰ基板等の化合物半導体基板上に形成されるのに対し、半導体集積回路はシリコン基板上に形成されるため、これらを同一基板上に同時に形成するのは困難である。このため、例えば、図１４〜図１８に示すように、これらの基板同士を接合することにより集積化を達成する方法が用いられている。
【０００３】
この方法においては、まず、図１４に示すように、ＧａＡｓ基板４０１上に上部ミラー４０８ａ、活性層４０５ａ、下部ミラー４０３からなる半導体堆積層４５０を形成する。続いて、図１５に示すように、半導体堆積層４５０上に接合層４０２を形成した後、この接合層４０２を介して半導体堆積層４５０とシリコン基板４４０とを接合させる。このシリコン基板４４０上には、図示しないシリコン系半導体装置が形成されている。次いで、図１６に示すように、ＧａＡｓ基板４０１を除去する。さらに、図１７に示すように、半導体堆積層４５０の少なくとも一部を柱状にエッチングして、上部ミラー４０８および活性層４０５を含む柱状部４１０を有する共振器４２０を形成する。その後、共振器４２０の表面に絶縁層４１２を形成した後、電極４１３，４１５を形成することにより、図１８に示す面発光型半導体レーザ４００が得られる。以上の工程によって、面発光型半導体レーザ４００とシリコン系半導体装置とを同一のシリコン基板４４０上に形成することができる。
【０００４】
しかしながら、上記方法を用いて面発光型半導体レーザ４００を形成する場合、一般に、図１７に示す工程において、半導体堆積層４５０の一部を柱状にエッチングする際の制御が困難である場合が多い。特に、柱状部４１０をより微細に形成する場合、半導体堆積層４５０を所定の膜厚にエッチングすることが難しく、柱状部４１０を所定の高さに形成するのが困難である場合が多い。一般に、柱状部４１０の高さが変わると、発光効率や最大出力等の素子特性が変化する。したがって、柱状部４１０を所定の高さに形成できないと、所望の素子特性が得られない等の問題が生じることがある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、所望の素子特性を有する面発光型半導体レーザおよびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
（第１の面発光型半導体レーザ）
本発明の面発光型半導体レーザは、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザであって、
前記共振器の少なくとも一部を構成する柱状部と、
前記柱状部を埋め込む絶縁層と、を含み、
前記絶縁層は、無機化合物からなる。
【０００７】
ここで、前記半導体基板に垂直な方向とは、前記半導体基板の前記共振器設置面に垂直な方向をいう。また、前記柱状部を埋め込む絶縁層とは、前記柱状部の側面を覆い、かつ、上面が前記柱状部の上面とほぼ平面を構成するように形成されている絶縁層をいう。
【０００８】
本発明によれば、前記絶縁層が前述した無機化合物からなり、かつ、前記柱状部を埋め込むように形成されていることにより、素子に生じる寄生容量を低減することができる。詳しくは、本実施の形態の欄で説明する。
【０００９】
前記面発光型半導体レーザは、以下の態様（１）〜（３）をとることができる。
【００１０】
（１）前記絶縁層の膜厚は、前記柱状部の高さとほぼ等しく、かつ、前記絶縁層の上面と前記柱状部の上面とがほぼ平面を構成することができる。この構成によれば、また、前記柱状部の上面に、活性層に電流を注入するための電極を形成する場合、前記電極の形成が容易である。
【００１１】
（２）前記絶縁層は、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5のうち少なくとも１の材料からなることができる。
【００１２】
（３）前記共振器において、前記柱状部と該柱状部の下部に位置する部分とを除く部分は多結晶を含む層から形成することができる。ここで、多結晶とは、エピタキシャル結晶ではない単結晶粒を複数含む結晶性固体をいい、さらに換言すれば、様々な方位を有する複数の単結晶粒からなる結晶性固体をいう。この構成によれば、無効電流を低減することができるため、発光効率を高めることができる。さらに、熱伝導性が向上するため、放熱性を高めることができ、かつ、発光効率および温度特性の向上を図ることができる。
【００１３】
（第２の面発光型半導体レーザ）
本発明の面発光型半導体レーザは、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザであって、
前記共振器の少なくとも一部を構成する柱状部を含み、
前記共振器において、前記柱状部と該柱状部の下部に位置する部分とを除く部分は多結晶を含む層からなる。
【００１４】
前記面発光型半導体レーザによれば、前述した作用および効果を有する。
【００１５】
前記第１および第２の面発光型半導体レーザは、以下の態様（１）〜（５）をとることができる。
【００１６】
（１）前記共振器と前記半導体基板とを接合層を介して接合させることができる。
【００１７】
この場合、前記接合層は、インジウム−リンまたはパラジウムからなることが好ましい。
【００１８】
（２）前記共振器は、下部ミラー、活性層、および上部ミラーが順に積層されて形成され、前記柱状部は、少なくとも前記上部ミラーおよび前記活性層を含むことができる。
【００１９】
（３）前記活性層の周辺にイオン打ち込み層を形成することができる。前記イオン打ち込み層が形成されていることにより、発光効率を高めることができる。
【００２０】
（４）前記柱状部は、さらに電流狭窄層を含むことができる。前記電流狭窄層が形成されていることにより、電流の利用効率を高めることができる。
【００２１】
この場合、前記電流狭窄層は、前記上部ミラーに形成された、前記電流狭窄層を形成するための層を側面から酸化することにより形成される酸化物層から形成することができる。
【００２２】
（５）前記半導体基板は、シリコン基板からなることができる。
【００２３】
この場合、前記半導体基板上に、シリコン系半導体装置を形成させることができる。
【００２４】
（面発光型半導体レーザの製造方法）
本発明の面発光型半導体レーザの製造方法は、第１半導体基板上に共振器が形成され、前記第１半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、以下の工程（ａ）〜工程（ｄ）を含む。
【００２５】
（ａ）第２半導体基板上に、所定の開口部を有するマスク層を所定の位置に形成する工程、
（ｂ）前記第２半導体基板および前記マスク層上に、少なくとも一部に柱状部を含む共振器を形成する工程、
（ｃ）前記共振器と前記第１半導体基板とを接合する工程、および
（ｄ）前記第２半導体基板を除去する工程。
【００２６】
本発明によれば、所定の位置に所定の開口部が形成されたマスク層を用いて前記柱状部を形成することにより、従来用いられていたエッチング工程を経ることなく、所望の大きさおよび形状を有する前記柱状部を所定の位置に形成することができる。特に、前記開口部を所定の高さに形成することにより、前記柱状部を所望の高さに正確に形成することができる。これにより、所望の特性を有する面発光レーザを得ることができる。
【００２７】
また、前記面発光型半導体レーザの製造方法は、以下に示す（１）〜（７）の態様をとることができる。
【００２８】
（１）前記工程（ｃ）は、前記共振器上に接合層を形成した後、該接合層を介して該共振器と前記第１半導体基板とを接合する工程であることができる。
【００２９】
（２）前記工程（ｂ）において、
前記共振器は、下部ミラー、活性層、および上部ミラーを順に積層することにより形成され、
前記柱状部は、少なくとも前記上部ミラーおよび前記活性層を前記開口部に積層することにより形成されることができる。
【００３０】
（３）さらに下記の工程（ｅ）を含むことができる。
【００３１】
（ｅ）前記活性層の一部にイオンを打ち込むことにより、前記活性層の周辺にイオン打ち込み層を形成する工程。
【００３２】
前記活性層の一部にイオン打ち込みを行なった場合、イオンが打ち込まれた部分は結晶が破壊され、電流が注入されても発光することができなくなる。したがって、前記活性層の周辺にイオン打ち込み層を形成することにより、前記活性層の発光効率を高めることができる。
【００３３】
（４）前記工程（ｂ）はさらに、電流狭窄層を形成するための層を前記上部ミラーに形成する工程を含み、
さらに、下記の工程（ｆ）および工程（ｇ）を含むことができる。
【００３４】
（ｆ）前記マスク層を除去する工程、および
（ｇ）前記電流狭窄層を形成するための層を側面から酸化して、電流狭窄層を形成する工程。
【００３５】
（５）前記第２半導体基板は、前記第１半導体基板と異なる材料からなることができる。
【００３６】
この場合、前記第１半導体基板は、シリコン基板からなり、
前記第２半導体基板は、ガリウム−砒素基板またはインジウム−リン基板からなることができる。
【００３７】
（６）前記マスク層は、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5のうち少なくとも１の材料からなることができる。
【００３８】
（７）前記接合層は、インジウム−リンまたはパラジウムからなることができる。
【００３９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００４０】
（第１の実施の形態）
（デバイスの製造プロセス）
まず、本発明の第１の実施の形態の面発光型半導体レーザ１００（以下、「面発光レーザ」という）の製造方法について、図１〜７を用いて説明する。図１は、本発明の第１の実施の形態の面発光レーザ１００の断面を模式的に示す図である。図２は、図１に示す面発光レーザ１００の一製造工程を模式的に示す平面図である。図３〜図７は、図１に示す面発光レーザ１００の一製造工程を模式的に示す断面図である。
【００４１】
本実施の形態の面発光レーザ１００の製造方法は、主に以下の工程（ａ）〜（ｄ）からなる。
工程（ａ）は主に、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する工程である。
工程（ｂ）は主に、第２半導体基板１０１およびマスク層１６０上に、少なくとも一部に柱状部１１０を含む共振器１２０を形成する工程である。
工程（ｃ）は主に、共振器１２０と第１半導体基板１４０とを接合する工程である。
工程（ｄ）は主に、第２半導体基板１０１を除去する工程である。
【００４２】
以上の工程により、図１に示すように、第１半導体基板１４０上に共振器１２０が形成され、第１半導体基板１４０に垂直な方向に光を出射する面発光レーザ１００が得られる。
【００４３】
まず、工程（ａ）について説明する。
【００４４】
（ａ）図２および図３に示すように、例えばｎ型ＧａＡｓからなる第２半導体基板１０１上に、開口部１６１を有するマスク層１６０を形成する。この開口部１６１は、後の工程において、図１に示す面発光レーザ１００の柱状部１１０を形成するために用いられる。したがって、開口部１６１の位置、大きさおよび形状は、所望する柱状部１１０の位置、大きさおよび形状に基づいて形成される。
【００４５】
マスク層１６０の材質としては、後述する工程（図４参照）において、第２半導体基板１０１上にエピタキシャル成長によって柱状部１１０を形成する際にエピタキシャル結晶層が形成されない層であって、かつ、エピタキシャル成長工程における処理温度に耐え得る層であることが必要とされる。例えば、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5等の無機化合物のうち、少なくとも１の材料を用いてマスク層１６０を形成することができる。図１に示す面発光レーザ１００のように、マスク層１６０を最終的に絶縁層として用いる場合、絶縁性を考慮すると、ＳｉＯ2からマスク層１６０を形成するのが好ましい。
【００４６】
マスク層１６０は、例えば、第２半導体基板１０１上に、マスク層１６０を形成するための材料をＣＶＤ法等によって所定の膜厚に積層した後、所定のパターンを有するマスクを用いたフォトリソグラフィ工程によって開口部１６１を形成することにより得られる。
【００４７】
あるいは、所定の膜厚を有するマスク層１６０を第２半導体基板１０１上に貼り付けることにより、第２半導体基板１０１上にマスク層１６０を形成することもできる。この場合、予め開口部１６１が形成されたマスク層１６０を第２半導体基板１０１上に貼り付けてもよいし、あるいは、マスク層１６０を第２半導体基板１０１上に貼り付けた後、前述した方法と同様にフォトリソグラフィ工程により、マスク層１６０に開口部１６１を形成することもできる。また、マスク層１６０を第２半導体基板１０１上に貼り付けた後エッチバックすることにより、マスク層１６０を所定の膜厚に調整することもできる。
【００４８】
続いて、工程（ｂ）について説明する。
【００４９】
（ｂ）図４に示すように、第２半導体基板１０１およびマスク層１２０上に、ＭＯＣＶＤ法（Metal-Organic Chemical Vapor Deposition）、ＭＢＥ法（Molecular Beam Epitaxy）法、あるいはＬＰＥ法（Liquid Phase Epitaxy）を用いて組成を変調させながら、柱状部１１０を含む共振器１２０を形成する。ここで、第２半導体基板１０１の表面において開口部１６１によって露出している部分でエピタキシャル成長が起こる。ここで、第２半導体基板１０１の表面とは、第２半導体基板１０１において共振器１２０が形成される面をいう。
【００５０】
共振器１２０は、ｐ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した２５ペアの分布反射型多層膜ミラー（以下、「上部ミラー」という）１０８、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型クラッド層（図示せず）、例えば厚さ４ｎｍのＧａＡｓウエル層と厚さ４ｎｍのＡｌ0.3Ｇａ0.7Ａｓとのバリア層からなり、該ウエル層が３層で構成される量子井戸構造の活性層１０５、ｎ型Ａｌ0.5Ｇａ0.5Ａｓからなるｎ型クラッド層（図示せず）、およびｎ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した３１．５ペアの分布反射型多層膜ミラー（以下、「下部ミラー」という）１０３を順に第２半導体基板１０１上に積層させることにより形成される。
【００５１】
上部ミラー１０８は、Ｚｎがドーピングされることにより、ｐ型にされ、下部ミラー１０３は、Ｓｅがドーピングされることにより、ｎ型とされる。したがって、上部ミラー１０８、不純物がドーピングされていない量子井戸活性層１０５、および下部ミラー１０３とで、ｐｉｎダイオードが形成される。
【００５２】
さらに、柱状部１１０は、図４に示すように、共振器１２０のうち開口部１６１に形成された柱状の半導体堆積体であり、少なくとも上部ミラー１０８および活性層１０５を含む。なお、本実施の形態では、柱状部１１０の平面形状を円形としたが、この形状は任意の形状をとることが可能である。
【００５３】
この工程においては、図４に示すように、第２半導体基板１０１の表面でエピタキシャル成長が起こる結果、共振器１２０のうち第２半導体基板１０１上に形成される部分、すなわち共振器１２０のうち柱状部１１０および柱状部１１０の直上部分には、エピタキシャル結晶からなる層が形成される。一方、マスク層１６０の表面ではエピタキシャル成長しないため、共振器１２０のうちマスク層１２０上に形成される部分、すなわち共振器１２０のうち柱状部１１０と柱状部１１０の直上部分とを除く部分は、多結晶を含む層が形成される。
【００５４】
エピタキシャル成長を行う際の温度は、第２半導体基板１０１の種類、あるいは共振器１２０を構成する層の種類や厚さによって適宜決定されるが、一般に、６００〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。
【００５５】
続いて、工程（ｃ）について説明する。
【００５６】
（ｃ）共振器１２０上に接合層１０２を形成した後、図５に示すように、接合層１０２を介して共振器１２０と第１半導体基板１４０とを接合する。ここで、第１半導体基板１４０は、第２半導体基板１０１と異なる材料からなるのが好ましい。第１半導体基板１４０としては、例えばシリコン基板を用いる。この第１半導体基板１４０には、図示しないシリコン系半導体装置が形成されている。ここで、シリコン系半導体装置とは、通常シリコン基板に形成される半導体装置をいい、例えばＣＭＯＳ（Complementary MOS）やバイポーラトランジスタ等の個別半導体や、半導体集積回路等が例示できる。
【００５７】
また、接合層１０２としては、例えばＩｎＰまたはＰｄを用いることができる。接合層１０２としてＩｎＰを用いる場合、接合層１０２を介して共振器１２０と第１半導体基板１４０とを接続した後、加熱（例えば６００℃）および加圧することでこれらを接合することができる。また、接合層１０２としてＰｄを用いる場合、共振器１２０上にＰｄを蒸着させた後、同様に加熱（例えば１００℃）および加圧して接合することができる。
【００５８】
（ｄ）続いて、図６に示すように、ドライエッチングあるいはウエットエッチングにて第２半導体基板１０１を除去する。
【００５９】
つづいて、工程（ｅ）を行なう。
【００６０】
（ｅ）次に、活性層１０５の一部に、側面から例えば水素イオン等のイオンを打ち込むことにより、図７に示すように、活性層１０５の周辺にイオン打ち込み層１１４を形成する。
【００６１】
イオン打ち込み層１１４を形成するためのイオンの打ち込みは、柱状部１１０の上面から行なう。例えばイオンの加速電圧を最適化することによって、打ち込まれたイオンが柱状部１１０の上面から他の層を貫通した後所定の層で留まるように設定することができる。このイオン打ち込み工程によれば、イオンが打ち込まれた部分は結晶が破壊されるため、電流を注入しても発光することができなくなる。すなわち、発光に寄与してほしくない周辺部分にのみイオンを打ち込んでイオン打ち込み層１１４を形成することにより、中心部分（図７に示す活性層１０５）の発光効率を高めることができる。
【００６２】
続いて、上部ミラー１０８の上面に、真空蒸着法により金と亜鉛との合金からなる合金層（図示しない）を形成する。続いて、フォトリソグラフィ法を用いて前記合金層をパターニングして上部電極１１３を形成する。さらに、第１半導体基板１４０の裏面（第１半導体基板１４０において共振器１２０が設置されている面と反対側の面）に、真空蒸着法により、金とゲルマニウムとの合金からなる下部電極１１５を形成する。最後に、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図１に示す面発光レーザ１００が得られる。
【００６３】
なお、本実施の形態においては、シリコン系半導体装置が予め形成された第１半導体基板１４０と共振器１２０とを接合する例について示したが、第１半導体基板１４０と共振器１２０と接合させた後で、第１半導体基板１４０上にシリコン系半導体装置を形成することもできる。
【００６４】
本実施の形態の面発光レーザ１００の製造方法によれば、この開口部１６１は、後の工程において、図１に示す面発光レーザ１００の柱状部１１０を形成するために用いられる。したがって、図２および図３に示すように、所定の大きさおよび形状を有する開口部１６１が所定の位置に形成されたマスク層１６０を用いて柱状部１１０を形成することにより、従来用いられていたエッチング工程を経ることなく、所望の大きさおよび形状を有する柱状部１１０を所定の位置に形成することができる。特に、開口部１６１を所定の高さに形成することにより、柱状部１１０を所望の高さに正確に形成することができる。これにより、所望の特性を有する面発光レーザを得ることができる。
【００６５】
（デバイスの構造）
上記製造プロセスにより得られた面発光レーザ１００を図１に示す。
【００６６】
面発光レーザ１００では、柱状部１１０を含む共振器１２０が、シリコン基板からなる第１半導体基板１４０上に形成されている。共振器１２０は下部ミラー１０３、活性層１０５、および上部ミラー１０８が積層されて形成されている。また、柱状部１１０は活性層１０５および上部ミラー１０８からなり、上部ミラー１０８中にはイオン打ち込み層１１４が形成されている。このイオン打ち込み層１１４は、前述した工程にてイオンを打ち込むことにより形成される。さらに、柱状部１１０の上面には、金と亜鉛との合金からなる上部電極１１３が形成されている。一方、第１半導体基板１４０において、共振器１２０が形成されている面と反対側の面には、金とゲルマニウムとの合金からなる下部電極１１５が形成されている。
【００６７】
この面発光レーザ１００において、マスク層１６０は、絶縁層として機能し、隣接する柱状部１１０を絶縁する。この絶縁層１６０は、例えば前述したＳｉＯ2等の無機化合物からなる。また、図１に示すように、柱状部１１０は絶縁層１６０によって埋め込まれており、絶縁層１６０の膜厚は柱状部１１０の高さとほぼ等しく、かつ、絶縁層１６０の上面と柱状部１１０の上面とがほぼ平面を構成している。絶縁層１６０が前述した無機化合物からなり、かつ柱状部１１０を埋め込むように形成されていることにより、素子に生じる寄生容量を低減することができる。また、絶縁層１６０の上面と柱状部１１０の上面とがほぼ平面を構成しているため、上部電極１１３の形成が容易である。一般に、段差を有する面に上部電極１１３が形成されると、形成した電極膜が断線する可能性が高くなる。また、一般に、電極に曲がりが生じると、寄生容量が発生する。この寄生容量の発生は高速駆動の障害となるため、できるだけ低減するのが好ましい。図１に示す面発光レーザ１００によれば、上部電極１１３が形成される面、すなわち柱状部１１０の上面と絶縁層１６０の上面がほぼ平面を構成しているため、断線が少なくかつ寄生容量が少ない良好な電極を形成することができる。
【００６８】
また、共振器１２０において、柱状部１１０と柱状部１１０の下部に位置する部分とを除く部分は多結晶を含む層からなる。かかる部分が多結晶を含む層からなることにより、無効電流を低減することができるため、発光効率を高めることができる。さらに、熱伝導性が向上するため、放熱性を高めることができるうえ、発光効率および温度特性の向上を図ることができる。
【００６９】
さらに、柱状部１１０はマスク層１６０に形成された開口部１６１（図２および図３参照）に多層膜を形成することにより得られる。したがって、前述したように、開口部１６１の形状、大きさおよび位置を変えることにより、柱状部１１０を所望の形状、大きさおよび位置に形成することができる。これにより、所定の形状等を有する柱状部１１０が得られ、その結果、所望の素子特性を有する面発光レーザ１００を得ることができる。
【００７０】
また、面発光レーザ１００が形成されている第１半導体基板１４０に、図示しないシリコン系半導体装置を形成することができる。したがって、本発明によれば、シリコン系半導体装置と化合物半導体装置である面発光レーザ１００とを同一基板上に形成することができる。
【００７１】
（デバイスの動作）
本実施の形態の面発光レーザ１００の一般的な動作を以下に示す。
【００７２】
上部ミラー１０８、活性層１０５、および下部ミラー１０３で構成されるｐｉｎダイオードに、上部電極１１３と下部電極１１５とで順方向の電圧を印加すると、活性層１０５において、電子と正孔との再結合が起こり、前記再結合による発光が生じる。そこで生じた光が上部ミラー１０８と下部ミラー１０３との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、上部電極１１３の出射口１１６から第１半導体基板１４０に対して垂直方向にレーザ光が出射される。
【００７３】
（第２の実施の形態）
（デバイスの構造）
次に、本発明の第２の実施の形態の面発光レーザ２００の構造について、図８を参照して説明する。図８は、本発明の第２の実施の形態の面発光レーザ２００の断面を模式的に示す図である。
【００７４】
図８に示す面発光レーザ２００は、柱状部１１０に含まれる電流狭窄層１１１が電流狭窄層形成用層１０７を側面から酸化して形成された酸化物層からなる点、ならびに共振器２２０上に絶縁層１１２を介して上部電極２１３が形成されている点で、第１の実施の形態の面発光レーザ１００と異なる。その他の構成については、第１の実施の形態の面発光レーザ１００とほぼ同様であるため、本実施の形態の面発光レーザ２００のうち第１の実施の形態の面発光レーザ１００とほぼ同様の構成を有する部分については、詳しい説明を省略する。
【００７５】
電流狭窄層１１１は、電流の利用効率を向上させるために形成される。この電流狭窄層１１１は、例えば電流狭窄形成用層１０７がｐ型ＡｌＡｓ層からなる場合、このｐ型ＡｌＡｓ層の少なくとも一部が酸化されて形成された酸化アルミニウムを含む層からなる。したがって、電流狭窄層１１１の内側には、酸化されなかった電流狭窄形成用層１０７が形成されている。また、電流狭窄形成用層１０７では電流が流れる。
【００７６】
（デバイスの動作）
本実施の形態の面発光レーザ２００の動作は、第１の実施の形態の面発光レーザ１００の動作とほぼ同様であるため、説明は省略する。
【００７７】
（デバイスの製造プロセス）
次に、本発明の第２の実施の形態にかかる面発光レーザ２００の製造方法について、図２，図３，および図８〜１３を用いて説明する。図９〜図１３は、図８に示す面発光レーザ２００の一製造工程を模式的に示す断面図である。
【００７８】
本実施の形態の面発光レーザ２００の製造方法は、主に以下の工程（ａ）〜（ｄ）からなる。
工程（ａ）は主に、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する工程である。
工程（ｂ）は主に、第２半導体基板１０１およびマスク層１６０上に、少なくとも一部に柱状部２１０を含む共振器２２０を形成する工程である。
工程（ｃ）は主に、共振器２２０と第１半導体基板１４０とを接合する工程である。
工程（ｄ）は主に、第２半導体基板１０１を除去する工程である。
【００７９】
以上の工程により、図８に示すように、第１半導体基板１４０上に共振器２２０が形成され、第１半導体基板１４０に垂直な方向に光を出射する面発光レーザ２００が得られる。
【００８０】
まず、工程（ａ）および工程（ｂ）について説明する。
【００８１】
（ａ）第１の実施の形態の工程（ａ）と同様の方法で、図２および図３に示すように、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する。
【００８２】
（ｂ）次に、図２および図３に示す第２半導体基板１０１およびマスク層１６０上に、図９に示すように、少なくとも一部に柱状部２１０を含む共振器２２０を形成する。この工程で形成される共振器２２０は、第１の実施の形態の面発光レーザ１００と同様に、下部ミラー１０３、活性層１０５、および上部ミラー１０８を含み、柱状部２１０は、活性層１０５、および上部ミラー１０８を含む。さらに、面発光レーザ２００において、この柱状部２１０を形成する工程において、後述する工程で柱状部２１０中に電流狭窄層１１１を設置するために、例えば厚さ３０ｎｍのｐ型ＡｌＡｓからなる電流狭窄層形成用層１０７を上部ミラー１０８中に形成する。この電流狭窄層形成用層１０７を、後述する工程において側面から酸化して、電流狭窄層１１１を形成する。
【００８３】
つづいて、工程（ｃ）および工程（ｄ）について説明する。この工程（ｃ）および工程（ｄ）は、第１の実施の形態の面発光レーザ１００の製造工程中の工程（ｃ）および工程（ｄ）とほぼ同様の工程である。
【００８４】
（ｃ）図１０に示すように、共振器２２０上に接合層１０２を形成した後、接合層１０２を介して共振器２２０と第１半導体基板１４０とを接合する。
【００８５】
（ｄ）続いて、図１１に示すように、ドライエッチングあるいはウエットエッチングにて第２半導体基板１０１を除去する。
【００８６】
つづいて、以下の工程（ｆ）および工程（ｇ）を行なう。この工程では、マスク層１６０を除去した後、電流狭窄層１１１を形成するために電流狭窄形成用層１０７の酸化が行なわれる。続いて、共振器１２０の上面に絶縁層１１２を形成した後、上部電極２１３を形成する。
【００８７】
（ｆ）まず、ドライエッチングまたはウエットエッチングによって、図１２に示すように、マスク層１６０を除去する。
【００８８】
（ｇ）続いて、図１３に示すように、ｐ型ＡｌＡｓ層からなる電流狭窄形成用層１０７を、４００℃程度の水蒸気雰囲気下にさらすことにより、酸化物層からなる電流狭窄層１１１を形成する。この工程では、ＡｌＡｓ層が周縁部から内側へと酸化されていき、絶縁体である酸化アルミニウムが形成される。これにより、電流狭窄形成用層１０７の周縁部が酸化されて、酸化アルミニウムを含む電流狭窄層１１１が電流狭窄形成用層１０７の側面に形成される。
【００８９】
次いで、モノシランを原料としたＣＶＤ法により、柱状部２１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。なお、絶縁層１１２の種類はシリコン酸化膜に限定されるものではなく、窒化シリコン膜（ＳｉＮｘ膜）などの他の絶縁膜を用いてもよい。あるいは、ポリイミド等の樹脂材料を用いた埋め込み構造を用いてもよい。
【００９０】
さらに、第１の実施形態の面発光レーザ１００と同様の方法にて、上部電極２１３および下部電極１１５を形成する。以上のプロセスを経て、図８に示す面発光レーザ２００が得られる。
【００９１】
なお、面発光レーザ２００が形成されている第１半導体基板１４０に、第１の実施の形態で示した方法と同様の方法で、シリコン系半導体装置を形成することもできる。
【００９２】
本実施の形態の面発光レーザ２００は、第１の実施の形態の面発光レーザ１００と同様に、共振器２２０において、柱状部２１０と柱状部２１０の下部に位置する部分とを除く部分は多結晶を含む層からなる。これにより、第１の実施の形態の面発光レーザ１００と同様の作用および効果を有する。
【００９３】
さらに、本実施の形態の面発光レーザ２００の製造工程では、柱状部２１０はマスク層１６０に形成された開口部１６１（図２および図３参照）に多層膜を形成することにより得られる。したがって、第１の実施の形態の面発光レーザ１００と同様に、開口部１６１の形状、大きさおよび位置を変えることにより、柱状部１１０を所望の形状、大きさおよび位置に形成することができる。これにより、所定の形状等を有する柱状部２１０が得られ、その結果、所望の素子特性を有する面発光レーザ２００を得ることができる。
【００９４】
また、面発光レーザ２００が形成されている第１半導体基板１４０に、面発光レーザ１００が形成されている第１半導体基板１４０と同様に、図示しないシリコン系半導体装置を形成することができる。この構成によれば、化合物半導体装置である面発光レーザ２００とシリコン系半導体装置とを同一基板上に形成することができる。
【００９５】
なお、上記実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。上記実施の形態では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。また、上記実施の形態では、第２半導体基板１０１がＧａＡｓ基板である場合について説明したが、ＧａＡｓ基板のかわりにＩｎＰ基板を用いた場合でも同様の作用および効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の面発光型半導体レーザの断面を模式的に示す図である。
【図２】図１に示す面発光型半導体レーザの一製造工程を模式的に示す平面図である。
【図３】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図であって、図２のＡ−Ａに沿った断面図である。
【図４】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図５】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図６】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図７】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図８】本発明の第２の実施の形態の面発光型半導体レーザの断面を模式的に示す図である。
【図９】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１０】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１１】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１２】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１３】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１４】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１５】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１６】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１７】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１８】図１４〜図１７に示す工程によって得られる一般的な面発光型半導体レーザを模式的に示す断面図である。
【符号の説明】
１００，２００ 面発光型半導体レーザ
１０１ 第２半導体基板
１０２ 接合層
１０３ 下部ミラー
１０５ 活性層
１０７ 電流流域層（電流狭窄層形成用層）
１０８ 上部ミラー
１１０，２１０ 柱状部
１１１ 電流狭窄層
１１２ 絶縁層
１１３，２１３ 上部電極
１１４ イオン打ち込み層
１１５ 下部電極
１１６ 出射口
１１７ 絶縁層
１２０，２２０ 共振器
１４０ 第１半導体基板
１６０ 絶縁層（マスク層）
１６１ 開口部
１０００ 半導体ウエハ
【発明の属する技術分野】
本発明は、駆動時に安定した素子特性が得られる面発光型半導体レーザおよびその製造方法に関する。
【０００２】
【背景技術】
面発光型半導体レーザは、２次元集積化が可能な発光素子であり、次世代の高速かつ大容量の光源として、光並列通信や光並列演算、レーザビームプリンタ等のへの応用が期待されている。中でも、この面発光型半導体レーザと半導体集積回路との集積化が求められている。ところが、面発光型半導体レーザはＧａＡｓ基板やＩｎＰ基板等の化合物半導体基板上に形成されるのに対し、半導体集積回路はシリコン基板上に形成されるため、これらを同一基板上に同時に形成するのは困難である。このため、例えば、図１４〜図１８に示すように、これらの基板同士を接合することにより集積化を達成する方法が用いられている。
【０００３】
この方法においては、まず、図１４に示すように、ＧａＡｓ基板４０１上に上部ミラー４０８ａ、活性層４０５ａ、下部ミラー４０３からなる半導体堆積層４５０を形成する。続いて、図１５に示すように、半導体堆積層４５０上に接合層４０２を形成した後、この接合層４０２を介して半導体堆積層４５０とシリコン基板４４０とを接合させる。このシリコン基板４４０上には、図示しないシリコン系半導体装置が形成されている。次いで、図１６に示すように、ＧａＡｓ基板４０１を除去する。さらに、図１７に示すように、半導体堆積層４５０の少なくとも一部を柱状にエッチングして、上部ミラー４０８および活性層４０５を含む柱状部４１０を有する共振器４２０を形成する。その後、共振器４２０の表面に絶縁層４１２を形成した後、電極４１３，４１５を形成することにより、図１８に示す面発光型半導体レーザ４００が得られる。以上の工程によって、面発光型半導体レーザ４００とシリコン系半導体装置とを同一のシリコン基板４４０上に形成することができる。
【０００４】
しかしながら、上記方法を用いて面発光型半導体レーザ４００を形成する場合、一般に、図１７に示す工程において、半導体堆積層４５０の一部を柱状にエッチングする際の制御が困難である場合が多い。特に、柱状部４１０をより微細に形成する場合、半導体堆積層４５０を所定の膜厚にエッチングすることが難しく、柱状部４１０を所定の高さに形成するのが困難である場合が多い。一般に、柱状部４１０の高さが変わると、発光効率や最大出力等の素子特性が変化する。したがって、柱状部４１０を所定の高さに形成できないと、所望の素子特性が得られない等の問題が生じることがある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、所望の素子特性を有する面発光型半導体レーザおよびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
（第１の面発光型半導体レーザ）
本発明の面発光型半導体レーザは、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザであって、
前記共振器の少なくとも一部を構成する柱状部と、
前記柱状部を埋め込む絶縁層と、を含み、
前記絶縁層は、無機化合物からなる。
【０００７】
ここで、前記半導体基板に垂直な方向とは、前記半導体基板の前記共振器設置面に垂直な方向をいう。また、前記柱状部を埋め込む絶縁層とは、前記柱状部の側面を覆い、かつ、上面が前記柱状部の上面とほぼ平面を構成するように形成されている絶縁層をいう。
【０００８】
本発明によれば、前記絶縁層が前述した無機化合物からなり、かつ、前記柱状部を埋め込むように形成されていることにより、素子に生じる寄生容量を低減することができる。詳しくは、本実施の形態の欄で説明する。
【０００９】
前記面発光型半導体レーザは、以下の態様（１）〜（３）をとることができる。
【００１０】
（１）前記絶縁層の膜厚は、前記柱状部の高さとほぼ等しく、かつ、前記絶縁層の上面と前記柱状部の上面とがほぼ平面を構成することができる。この構成によれば、また、前記柱状部の上面に、活性層に電流を注入するための電極を形成する場合、前記電極の形成が容易である。
【００１１】
（２）前記絶縁層は、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5のうち少なくとも１の材料からなることができる。
【００１２】
（３）前記共振器において、前記柱状部と該柱状部の下部に位置する部分とを除く部分は多結晶を含む層から形成することができる。ここで、多結晶とは、エピタキシャル結晶ではない単結晶粒を複数含む結晶性固体をいい、さらに換言すれば、様々な方位を有する複数の単結晶粒からなる結晶性固体をいう。この構成によれば、無効電流を低減することができるため、発光効率を高めることができる。さらに、熱伝導性が向上するため、放熱性を高めることができ、かつ、発光効率および温度特性の向上を図ることができる。
【００１３】
（第２の面発光型半導体レーザ）
本発明の面発光型半導体レーザは、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザであって、
前記共振器の少なくとも一部を構成する柱状部を含み、
前記共振器において、前記柱状部と該柱状部の下部に位置する部分とを除く部分は多結晶を含む層からなる。
【００１４】
前記面発光型半導体レーザによれば、前述した作用および効果を有する。
【００１５】
前記第１および第２の面発光型半導体レーザは、以下の態様（１）〜（５）をとることができる。
【００１６】
（１）前記共振器と前記半導体基板とを接合層を介して接合させることができる。
【００１７】
この場合、前記接合層は、インジウム−リンまたはパラジウムからなることが好ましい。
【００１８】
（２）前記共振器は、下部ミラー、活性層、および上部ミラーが順に積層されて形成され、前記柱状部は、少なくとも前記上部ミラーおよび前記活性層を含むことができる。
【００１９】
（３）前記活性層の周辺にイオン打ち込み層を形成することができる。前記イオン打ち込み層が形成されていることにより、発光効率を高めることができる。
【００２０】
（４）前記柱状部は、さらに電流狭窄層を含むことができる。前記電流狭窄層が形成されていることにより、電流の利用効率を高めることができる。
【００２１】
この場合、前記電流狭窄層は、前記上部ミラーに形成された、前記電流狭窄層を形成するための層を側面から酸化することにより形成される酸化物層から形成することができる。
【００２２】
（５）前記半導体基板は、シリコン基板からなることができる。
【００２３】
この場合、前記半導体基板上に、シリコン系半導体装置を形成させることができる。
【００２４】
（面発光型半導体レーザの製造方法）
本発明の面発光型半導体レーザの製造方法は、第１半導体基板上に共振器が形成され、前記第１半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、以下の工程（ａ）〜工程（ｄ）を含む。
【００２５】
（ａ）第２半導体基板上に、所定の開口部を有するマスク層を所定の位置に形成する工程、
（ｂ）前記第２半導体基板および前記マスク層上に、少なくとも一部に柱状部を含む共振器を形成する工程、
（ｃ）前記共振器と前記第１半導体基板とを接合する工程、および
（ｄ）前記第２半導体基板を除去する工程。
【００２６】
本発明によれば、所定の位置に所定の開口部が形成されたマスク層を用いて前記柱状部を形成することにより、従来用いられていたエッチング工程を経ることなく、所望の大きさおよび形状を有する前記柱状部を所定の位置に形成することができる。特に、前記開口部を所定の高さに形成することにより、前記柱状部を所望の高さに正確に形成することができる。これにより、所望の特性を有する面発光レーザを得ることができる。
【００２７】
また、前記面発光型半導体レーザの製造方法は、以下に示す（１）〜（７）の態様をとることができる。
【００２８】
（１）前記工程（ｃ）は、前記共振器上に接合層を形成した後、該接合層を介して該共振器と前記第１半導体基板とを接合する工程であることができる。
【００２９】
（２）前記工程（ｂ）において、
前記共振器は、下部ミラー、活性層、および上部ミラーを順に積層することにより形成され、
前記柱状部は、少なくとも前記上部ミラーおよび前記活性層を前記開口部に積層することにより形成されることができる。
【００３０】
（３）さらに下記の工程（ｅ）を含むことができる。
【００３１】
（ｅ）前記活性層の一部にイオンを打ち込むことにより、前記活性層の周辺にイオン打ち込み層を形成する工程。
【００３２】
前記活性層の一部にイオン打ち込みを行なった場合、イオンが打ち込まれた部分は結晶が破壊され、電流が注入されても発光することができなくなる。したがって、前記活性層の周辺にイオン打ち込み層を形成することにより、前記活性層の発光効率を高めることができる。
【００３３】
（４）前記工程（ｂ）はさらに、電流狭窄層を形成するための層を前記上部ミラーに形成する工程を含み、
さらに、下記の工程（ｆ）および工程（ｇ）を含むことができる。
【００３４】
（ｆ）前記マスク層を除去する工程、および
（ｇ）前記電流狭窄層を形成するための層を側面から酸化して、電流狭窄層を形成する工程。
【００３５】
（５）前記第２半導体基板は、前記第１半導体基板と異なる材料からなることができる。
【００３６】
この場合、前記第１半導体基板は、シリコン基板からなり、
前記第２半導体基板は、ガリウム−砒素基板またはインジウム−リン基板からなることができる。
【００３７】
（６）前記マスク層は、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5のうち少なくとも１の材料からなることができる。
【００３８】
（７）前記接合層は、インジウム−リンまたはパラジウムからなることができる。
【００３９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００４０】
（第１の実施の形態）
（デバイスの製造プロセス）
まず、本発明の第１の実施の形態の面発光型半導体レーザ１００（以下、「面発光レーザ」という）の製造方法について、図１〜７を用いて説明する。図１は、本発明の第１の実施の形態の面発光レーザ１００の断面を模式的に示す図である。図２は、図１に示す面発光レーザ１００の一製造工程を模式的に示す平面図である。図３〜図７は、図１に示す面発光レーザ１００の一製造工程を模式的に示す断面図である。
【００４１】
本実施の形態の面発光レーザ１００の製造方法は、主に以下の工程（ａ）〜（ｄ）からなる。
工程（ａ）は主に、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する工程である。
工程（ｂ）は主に、第２半導体基板１０１およびマスク層１６０上に、少なくとも一部に柱状部１１０を含む共振器１２０を形成する工程である。
工程（ｃ）は主に、共振器１２０と第１半導体基板１４０とを接合する工程である。
工程（ｄ）は主に、第２半導体基板１０１を除去する工程である。
【００４２】
以上の工程により、図１に示すように、第１半導体基板１４０上に共振器１２０が形成され、第１半導体基板１４０に垂直な方向に光を出射する面発光レーザ１００が得られる。
【００４３】
まず、工程（ａ）について説明する。
【００４４】
（ａ）図２および図３に示すように、例えばｎ型ＧａＡｓからなる第２半導体基板１０１上に、開口部１６１を有するマスク層１６０を形成する。この開口部１６１は、後の工程において、図１に示す面発光レーザ１００の柱状部１１０を形成するために用いられる。したがって、開口部１６１の位置、大きさおよび形状は、所望する柱状部１１０の位置、大きさおよび形状に基づいて形成される。
【００４５】
マスク層１６０の材質としては、後述する工程（図４参照）において、第２半導体基板１０１上にエピタキシャル成長によって柱状部１１０を形成する際にエピタキシャル結晶層が形成されない層であって、かつ、エピタキシャル成長工程における処理温度に耐え得る層であることが必要とされる。例えば、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5等の無機化合物のうち、少なくとも１の材料を用いてマスク層１６０を形成することができる。図１に示す面発光レーザ１００のように、マスク層１６０を最終的に絶縁層として用いる場合、絶縁性を考慮すると、ＳｉＯ2からマスク層１６０を形成するのが好ましい。
【００４６】
マスク層１６０は、例えば、第２半導体基板１０１上に、マスク層１６０を形成するための材料をＣＶＤ法等によって所定の膜厚に積層した後、所定のパターンを有するマスクを用いたフォトリソグラフィ工程によって開口部１６１を形成することにより得られる。
【００４７】
あるいは、所定の膜厚を有するマスク層１６０を第２半導体基板１０１上に貼り付けることにより、第２半導体基板１０１上にマスク層１６０を形成することもできる。この場合、予め開口部１６１が形成されたマスク層１６０を第２半導体基板１０１上に貼り付けてもよいし、あるいは、マスク層１６０を第２半導体基板１０１上に貼り付けた後、前述した方法と同様にフォトリソグラフィ工程により、マスク層１６０に開口部１６１を形成することもできる。また、マスク層１６０を第２半導体基板１０１上に貼り付けた後エッチバックすることにより、マスク層１６０を所定の膜厚に調整することもできる。
【００４８】
続いて、工程（ｂ）について説明する。
【００４９】
（ｂ）図４に示すように、第２半導体基板１０１およびマスク層１２０上に、ＭＯＣＶＤ法（Metal-Organic Chemical Vapor Deposition）、ＭＢＥ法（Molecular Beam Epitaxy）法、あるいはＬＰＥ法（Liquid Phase Epitaxy）を用いて組成を変調させながら、柱状部１１０を含む共振器１２０を形成する。ここで、第２半導体基板１０１の表面において開口部１６１によって露出している部分でエピタキシャル成長が起こる。ここで、第２半導体基板１０１の表面とは、第２半導体基板１０１において共振器１２０が形成される面をいう。
【００５０】
共振器１２０は、ｐ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した２５ペアの分布反射型多層膜ミラー（以下、「上部ミラー」という）１０８、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型クラッド層（図示せず）、例えば厚さ４ｎｍのＧａＡｓウエル層と厚さ４ｎｍのＡｌ0.3Ｇａ0.7Ａｓとのバリア層からなり、該ウエル層が３層で構成される量子井戸構造の活性層１０５、ｎ型Ａｌ0.5Ｇａ0.5Ａｓからなるｎ型クラッド層（図示せず）、およびｎ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した３１．５ペアの分布反射型多層膜ミラー（以下、「下部ミラー」という）１０３を順に第２半導体基板１０１上に積層させることにより形成される。
【００５１】
上部ミラー１０８は、Ｚｎがドーピングされることにより、ｐ型にされ、下部ミラー１０３は、Ｓｅがドーピングされることにより、ｎ型とされる。したがって、上部ミラー１０８、不純物がドーピングされていない量子井戸活性層１０５、および下部ミラー１０３とで、ｐｉｎダイオードが形成される。
【００５２】
さらに、柱状部１１０は、図４に示すように、共振器１２０のうち開口部１６１に形成された柱状の半導体堆積体であり、少なくとも上部ミラー１０８および活性層１０５を含む。なお、本実施の形態では、柱状部１１０の平面形状を円形としたが、この形状は任意の形状をとることが可能である。
【００５３】
この工程においては、図４に示すように、第２半導体基板１０１の表面でエピタキシャル成長が起こる結果、共振器１２０のうち第２半導体基板１０１上に形成される部分、すなわち共振器１２０のうち柱状部１１０および柱状部１１０の直上部分には、エピタキシャル結晶からなる層が形成される。一方、マスク層１６０の表面ではエピタキシャル成長しないため、共振器１２０のうちマスク層１２０上に形成される部分、すなわち共振器１２０のうち柱状部１１０と柱状部１１０の直上部分とを除く部分は、多結晶を含む層が形成される。
【００５４】
エピタキシャル成長を行う際の温度は、第２半導体基板１０１の種類、あるいは共振器１２０を構成する層の種類や厚さによって適宜決定されるが、一般に、６００〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。
【００５５】
続いて、工程（ｃ）について説明する。
【００５６】
（ｃ）共振器１２０上に接合層１０２を形成した後、図５に示すように、接合層１０２を介して共振器１２０と第１半導体基板１４０とを接合する。ここで、第１半導体基板１４０は、第２半導体基板１０１と異なる材料からなるのが好ましい。第１半導体基板１４０としては、例えばシリコン基板を用いる。この第１半導体基板１４０には、図示しないシリコン系半導体装置が形成されている。ここで、シリコン系半導体装置とは、通常シリコン基板に形成される半導体装置をいい、例えばＣＭＯＳ（Complementary MOS）やバイポーラトランジスタ等の個別半導体や、半導体集積回路等が例示できる。
【００５７】
また、接合層１０２としては、例えばＩｎＰまたはＰｄを用いることができる。接合層１０２としてＩｎＰを用いる場合、接合層１０２を介して共振器１２０と第１半導体基板１４０とを接続した後、加熱（例えば６００℃）および加圧することでこれらを接合することができる。また、接合層１０２としてＰｄを用いる場合、共振器１２０上にＰｄを蒸着させた後、同様に加熱（例えば１００℃）および加圧して接合することができる。
【００５８】
（ｄ）続いて、図６に示すように、ドライエッチングあるいはウエットエッチングにて第２半導体基板１０１を除去する。
【００５９】
つづいて、工程（ｅ）を行なう。
【００６０】
（ｅ）次に、活性層１０５の一部に、側面から例えば水素イオン等のイオンを打ち込むことにより、図７に示すように、活性層１０５の周辺にイオン打ち込み層１１４を形成する。
【００６１】
イオン打ち込み層１１４を形成するためのイオンの打ち込みは、柱状部１１０の上面から行なう。例えばイオンの加速電圧を最適化することによって、打ち込まれたイオンが柱状部１１０の上面から他の層を貫通した後所定の層で留まるように設定することができる。このイオン打ち込み工程によれば、イオンが打ち込まれた部分は結晶が破壊されるため、電流を注入しても発光することができなくなる。すなわち、発光に寄与してほしくない周辺部分にのみイオンを打ち込んでイオン打ち込み層１１４を形成することにより、中心部分（図７に示す活性層１０５）の発光効率を高めることができる。
【００６２】
続いて、上部ミラー１０８の上面に、真空蒸着法により金と亜鉛との合金からなる合金層（図示しない）を形成する。続いて、フォトリソグラフィ法を用いて前記合金層をパターニングして上部電極１１３を形成する。さらに、第１半導体基板１４０の裏面（第１半導体基板１４０において共振器１２０が設置されている面と反対側の面）に、真空蒸着法により、金とゲルマニウムとの合金からなる下部電極１１５を形成する。最後に、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図１に示す面発光レーザ１００が得られる。
【００６３】
なお、本実施の形態においては、シリコン系半導体装置が予め形成された第１半導体基板１４０と共振器１２０とを接合する例について示したが、第１半導体基板１４０と共振器１２０と接合させた後で、第１半導体基板１４０上にシリコン系半導体装置を形成することもできる。
【００６４】
本実施の形態の面発光レーザ１００の製造方法によれば、この開口部１６１は、後の工程において、図１に示す面発光レーザ１００の柱状部１１０を形成するために用いられる。したがって、図２および図３に示すように、所定の大きさおよび形状を有する開口部１６１が所定の位置に形成されたマスク層１６０を用いて柱状部１１０を形成することにより、従来用いられていたエッチング工程を経ることなく、所望の大きさおよび形状を有する柱状部１１０を所定の位置に形成することができる。特に、開口部１６１を所定の高さに形成することにより、柱状部１１０を所望の高さに正確に形成することができる。これにより、所望の特性を有する面発光レーザを得ることができる。
【００６５】
（デバイスの構造）
上記製造プロセスにより得られた面発光レーザ１００を図１に示す。
【００６６】
面発光レーザ１００では、柱状部１１０を含む共振器１２０が、シリコン基板からなる第１半導体基板１４０上に形成されている。共振器１２０は下部ミラー１０３、活性層１０５、および上部ミラー１０８が積層されて形成されている。また、柱状部１１０は活性層１０５および上部ミラー１０８からなり、上部ミラー１０８中にはイオン打ち込み層１１４が形成されている。このイオン打ち込み層１１４は、前述した工程にてイオンを打ち込むことにより形成される。さらに、柱状部１１０の上面には、金と亜鉛との合金からなる上部電極１１３が形成されている。一方、第１半導体基板１４０において、共振器１２０が形成されている面と反対側の面には、金とゲルマニウムとの合金からなる下部電極１１５が形成されている。
【００６７】
この面発光レーザ１００において、マスク層１６０は、絶縁層として機能し、隣接する柱状部１１０を絶縁する。この絶縁層１６０は、例えば前述したＳｉＯ2等の無機化合物からなる。また、図１に示すように、柱状部１１０は絶縁層１６０によって埋め込まれており、絶縁層１６０の膜厚は柱状部１１０の高さとほぼ等しく、かつ、絶縁層１６０の上面と柱状部１１０の上面とがほぼ平面を構成している。絶縁層１６０が前述した無機化合物からなり、かつ柱状部１１０を埋め込むように形成されていることにより、素子に生じる寄生容量を低減することができる。また、絶縁層１６０の上面と柱状部１１０の上面とがほぼ平面を構成しているため、上部電極１１３の形成が容易である。一般に、段差を有する面に上部電極１１３が形成されると、形成した電極膜が断線する可能性が高くなる。また、一般に、電極に曲がりが生じると、寄生容量が発生する。この寄生容量の発生は高速駆動の障害となるため、できるだけ低減するのが好ましい。図１に示す面発光レーザ１００によれば、上部電極１１３が形成される面、すなわち柱状部１１０の上面と絶縁層１６０の上面がほぼ平面を構成しているため、断線が少なくかつ寄生容量が少ない良好な電極を形成することができる。
【００６８】
また、共振器１２０において、柱状部１１０と柱状部１１０の下部に位置する部分とを除く部分は多結晶を含む層からなる。かかる部分が多結晶を含む層からなることにより、無効電流を低減することができるため、発光効率を高めることができる。さらに、熱伝導性が向上するため、放熱性を高めることができるうえ、発光効率および温度特性の向上を図ることができる。
【００６９】
さらに、柱状部１１０はマスク層１６０に形成された開口部１６１（図２および図３参照）に多層膜を形成することにより得られる。したがって、前述したように、開口部１６１の形状、大きさおよび位置を変えることにより、柱状部１１０を所望の形状、大きさおよび位置に形成することができる。これにより、所定の形状等を有する柱状部１１０が得られ、その結果、所望の素子特性を有する面発光レーザ１００を得ることができる。
【００７０】
また、面発光レーザ１００が形成されている第１半導体基板１４０に、図示しないシリコン系半導体装置を形成することができる。したがって、本発明によれば、シリコン系半導体装置と化合物半導体装置である面発光レーザ１００とを同一基板上に形成することができる。
【００７１】
（デバイスの動作）
本実施の形態の面発光レーザ１００の一般的な動作を以下に示す。
【００７２】
上部ミラー１０８、活性層１０５、および下部ミラー１０３で構成されるｐｉｎダイオードに、上部電極１１３と下部電極１１５とで順方向の電圧を印加すると、活性層１０５において、電子と正孔との再結合が起こり、前記再結合による発光が生じる。そこで生じた光が上部ミラー１０８と下部ミラー１０３との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、上部電極１１３の出射口１１６から第１半導体基板１４０に対して垂直方向にレーザ光が出射される。
【００７３】
（第２の実施の形態）
（デバイスの構造）
次に、本発明の第２の実施の形態の面発光レーザ２００の構造について、図８を参照して説明する。図８は、本発明の第２の実施の形態の面発光レーザ２００の断面を模式的に示す図である。
【００７４】
図８に示す面発光レーザ２００は、柱状部１１０に含まれる電流狭窄層１１１が電流狭窄層形成用層１０７を側面から酸化して形成された酸化物層からなる点、ならびに共振器２２０上に絶縁層１１２を介して上部電極２１３が形成されている点で、第１の実施の形態の面発光レーザ１００と異なる。その他の構成については、第１の実施の形態の面発光レーザ１００とほぼ同様であるため、本実施の形態の面発光レーザ２００のうち第１の実施の形態の面発光レーザ１００とほぼ同様の構成を有する部分については、詳しい説明を省略する。
【００７５】
電流狭窄層１１１は、電流の利用効率を向上させるために形成される。この電流狭窄層１１１は、例えば電流狭窄形成用層１０７がｐ型ＡｌＡｓ層からなる場合、このｐ型ＡｌＡｓ層の少なくとも一部が酸化されて形成された酸化アルミニウムを含む層からなる。したがって、電流狭窄層１１１の内側には、酸化されなかった電流狭窄形成用層１０７が形成されている。また、電流狭窄形成用層１０７では電流が流れる。
【００７６】
（デバイスの動作）
本実施の形態の面発光レーザ２００の動作は、第１の実施の形態の面発光レーザ１００の動作とほぼ同様であるため、説明は省略する。
【００７７】
（デバイスの製造プロセス）
次に、本発明の第２の実施の形態にかかる面発光レーザ２００の製造方法について、図２，図３，および図８〜１３を用いて説明する。図９〜図１３は、図８に示す面発光レーザ２００の一製造工程を模式的に示す断面図である。
【００７８】
本実施の形態の面発光レーザ２００の製造方法は、主に以下の工程（ａ）〜（ｄ）からなる。
工程（ａ）は主に、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する工程である。
工程（ｂ）は主に、第２半導体基板１０１およびマスク層１６０上に、少なくとも一部に柱状部２１０を含む共振器２２０を形成する工程である。
工程（ｃ）は主に、共振器２２０と第１半導体基板１４０とを接合する工程である。
工程（ｄ）は主に、第２半導体基板１０１を除去する工程である。
【００７９】
以上の工程により、図８に示すように、第１半導体基板１４０上に共振器２２０が形成され、第１半導体基板１４０に垂直な方向に光を出射する面発光レーザ２００が得られる。
【００８０】
まず、工程（ａ）および工程（ｂ）について説明する。
【００８１】
（ａ）第１の実施の形態の工程（ａ）と同様の方法で、図２および図３に示すように、第２半導体基板１０１上に、所定の開口部１６１を有するマスク層１６０を形成する。
【００８２】
（ｂ）次に、図２および図３に示す第２半導体基板１０１およびマスク層１６０上に、図９に示すように、少なくとも一部に柱状部２１０を含む共振器２２０を形成する。この工程で形成される共振器２２０は、第１の実施の形態の面発光レーザ１００と同様に、下部ミラー１０３、活性層１０５、および上部ミラー１０８を含み、柱状部２１０は、活性層１０５、および上部ミラー１０８を含む。さらに、面発光レーザ２００において、この柱状部２１０を形成する工程において、後述する工程で柱状部２１０中に電流狭窄層１１１を設置するために、例えば厚さ３０ｎｍのｐ型ＡｌＡｓからなる電流狭窄層形成用層１０７を上部ミラー１０８中に形成する。この電流狭窄層形成用層１０７を、後述する工程において側面から酸化して、電流狭窄層１１１を形成する。
【００８３】
つづいて、工程（ｃ）および工程（ｄ）について説明する。この工程（ｃ）および工程（ｄ）は、第１の実施の形態の面発光レーザ１００の製造工程中の工程（ｃ）および工程（ｄ）とほぼ同様の工程である。
【００８４】
（ｃ）図１０に示すように、共振器２２０上に接合層１０２を形成した後、接合層１０２を介して共振器２２０と第１半導体基板１４０とを接合する。
【００８５】
（ｄ）続いて、図１１に示すように、ドライエッチングあるいはウエットエッチングにて第２半導体基板１０１を除去する。
【００８６】
つづいて、以下の工程（ｆ）および工程（ｇ）を行なう。この工程では、マスク層１６０を除去した後、電流狭窄層１１１を形成するために電流狭窄形成用層１０７の酸化が行なわれる。続いて、共振器１２０の上面に絶縁層１１２を形成した後、上部電極２１３を形成する。
【００８７】
（ｆ）まず、ドライエッチングまたはウエットエッチングによって、図１２に示すように、マスク層１６０を除去する。
【００８８】
（ｇ）続いて、図１３に示すように、ｐ型ＡｌＡｓ層からなる電流狭窄形成用層１０７を、４００℃程度の水蒸気雰囲気下にさらすことにより、酸化物層からなる電流狭窄層１１１を形成する。この工程では、ＡｌＡｓ層が周縁部から内側へと酸化されていき、絶縁体である酸化アルミニウムが形成される。これにより、電流狭窄形成用層１０７の周縁部が酸化されて、酸化アルミニウムを含む電流狭窄層１１１が電流狭窄形成用層１０７の側面に形成される。
【００８９】
次いで、モノシランを原料としたＣＶＤ法により、柱状部２１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。なお、絶縁層１１２の種類はシリコン酸化膜に限定されるものではなく、窒化シリコン膜（ＳｉＮｘ膜）などの他の絶縁膜を用いてもよい。あるいは、ポリイミド等の樹脂材料を用いた埋め込み構造を用いてもよい。
【００９０】
さらに、第１の実施形態の面発光レーザ１００と同様の方法にて、上部電極２１３および下部電極１１５を形成する。以上のプロセスを経て、図８に示す面発光レーザ２００が得られる。
【００９１】
なお、面発光レーザ２００が形成されている第１半導体基板１４０に、第１の実施の形態で示した方法と同様の方法で、シリコン系半導体装置を形成することもできる。
【００９２】
本実施の形態の面発光レーザ２００は、第１の実施の形態の面発光レーザ１００と同様に、共振器２２０において、柱状部２１０と柱状部２１０の下部に位置する部分とを除く部分は多結晶を含む層からなる。これにより、第１の実施の形態の面発光レーザ１００と同様の作用および効果を有する。
【００９３】
さらに、本実施の形態の面発光レーザ２００の製造工程では、柱状部２１０はマスク層１６０に形成された開口部１６１（図２および図３参照）に多層膜を形成することにより得られる。したがって、第１の実施の形態の面発光レーザ１００と同様に、開口部１６１の形状、大きさおよび位置を変えることにより、柱状部１１０を所望の形状、大きさおよび位置に形成することができる。これにより、所定の形状等を有する柱状部２１０が得られ、その結果、所望の素子特性を有する面発光レーザ２００を得ることができる。
【００９４】
また、面発光レーザ２００が形成されている第１半導体基板１４０に、面発光レーザ１００が形成されている第１半導体基板１４０と同様に、図示しないシリコン系半導体装置を形成することができる。この構成によれば、化合物半導体装置である面発光レーザ２００とシリコン系半導体装置とを同一基板上に形成することができる。
【００９５】
なお、上記実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。上記実施の形態では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。また、上記実施の形態では、第２半導体基板１０１がＧａＡｓ基板である場合について説明したが、ＧａＡｓ基板のかわりにＩｎＰ基板を用いた場合でも同様の作用および効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の面発光型半導体レーザの断面を模式的に示す図である。
【図２】図１に示す面発光型半導体レーザの一製造工程を模式的に示す平面図である。
【図３】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図であって、図２のＡ−Ａに沿った断面図である。
【図４】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図５】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図６】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図７】図１に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図８】本発明の第２の実施の形態の面発光型半導体レーザの断面を模式的に示す図である。
【図９】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１０】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１１】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１２】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１３】図８に示す面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１４】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１５】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１６】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１７】一般的な面発光型半導体レーザの一製造工程を模式的に示す断面図である。
【図１８】図１４〜図１７に示す工程によって得られる一般的な面発光型半導体レーザを模式的に示す断面図である。
【符号の説明】
１００，２００ 面発光型半導体レーザ
１０１ 第２半導体基板
１０２ 接合層
１０３ 下部ミラー
１０５ 活性層
１０７ 電流流域層（電流狭窄層形成用層）
１０８ 上部ミラー
１１０，２１０ 柱状部
１１１ 電流狭窄層
１１２ 絶縁層
１１３，２１３ 上部電極
１１４ イオン打ち込み層
１１５ 下部電極
１１６ 出射口
１１７ 絶縁層
１２０，２２０ 共振器
１４０ 第１半導体基板
１６０ 絶縁層（マスク層）
１６１ 開口部
１０００ 半導体ウエハ
Claims (16)
- 第１半導体基板上に、前記第１半導体基板に垂直な方向に突出した柱状部を含み、かつ、下部ミラー、活性層、および上部ミラーが順に積層されて構成された共振器が形成され、前記柱状部は前記活性層と、該活性層の上に設けられた前記上部ミラーとを含み、前記第１半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、以下の工程（ａ）〜工程（ｄ）を含む、面発光型半導体レーザの製造方法。
（ａ）第２半導体基板上に、所定の開口部を有するマスク層を所定の位置に形成する工程、
（ｂ）前記開口部内に、少なくとも前記上部ミラーおよび前記活性層を含む前記柱状部をエピタキシャル成長により積層した後、前記マスク層および前記柱状部の上に、前記下部ミラーをエピタキシャル成長により積層することにより、前記第２半導体基板上に、前記柱状部を含む共振器を形成する工程、
（ｃ）前記共振器と前記第１半導体基板とを接合する工程、および
（ｄ）前記第２半導体基板を除去する工程。 - 請求項１において、
前記工程（ｃ）は、前記共振器上に接合層を形成した後、該接合層を介して該共振器と前記第１半導体基板とを接合する工程である、面発光型半導体レーザの製造方法。 - 請求項１または２において、さらに下記の工程（ｅ）を含む、面発光型半導体レーザの製造方法。
（ｅ）前記活性層の一部にイオンを打ち込むことにより、イオン打ち込み層を形成する工程。 - 請求項３において、
前記工程（ｂ）はさらに、電流狭窄層を形成するための層を前記上部ミラーに形成する工程を含み、
さらに、下記の工程（ｆ）および工程（ｇ）を含む、面発光型半導体レーザの製造方法。
（ｆ）前記マスク層を除去する工程、および
（ｇ）前記電流狭窄層を形成するための層を側面から酸化して、電流狭窄層を形成する工程 - 請求項１〜４のいずれかにおいて、
前記第２半導体基板は、前記第１半導体基板と異なる材料からなる、面発光型半導体レーザの製造方法。 - 請求項５において、
前記第１半導体基板は、シリコン基板からなり、
前記第２半導体基板は、ガリウム−砒素基板またはインジウム−リン基板からなる、面発光型半導体レーザの製造方法。 - 請求項１〜６のいずれかにおいて、
前記マスク層は、ＳｉＯ２、ＴｉＯ２、ＳｉＮ、およびＴａ２Ｏ５のうち少なくとも１の材料からなる、面発光型半導体レーザの製造方法。 - 請求項１〜７のいずれかにおいて、
前記接合層は、インジウム−リンまたはパラジウムからなる、面発光型半導体レーザの製造方法。 - 半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザであって、
前記共振器は、前記半導体基板に垂直な方向に突出した柱状部を含み、かつ、下部ミラー、活性層、および上部ミラーが順に積層されて構成され、
前記柱状部は、前記活性層と、該活性層の上に設けられた前記上部ミラーとを含み、
前記共振器において、前記下部ミラーの該柱状部の下部に位置する部分を除く部分は多結晶層からなる、請求項１に記載の面発光型半導体レーザの製造方法により得られる面発光型半導体レーザ。 - 請求項９において、
前記共振器と前記半導体基板とが接合層を介して接合されている、面発光型半導体レーザ。 - 請求項１０において、
前記接合層は、インジウム−リンまたはパラジウムからなる、面発光型半導体レーザ。 - 請求項９〜１１のいずれかにおいて、
前記活性層の周辺にイオン打ち込み層が形成されている、面発光型半導体レーザ。 - 請求項９〜１２のいずれかにおいて、
前記柱状部は、さらに電流狭窄層を含む、面発光型半導体レーザ。 - 請求項１３において、
前記電流狭窄層は、前記上部ミラーに形成された、前記電流狭窄層を形成するための層を側面から酸化することにより形成される酸化物層からなる、面発光型半導体レーザ。 - 請求項９〜１４のいずれかにおいて、
前記半導体基板は、シリコン基板からなる、面発光型半導体レーザ。 - 請求項１５において、
前記半導体基板上に、シリコン系半導体装置が形成されている、面発光型半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063102A JP4167812B2 (ja) | 2001-03-07 | 2001-03-07 | 面発光型半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063102A JP4167812B2 (ja) | 2001-03-07 | 2001-03-07 | 面発光型半導体レーザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270958A JP2002270958A (ja) | 2002-09-20 |
| JP4167812B2 true JP4167812B2 (ja) | 2008-10-22 |
Family
ID=18922143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063102A Expired - Fee Related JP4167812B2 (ja) | 2001-03-07 | 2001-03-07 | 面発光型半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4167812B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012014002A (ja) * | 2010-07-01 | 2012-01-19 | Qd Laser Inc | 半導体装置およびその製造方法、集積基板、光モジュール、光通信装置 |
| JP2015156440A (ja) * | 2014-02-20 | 2015-08-27 | 日本電信電話株式会社 | 異種半導体基板およびその製造方法 |
-
2001
- 2001-03-07 JP JP2001063102A patent/JP4167812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270958A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860024B2 (ja) | ＩｎＸＡｌＹＧａＺＮ発光素子及びその製造方法 | |
| JP4352337B2 (ja) | 半導体レーザおよび半導体レーザ装置 | |
| US5416044A (en) | Method for producing a surface-emitting laser | |
| US6730990B2 (en) | Mountable microstructure and optical transmission apparatus | |
| US7732237B2 (en) | Quantum dot based optoelectronic device and method of making same | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| JP2011055003A (ja) | 成長基板が除去された窒化物レーザダイオードの構造及び窒化物レーザダイオードアレイ構造の製造方法 | |
| JP2006511943A (ja) | 半導体デバイスの作製方法及び半導体デバイス | |
| JPH08307001A (ja) | 半導体レ−ザダイオ−ドおよびその製造方法 | |
| US11322910B2 (en) | Indium-phosphide VCSEL with dielectric DBR | |
| JPH11354888A (ja) | 半導体発光素子およびその製造方法 | |
| CN101882755A (zh) | 半导体激光器元件和半导体激光器器件 | |
| JP2018125404A (ja) | 面発光レーザ素子 | |
| US8183649B2 (en) | Buried aperture nitride light-emitting device | |
| JP4167812B2 (ja) | 面発光型半導体レーザおよびその製造方法 | |
| US6859476B2 (en) | Surface-emitting semiconductor laser and method of manufacturing the same | |
| KR100854282B1 (ko) | 레이저 다이오드 바 및 그 제조 방법 | |
| JP4035689B2 (ja) | 面発光型半導体レーザの製造方法および面発光型半導体レーザ | |
| JPH11340570A (ja) | 光電変換素子およびその製造方法 | |
| US20070153863A1 (en) | Surface-emitting type semiconductor laser and method for manufacturing the same | |
| JP3025760B2 (ja) | 窒化ガリウム系半導体レーザ素子およびその製造方法 | |
| JP2921385B2 (ja) | 面発光レーザならびにその製造方法および端面発光レーザの製造方法 | |
| JPH10209565A (ja) | 横方向電流注入型面発光半導体レーザ装置、その製造方法および半導体レーザアレイ | |
| CN116998073A (zh) | 半导体激光器 | |
| JP4572369B2 (ja) | 光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070323 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |