JP4592865B2 - 半導体積層構造の製造方法 - Google Patents
半導体積層構造の製造方法 Download PDFInfo
- Publication number
- JP4592865B2 JP4592865B2 JP2000080256A JP2000080256A JP4592865B2 JP 4592865 B2 JP4592865 B2 JP 4592865B2 JP 2000080256 A JP2000080256 A JP 2000080256A JP 2000080256 A JP2000080256 A JP 2000080256A JP 4592865 B2 JP4592865 B2 JP 4592865B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- quantum well
- semiconductor
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は半導体発光素子に用いる半導体積層構造とその製造方法に関し、更に詳しくは、半導体レーザやフォトダイオードなどの能動素子の集積、またそれら能動素子と光導波路との集積の実現を可能にする半導体の新規な積層構造とその製造方法に関する。
【0002】
【従来の技術】
図19に半導体レーザ素子で用いられる積層構造の1例A0を示す。この半導体レーザ素子における積層構造A0の場合、n型InPから成る基板1の上に、MOCVD法により、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み500nmの下部クラッド層2を積層し、その上にGaInAsP(λg=1.1μm)から成る厚み40nmの下部光閉じ込め層3a,GaInAsP(歪:+1%)から成る厚み10nmの井戸層とGaInAsP(λg=1.1μm)から成る厚み10nmの障壁層で構成された歪多重量子井戸構造4,GaInAsP(λg=1.1μm)から成る厚み40nmの上部光閉じ込め層3bを順次積層して層構造Lを形成し、そして前記上部光閉じ込め層3aの上にZnドープp型InP(キャリア濃度1×1018cm-3)から成る厚み2000nmの上部クラッド層5が積層された積層構造になっている。
【0003】
そして、上部クラッド層5の上には更にZnドープp型GaInAsから成る厚み300nmのコンタクト層(図示しない)が積層され、そこに所定のフォトリソグラフィーとエッチング処理を施して例えばリッジ導波路を形成したのちそこに図示しない上部電極を形成し、また基板1の裏面には同じく図示しない下部電極を形成して半導体レーザ素子になる。
【0004】
この半導体レーザ素子の場合、積層構造A0が上記した態様を採ることにより、量子井戸4からの発光波長は1300nmになる。
ところで、半導体発光素子の高機能化や集積化のためには、同一の半導体基板の上に、様々な発光波長特性を有する半導体の層構造を集積することが行われている。その場合、例えば図19で示した積層構造A0のようなスラブ状層構造を一旦形成し、その積層構造の一部を下部クラッド層2までエッチング除去して発光波長が1300nmになる積層構造A0を部分的に残置せしめ、ついでエッチング除去した部分に別の半導体材料を再成長して別の発光波長を示す層構造を形成するという操作が行われている。
【0005】
また、前記したある発光特性を発揮する積層構造の表面に、例えばSiNxから成る結晶防止用のマスクを所定のパターンで形成し、非マスク面に別の半導体材料を選択成長させるという方法も採用されている。
このように、従来の半導体レーザ素子においては、同一基板上に発光特性が異なる積層構造をモノリシックに集積した場合であっても、そこに存在する量子井戸構造はある発光特性を発揮する量子井戸構造と別の発光特性を発揮する異なった量子井戸構造とが複数個併設された状態で複合して成るものであって、1個の量子井戸構造にはなっていない。
【0006】
【発明が解決しようとする課題】
本発明は、複数個の量子井戸構造で異なった発光特性を実現させる従来の半導体積層構造とは異なり、1個の量子井戸構造であっても、そこから複数個の異なった発光特性を得ることができる新規な半導体発光素子用の積層構造の提供を目的とする。
【0007】
【課題を解決するための手段】
ところで、本発明者らは、図19で示した積層構造A0において、厚み100nmのp型InPから成る上部クラッド層5の全面に更にSeドープn型InP層を積層し、その積層構造における層構造Lのフォトルミネッセンス(PL)を測定してみた。
【0008】
その結果、量子井戸構造4からの発光波長は短波長側にシフトした。具体的には、Seドープn型InP層のキャリア濃度を1×1018cm-3とし、かつその厚みを1000nmにしたときに、量子井戸構造4からの発光波長は1250nmになった。
そして、一旦積層した上記Seドープn型InP層をエッチング除去して再び図19で示した積層構造に戻したものについてもフォトルミネッセンス(PL)を測定したところ、量子井戸構造4からの発光波長は1300nmに戻らず、1250nmのままであった。
【0009】
また、量子井戸構造4の直上に位置するZnドープp型InP層の厚みを変えたり、更にはキャリア濃度を変えたりしても、量子井戸構造4からの発光波長は短波長側にシフトすることも判明した。
更に、上記したSeドープn型InP層を成膜したのち、その成膜温度で加熱状態を30分程度継続すると、量子井戸構造4からの発光波長の短波長側へのシフト量が増大した。
【0010】
このような実験結果を整理すると次のようになる。すなわち、
(1) 図19で示した積層構造A0において、p型InP層5の上にn型InP層を積層すると、理由は明確ではないが、前記n型InP層の直下に位置する量子井戸構造の部分からの発光波長は短波長側にシフトする。
(2) 上記した現象は、n型InP層を除去したのちであっても発現する。すなわち、p型InP層の上に、一旦、n型InP層を積層すれば、このn型InP層が存在していてもまた存在していなくても、当該n型InP層の直下に位置する量子井戸構造の部分は他の部分に比べて短波長発光領域に転化する。
【0011】
(3) 発光波長の短波長側へのシフト量は、量子井戸構造の上に積層されているp型InP層の厚みやキャリア濃度で変化する。
(4) p型InP層の上にn型InP層を成膜し、その成膜温度で加熱を継続すると、そのn型InP層の直下に位置する量子井戸構造からの発光波長の短波長側へのシフト量が促進される。
【0012】
本発明者らは、上記した新たな知見に基づき次のような着想を抱いた。すなわち、図19で示した積層構造A0において、p型InP層へのn型InP層の積層箇所などを変化させれば、その積層箇所の直下に位置する量子井戸構造の部分は短波長発光領域として機能し、積層箇所以外の部分は量子井戸構造の設計波長で発光する領域のままに留まるので、結局は、同一の量子井戸構造を平面的に複数種の発光波長領域にすることが可能になるということである。
【0013】
本発明者らは前記した(1)〜(4)の知見、およびこの知見に基づく上記した着想の下で各種の更なる研究を重ね、その結果、本発明の半導体積層構造の製造方法を開発するに至った。
すなわち、本発明においては、エピタキシャル結晶成長法により、半導体基板の上に、量子井戸構造を有する層構造を形成し、前記層構造の近傍に少なくとも第1の導電型を有する第1半導体層を積層し、更に前記第1半導体層の全面または一部表面に、前記第1半導体層とは逆導電型の第2半導体層を積層して、前記量子井戸の少なくとも一部分は他の部分に比べて短波長発光領域にすることを特徴とする半導体積層構造の製造方法が提供され、また、前記第2半導体層を積層したのちその第2半導体層を除去したり、前記第2半導体層の成膜後、その成膜温度による加熱を継続する半導体積層構造の製造方法が提供される。
【0014】
具体的には、前記層構造が、下部クラッド層および量子井戸構造を含み、前記半導体基板がn型InPから成り、前記下部クラッド層がn型InPから成り、前記第1半導体層がZnドープp型InPから成り、そして前記第2半導体層がn型InPから成る半導体積層構造の製造方法が提供される。
【0015】
【発明の実施の形態】
図1に本発明の基本的な積層構造の1例A1を示す。
この積層構造A1は、半導体基板1の上に、例えばMOCVD法によって、下部クラッド層2が積層され、この下部クラッド層2の上に、下部光閉じ込め層3a,ある特定波長(λ0)で発光するように設計されている量子井戸構造4,上部光閉じ込め層3bが順次積層されて層構造Lが形成され、更にこの層構造Lの上部光閉じ込め層3bの上に、上部クラッド層としてn型またはp型の半導体から成る第1半導体層5が形成され、そしてこの第1半導体層5の半導体とは逆導電型の半導体から成る第2半導体層6が順次積層された構造になっている。
【0016】
この場合、例えば基板1としてn型半導体基板を用いれば、下部クラッド層2もn型半導体で形成され、そして第1半導体層5がp型半導体で形成され、第2半導体層6はn型半導体で形成されている。基板1としてp型半導体を用いた場合には、下部クラッド層2はp型に、第1半導体層5はn型に、第2半導体層6はp型にそれぞれ形成される。
【0017】
この積層構造A1としては、基板1としてn型InP基板を用い、この上に、n型InPから成る下部クラッド層2,i型GaInAsPから成る下部光閉じ込め層3a,量子井戸構造4,i型GaInAsPから成る上部光閉じ込め層3b,p型InPから成る上部クラッド層(第1半導体層)5,n型InPから成る第2半導体層6の積層構造にすることが好ましい。
【0018】
この積層構造A1においては、量子井戸構造4の上部全面に第2半導体層6が積層されているので、この量子井戸構造4は全ての部分でエネルギーバンドが高エネルギー側にシフトしていて、当該量子井戸構造はその全ての部分が設計波長λ0よりも短波長の光を発光する短波長発光領域になっている。そして、この積層構造A1は第2半導体層6を除去したとしても、この量子井戸構造4は依然として短波長発光領域として残置し続ける。
【0019】
また、第1半導体層5のキャリア濃度を高くしていった場合であっても、量子井戸構造4からの発光波長は短波長側にシフトしていく。また、第2半導体層6のキャリア濃度を高くしていってもシフト量を大きくすることができる。
なお、図1で示した積層構造A1において、第1半導体層5がp型InPから成り、第2半導体層6がn型InPから成るとすれば、量子井戸構造4とp型InP層5の間やp型InP層5とn−InP層6の間に、薄いGaInAsP層を介在させても同様の効果が得られる。
【0020】
また、第1半導体層5,第2半導体層6を成膜するときのドーパントとしては、n型にはSe、p型にはZnを用いることが好適であるが、それ以外のドーパントを用いても何ら不都合はない。
図2は本発明の別の積層構造A2を示す。
この積層構造A2の製造に当たっては、まず最初に図19で示した積層構造A0を形成する。そして上部クラッド層(第1半導体層)5の表面の一部に例えばSiNxから成る成長防止マスク7を所望のパターンで形成し、ついで上部クラッド層5の非マスク面に第2半導体層6を選択成長させる。
【0021】
この積層構造A2の場合、成長防止マスク7の直下に位置する量子井戸構造の部分B1からは設計波長(λ0)の発光波長が得られ、一方、第2半導体層6の直下に位置する量子井戸構造の部分B2は短波長発光領域になっていて、ここからは設計波長(λ0)よりも短波長の発光波長が得られる。すなわち、この積層構造A2では、同一の量子井戸構造4から異なった2種類の発光波長を得ることができる。
【0022】
なお、この積層構造A2の場合も、前記した積層構造A1の場合と同じように、第2半導体層6を除去したとしても、この第2半導体層6の直下に位置していた部分B2は依然として短波長発光領域として機能する。
図3は本発明の更に別の積層構造A3を示す。
この積層構造A3の製造に当たっては、まず最初に、図19で示した積層構造A0を形成する。そしてその上部クラッド層(第1半導体層)5の一部表面にエッチング防止膜(図示しない)を成膜したのち非成膜部分の上部クラッド層5を厚み方向にエッチング除去して厚みtだけ残置せしめる。ついで、エッチング防止膜を除去し、段差構造になっている上部クラッド層5の全面に第2半導体層6を積層する。
【0023】
この積層構造A3の場合、エッチング除去しなかった第1半導体層5の部分の直下に位置する量子井戸構造の部分B2は短波長発光領域となり、この部分からは図2で示した部分B2と同様の同じ発光波長が得られる。
そして厚み方向を部分的にエッチング除去して厚みtになっていてかつその上に直接第2半導体層が積層されている第1半導体層の部分の直下に位置する量子井戸構造の部分B3も短波長発光領域に転化している。そして、この積層構造A3の場合、この厚みtを変化させることにより、量子井戸構造の部分B3からの発光波長が変化する。
【0024】
この積層構造A3の場合も、前記した積層構造A1や積層構造A2の場合と同じように、第2半導体層6を除去したとしても、量子井戸構造4の部分B2,B3は依然として前記したような短波長発光領域として機能し続ける。
このように、本発明の積層構造においては、第1半導体層への第2半導体層の積層箇所を変えたり、また第1半導体層の厚みを変えたりすることにより、同じ量子井戸構造から異なった種類の発光波長を得ることができる。
【0025】
上記したような積層構造を用いた例えば半導体レーザ素子の製造は次のようにして行われる。それを積層構造A1を例にして説明する。
まず、積層構造A1における第2半導体層(n型とする)6を一旦全てエッチング除去してp型の第1半導体層5の表面を表出させる。ついで、上部電極を形成すべき箇所以外の表面部分にn型半導体層を成膜して電流ブロッキング層を形成し、ついで上部電極を形成すべき箇所にp型半導体を成膜してコンタクト層を形成する。そして最後に、前記コンタクト層の上に上部電極(p型電極)を形成し、基板1の裏面に下部電極(n型電極)を形成する。
【0026】
この半導体レーザ素子においては、量子井戸構造4の全領域は既に短波長発光領域に転化した状態になっているので、上部電極の直下に位置する量子井戸構造の部分からは設計波長(λ0)より短波長のレーザ光を発振させることができる。
また、この積層構造を用いることにより次のようにしてSAS型半導体レーザ素子を製造することもできる。
【0027】
まず、例えばn型InP基板の上に、図1で示したp型の第1半導体層5までの層構造を形成する。
ついで、図4で示したように、第1半導体層5の表面のうち、電流注入領域を形成すべき箇所に、例えばSiNxから成る結晶成長防止用のストライプマスク7を成膜し、それ以外の箇所に例えばSeドープn型InPを選択選成させて第2半導体層6を成膜する。
【0028】
ついでストライプマスク7を除去して第1半導体層(p型)5を表出させたのち、全面に、例えばp型InPから成る上部クラッド層、例えばp型GaInAsから成るコンタクト層を順次成膜する(図5)。そして最後に、前記コンタクト層の上に上部電極(p型電極)を形成し、基板1の裏面に下部電極(n型電極)を形成する。
【0029】
この半導体レーザ素子においては、第2半導体層6それ自体が電流ブロッキング層として機能し、その直下に位置する量子井戸構造4の部分は短波長発光領域になっている。したがって、この量子井戸構造の部分は低屈折率化しており、そのため、電流注入領域の直下に位置する量子井戸構造4の部分は注入電流と光の横方向への閉じ込め効果を発揮することになる。その結果、この半導体レーザ素子は、発振しきい値の低減、キンク発生電流の増大など優れたレーザ特性を発揮する。
【0030】
この半導体レーザ素子における上記第2半導体層の成膜時に、所望する膜厚に成膜したのちその成膜温度による加熱状態を継続しておくと、この第2半導体層の直下に位置する量子井戸構造の部分における短波長側へのシフト量を大きくする、すなわち屈折率をより低くすることができるので、上記した効果はより顕著に発現する。
【0031】
そのことは、逆にいえば、第2半導体層(電流ブロッキング層)の膜厚を薄くしても上記した注入電流と光の横方向への閉じ込め効果を効果的に実現することができるということである。
ところで、従来の半導体レーザ素子の場合、上記横方向の閉じ込め効果を発揮させるためには電流ブロッキングの膜厚を充分に厚くすることを必要としていた。しかしながら、電流ブロッキング層を厚くするにつれて、それ以降の成膜過程、とりわけ上部クラッド層の成膜過程で、当該上部クラッド層への欠陥や表面モルフォロジーの劣化が発生しやすく、製造した半導体レーザ素子の信頼性の低下を招くことがある。逆に、電流ブロッキング層の膜厚を薄くすると、製造した半導体レーザ素子のキンク発生電流が低減してしまう。
【0032】
本発明の上記した半導体レーザ素子の場合は、電流ブロッキング層である第2半導体層の成膜時に、その膜厚を薄くしても成膜温度による加熱を継続することにより、上記した横方向の閉じ込め効果を発揮せしめることができるので、従来のように厚い電流ブロッキング層を成膜する必要がなくなる。それは、高価な有機金属原料の使用量を低減することでもあり、素子の製造コストも低下する。
【0033】
【実施例】
実施例1
積層構造A1をMOCVD法によって次のようにして形成した。
n型InP基板1の上に、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み500nmの下部クラッド層2を積層し、更にその上にi型GaInAsP(λg=1.1μm)から成る厚み40nmの下部光閉じ込め層3a,GaInAsP(歪:+1%)から成る厚み10nmの井戸層とGaInAsP(λg=1.1μm)から成る厚み10nmの障壁層で構成され、発光波長(λ0)が1300nmとなるように設計されている歪多重量子井戸構造4,i型GaInAsP(λg=1.1μm)から成る厚み40nmの上部光閉じ込め層3bを順次積層して層構造Lを形成し、前記上部光閉じ込め層3bの上に、Znドープp型InP(キャリア濃度5×1017cm-3)から成る上部クラッド層(第1半導体層)5を成膜して図19で示した層構造A0を形成した。更にその上にSeドープn型InP(キャリア濃度1×1018cm-3)から成る厚み1000nmの第2半導体層6を成膜した。
【0034】
この積層構造A1のフォトルミネッセンス(PL)を測定した。量子井戸構造4からの発光波長は1250nmであり、設計波長よりも50nm短波長側にシフトした。また、Seドープn型InP層6をエッチング除去したのちの積層構造の発光波長も1250nmと変わらなかった。
【0035】
実施例2
積層構造A2をMOCVD法によって次のようにして製造した。
実施例1の場合と同様にして図19で示した層構造A0を形成した。
ついで、p型InP層5の表面の半分にプラズマCVD法でSiNxを成膜して成長防止マスク7を形成したのち、非マスク面に実施例1と同様にしてSeドープn型InP(キャリア濃度1×1018cm-3)から成る厚み1000nmの第2半導体層6を成膜して積層構造A2を形成した。
【0036】
この積層構造A2をフォトルミネッセンス法で測定したところ、成長防止マスク7の直下に位置する量子井戸構造の部分B1からの発光波長は1300nmであり、第2半導体層6の直下に位置する量子井戸構造の部分B2からの発光波長は1250nmであり、この部分B2は短波長発光領域になった。
すなわち、この積層構造B2の場合、1個の量子井戸構造4から2種類の発光波長を得ることができた。
なお、Seドープn型InP層6をエッチング除去したのちの積層構造に関してもフォトルミネッセンスを測定したところ、量子井戸4の部分B2からの発光波長は1250nmと変わらなかった。
【0037】
実施例3
積層構造A3をMOCVD法で次のようにして製造した。
まず、実施例1の場合と同様にして図19で示した積層構造A0を形成した。ついで、Znドープp型InP層5の一部表面にエッチング阻止膜を成膜し、非成膜箇所にエッチング処理を施した。このときエッチング時間を変化させることにより、上記非成膜箇所のエッチング深さを変化させ、残置せしめる厚みtを様々に変化させた。
【0038】
その後、Znドープp型InP層5の全面に実施例1の場合と同様にして、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み1000nmの第2半導体層6を成膜して積層構造A3を形成した。
この積層構造A3における量子井戸構造の部分B3からの発光波長をフォトルミネッセンス法で測定した。その結果をZnドープp型InP層の厚みtとの関係図として図6に示した。
【0039】
図6から明らかなように、Znドープp型InP層の厚みが薄くなるにつれて量子井戸構造4の部分B3からの発光波長は短波長側にシフトしていく。更に、薄くなると効果が小さくなっていく。このことは、Znドープp型InP層をエッチング処理するときに、エッチング深さを制御することにより、エッチング除去した部分の直下における量子井戸構造からの発光波長の長短を適宜制御することが可能であることを示している。
【0040】
実施例4
図7で示したように、n型InP基板1の上に、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み500nmの下部クラッド層2を積層し、この上にi型GaInAsP(λg=1.1μm)から成る厚み40nmの下部光閉じ込め層3a,GaInAsP(歪:+1%)から成る厚み10nmの井戸層とGaInAsP(λg=1.1μm)から成る厚み10nmの障壁層で構成され、発光波長が1340nmとなるように設計されている歪多重量子井戸構造4,i型GaInAsP(λg=1.1μm)から成る厚み40nmの上部光閉じ込め層3bを順次積層して層構造Lを形成し、その上にZnドープp型InP(キャリア濃度5×1017cm-3)から成る厚み10nmの上部クラッド層(第1半導体層)5aを積層した。
【0041】
ついで、図8で示したように、幅がWmで互いの間隔がWgであるマスク7,7をSiNxで上部クラッド層5aの表面に成膜し、ここに、Znドープp型InP(キャリア濃度5×1017cm-3)を選択成長させ、更に続けてSeドープn−InP(キャリア濃度1×1018cm-3)を選択成長させて図9で示した積層構造を形成した。その結果、マスク7,7の間に表出している上部クラッド層5aの上には、厚み40nmの上部クラッド層5bと厚み300nmの第2半導体層6が成膜された。
【0042】
このとき、マスク7,7の間隔Wgは15μmと一定にし、マスクの幅Wmを50μm,10μmと変化させて図9の積層構造を形成し、そのフォトルミネッセンスを測定した。その結果を図10に示した。
図10から明らかなように、マスクのパターンを、Wm10μm,Wg15μmにすると、Seドープn型InP層6の直下に位置する量子井戸構造の部分B4からの発光波長は設計波長よりも短波長側にシフトして1295nmとなり、Wm50μm,Wg15μmにすると更に短波長側にシフトして1280nmになる。
【0043】
すなわち、マスクパターンの寸法を制御して第1半導体層や第2半導体層を選択成長によって成膜することにより、その直下に位置する量子井戸からの発光波長を制御することができる。
なお、図9で示した積層構造において、Seドープn型InP層6をエッチング除去したのちにあっても部分B4からの発光波長に変化はなかった。
【0044】
実施例5
次のようにして本発明の積層構造が組み込まれているSAS型半導体レーザ素子をMOCVD法を適用して製造した。
まず、図11で示したように、n型InP基板1の上に、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み500nmの下部クラッド層2を積層し、その上にi型GaInAsP(λg=1.1μm)から成る40nmの下部光閉じ込め層3a,GaInAsP(歪:+1%)から成る厚み10nmの井戸層とGaInAsP(λg=1.1μm)から成る厚み10nmの障壁層で構成され、発光波長が1300nmとなるように設計された歪多重量子井戸構造4,i型GaInAsP(λ=1.1μm)から成る厚み40nmの上部光閉じ込め層3bを順次積層して層構造Lを形成し、その上にZnドープp型InP(キャリア濃度5×1017cm-3)から成る厚み100nmの上部クラッド層(第1半導体層)5aを積層したのち、この上部クラッド層5aの上にSiNxから成る幅5μmのストライプマスク7を成膜した。
【0045】
ついで、上部クラッド層5aの非マスク面にSeドープn型InP(キャリア濃度1×1018cm-3)から成る厚み300nmの電流ブロッキング層(第2半導体層)6を成膜した(図12)。
ストライプマスク7を除去したのち、全面に、Znドープp型InP(キャリア濃度1×1018cm-3)から成る厚み2000nmの上部クラッド層5bとZnドープp型GaInAsから成るコンタクト層8を順次成膜した(図13)。
【0046】
そして最後に、コンタクト層8の上に上部電極(図示しない)を形成し、n型InP基板1の裏面に下部電極(図示しない)を形成することにより、目的とするSAS型半導体レーザ素子を製造した。
このSAS型半導体レーザ素子の場合、量子井戸構造4において第2半導体層6の直下に位置する両側の部分は、ストライプマスクを成膜した箇所に積層されている第2半導体層の直下に位置する中央部分よりもバンドギャップが大きくなっており、そのことに伴って低屈折率になっている。
【0047】
したがって、この構造のSAS型半導体レーザ素子の場合は、従来のものが利得導波型であるのに対し屈折率導波を可能としている。そのため、この構造のSAS型半導体レーザ素子は、高出力時におけるキンク電流レベルも高くなるという利点を備えている。
なお、上記したレーザ素子の製造時において、第1半導体層5aを成長温度650℃で500nmの膜厚に成膜し、成膜後、同じ温度(650℃)で加熱を継続し、その後は実施例5の場合と同様にして半導体レーザ素子を製造した。
【0048】
そのとき、成膜後の第1半導体層5aに対する加熱時間を変化させた。
得られた各レーザ素子につき、第1半導体層5aの直下に位置する量子井戸構造の部分における発光エネルギーのシフト量を測定した。その結果を、加熱継続時間との関係図として図14に示した。
図14から明らかなように、第1半導体層(電流ブロッキング層)5aの成膜後、そのときの成膜温度で更に加熱を継続すると、その第1半導体層5aの直下に位置する量子井戸構造の部分におけるエネルギーシフト量は順次増大している。そして30分以上加熱を継続するとシフト量は100meV程度となる。このシフト量は、n型InPで厚み2000nmの電流ブロッキング層を形成した場合と同等の横方向への閉じ込め効果を発揮する値である。
【0049】
実施例6
多波長半導体レーザ素子を次のようにして製造した。
まず、図7で示したように、n型InP基板1の上に、Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み500nmの下部クラッド層2を積層し、その上にi型GaInAsP(λg=1.1μm)から成る厚み40nmの下部光閉じ込め層3a,GaInAsP(歪:+1%)から成る厚み10nmの井戸層とGaInAsP(λg=1.1μm)から成る厚み10nmの障壁層で構成され、発光波長が1340nmとなるように設計された歪多重量子井戸構造4,i型GaInAsP(λg=1.1μm)から成る厚み40nmの上部光閉じ込め層3bを順次積層して層構造Lを形成し、その上にZnドープp型InP(キャリア濃度5×1017cm-3)から成る厚み10nmの上部クラッド層5aを積層した。
【0050】
ついで、図8で示したように、上部クラッド層5aの上に、間隔Wgが15μm,幅Wmが10〜50μmの選択成長用のマスク7,7のパターンをSiNxで成膜した。そして、その上から、Znドープp型InP(キャリア濃度5×1017cm-3)から成る厚み30nmの上部クラッド層5b,GaInAsP(λg=1.2μm)から成る厚み5nmのエッチング停止層10,Seドープn型InP(キャリア濃度1×1018cm-3)から成る厚み300nmの層(第2半導体層)6を順次選択成長させて、図15で示したような積層構造を形成した。
【0051】
この時点で、Seドープn型InP層6の直下に位置している量子井戸構造の部分B2は短波長発光領域に転化している。
ついで、Seドープn型InP層6,エッチング停止層10、および選択成長用マスク7をそれぞれエッチング除去したのち、表出したZnドープp型InP層5bの表面中央部に、図16で示したように、幅4μmのストライプマスク7’をSiNxで成膜した。そして、全体に対し下部クラッド層2までエッチング処理を行って、図17で示したメサ構造を形成した。
【0052】
ついで、メサ構造の両側をZnドープp型InP層9aとSeドープn型InP層9bで順次埋め込んで電流ブロッキング層9を形成したのちストライプマスク7’を除去し、更に全体の上に、Znドープp型InP(キャリア濃度1×1018cm-3)から成る厚み2000nmの上部クラッド層5c,Znドープp型GaAlAsから成るコンタクト層8を順次積層した(図18)。
【0053】
そして最後に、コンタクト層8の上に上部電極を形成し、基板1の裏面に下部電極を形成して目的とする半導体レーザ素子にした。
このレーザ素子の場合、例えば図15における選択成長用マスク7の幅を10μmにすれば、図10から明らかなように発光波長は1295nmになり、またマスク幅を50μmにすれば発光波長は1280nmになる。そして、マスク幅を10〜50μmの間の適宜な値に設定すれば、そのときの発光波長は上記発光波長の中間の適宜な値になり、またマスク7の影響を受けない量子井戸構造の部分からの発光波長は設計波長(λ0)である1300nmになり、マスク直下に位置する量子井戸構造の部分からの発光波長は1320nmになる。
すなわち、このレーザ素子は、同一基板の上に1290〜1320nmまでの発光波長領域を有するアレイとして機能する。
【0054】
【発明の効果】
以上の説明で明らかなように、本発明の半導体積層構造は、同一の量子井戸構造から複数の発光波長を得ることができる。したがって、この積層構造を組み込むことにより、同一基板の上に各種の発光波長を有する部分を集積することができ、半導体レーザ素子とフォトダイオードなどの能動素子との集積や、また能動素子と光導波路との集積などを実現することができその工業的価値は大である。
【図面の簡単な説明】
【図1】本発明の積層構造例A1を示す断面図である。
【図2】別の積層構造A2を示す断面図である。
【図3】更に別の積層構造A3を示す断面図である。
【図4】第1半導体層の上に第2半導体層を積層した状態を示す断面図である。
【図5】SAS型半導体レーザ素子の1例を示す断面図である。
【図6】Znドープp型InP層の厚みと量子井戸構造からの発光波長との関係を示すグラフである。
【図7】基板の上に半導体層を積層した状態を示す断面図である。
【図8】図7の積層構造に選択成長用マスクを成膜した状態を示す断面図である。
【図9】上部クラッド層と第2半導体層を成膜した状態を示す断面図である。
【図10】選択成長用マスクの幅と量子井戸構造からの発光波長との関係を示すグラフである。
【図11】SAS型半導体レーザ素子の製造過程で、第1半導体層の上に選択成長用マスクを成膜した状態を示す断面図である。
【図12】電流ブロッキング層を形成した状態を示す断面図である。
【図13】上部クラッド層とコンタクト層を形成した状態を示す断面図である。
【図14】第1半導体層の成膜後における加熱継続時間と量子井戸構造のエネルギーシフト量との関係を示すグラフである。
【図15】多波長半導体レーザ素子の製造過程で、第1半導体層と第2半導体層を選択成長した状態を示す断面図である。
【図16】第2半導体層と選択成長用マスクを除去したのちエッチング阻止膜を成膜した状態を示す断面図である。
【図17】メサ構造を形成した状態を示す断面図である。
【図18】図17のメサ構造を上部クラッド層とコンタクト層で埋め込んだ状態を示す断面図である。
【図19】n型InP基板の上に層構造Lを含む積層構造を形成した状態を示す断面図である。
【符号の説明】
1 半導体基板(n型InP)
2 下部クラッド層(Seドープn型InP層)
3a 下部光閉じ込め層(i型GaInAsP層)
3b 上部光閉じ込め層(i型GaInAsP層)
4 量子井戸
5,5a,5b,5c 第1半導体層(Znドープp型InP層)
6 第2半導体層(Seドープn型InP層)
7 選択成長用マスク
7’ エッチング防止膜
8 コンタクト層
9 電流ブロッキング層
9a Znドープp型InP層
9b Seドープn型InP層
10 エッチング停止層
Claims (3)
- エピタキシャル結晶成長法により、n型InPからなる半導体基板の上に、n型InPからなる下部クラッド層及び量子井戸構造を有する層構造を形成する工程と、
前記層構造上にp型InPからなる第1半導体層を積層する工程と、
前記量子井戸構造のうち短波長発光領域に転化させたい部分に対応する前記第1半導体層上の位置にn型InPからなる第2半導体層を積層する工程とを有し、
前記第1半導体層上に、前記第1半導体層とは逆導電型の前記第2半導体層を積層することにより、前記第2半導体層の直下に位置する積層箇所の部分の量子井戸構造からの発光波長が短波長側にシフトする現象を利用して、前記積層箇所の部分と積層箇所以外の部分とで同一の量子井戸構造から複数の発光波長領域を得ることを特徴とする半導体積層構造の製造方法。 - 前記第2半導体層を積層した後に、前記第2半導体層を除去する工程を有することを特徴とする請求項1に記載の半導体積層構造の製造方法。
- 前記第2半導体層の直下に位置する前記量子井戸構造の部分からの発光波長の短波長側へのシフト量を促進させるために、前記第2半導体層の成膜後、その成膜温度による加熱を継続する工程を有することを特徴とする請求項1又は2に記載の半導体積層構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080256A JP4592865B2 (ja) | 1999-04-08 | 2000-03-22 | 半導体積層構造の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-101432 | 1999-04-08 | ||
JP10143299 | 1999-04-08 | ||
JP2000080256A JP4592865B2 (ja) | 1999-04-08 | 2000-03-22 | 半導体積層構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353862A JP2000353862A (ja) | 2000-12-19 |
JP4592865B2 true JP4592865B2 (ja) | 2010-12-08 |
Family
ID=26442308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000080256A Expired - Fee Related JP4592865B2 (ja) | 1999-04-08 | 2000-03-22 | 半導体積層構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592865B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356141A (ja) * | 2003-05-27 | 2004-12-16 | Stanley Electric Co Ltd | 半導体光学素子 |
JP7323783B2 (ja) | 2019-07-19 | 2023-08-09 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
JPH09232677A (ja) * | 1996-02-20 | 1997-09-05 | Denso Corp | 半導体レーザ |
JPH09283846A (ja) * | 1996-04-11 | 1997-10-31 | Ricoh Co Ltd | 半導体レーザの製造方法 |
-
2000
- 2000-03-22 JP JP2000080256A patent/JP4592865B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
JPH09232677A (ja) * | 1996-02-20 | 1997-09-05 | Denso Corp | 半導体レーザ |
JPH09283846A (ja) * | 1996-04-11 | 1997-10-31 | Ricoh Co Ltd | 半導体レーザの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000353862A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4643794B2 (ja) | 半導体発光素子 | |
JP2943510B2 (ja) | 可変波長半導体レーザ装置 | |
JP2011003886A (ja) | 半導体レーザ素子及びその作製方法 | |
JPH09232625A (ja) | 端面発光型光半導体素子及びその製造方法 | |
JP5717640B2 (ja) | オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 | |
JP4592865B2 (ja) | 半導体積層構造の製造方法 | |
JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
JP2894186B2 (ja) | 光半導体装置 | |
JPH1022579A (ja) | 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置 | |
JP3987138B2 (ja) | 半導体レーザ素子 | |
JPH0548214A (ja) | 分布反射型半導体レーザ | |
US6528337B1 (en) | Process of producing semiconductor layer structure | |
JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
JPS6243193A (ja) | 半導体レ−ザ | |
JP2000208872A (ja) | 半導体素子及びその製造方法 | |
JP4433672B2 (ja) | 半導体光素子の製造方法 | |
JPH11112086A (ja) | 埋め込み型面発光レーザ及びその作製方法 | |
JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP3750665B2 (ja) | 半導体レーザおよびその製造方法 | |
JP3251615B2 (ja) | 半導体レーザ装置 | |
JP4212393B2 (ja) | 面発光型半導体レーザ素子およびその製造方法 | |
JPH0983077A (ja) | 半導体光装置 | |
JPH0697591A (ja) | 半導体レーザの製造方法 | |
JP2004031827A (ja) | 分布帰還型半導体レーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |