JPH09283846A - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JPH09283846A
JPH09283846A JP11418096A JP11418096A JPH09283846A JP H09283846 A JPH09283846 A JP H09283846A JP 11418096 A JP11418096 A JP 11418096A JP 11418096 A JP11418096 A JP 11418096A JP H09283846 A JPH09283846 A JP H09283846A
Authority
JP
Japan
Prior art keywords
layer
type inp
mesa
type
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11418096A
Other languages
English (en)
Inventor
Takashi Takahashi
孝志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP11418096A priority Critical patent/JPH09283846A/ja
Publication of JPH09283846A publication Critical patent/JPH09283846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 活性層水平方向にキャリアの閉じ込め機構を
有するInGaAsP系半導体レーザを、簡単な製造工
程で、かつ、メサエッチングで活性層側面を表面に晒す
ことなく、製造する。 【解決手段】 Seドープn型InPブロック層107
は、ドーピング濃度を2×1019cm-3程度に設定する
ことによって、メサ側面にのみ選択的に結晶成長され
る。また、n型InPブロック層107中のドーパント
であるSeが、n型InPブロック層107に隣接した
メサ側面のn型InPキャップ層106,InGaAs
/InGaAsP量子井戸活性層105に拡散すること
により、n型InPブロック層107に隣接したメサ側
面のn型InPキャップ層106,InGaAs/In
GaAsP量子井戸活性層105がSeの拡散に伴い無
秩序化され、InGaAsP混晶112となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信や光接続等
に用いられる半導体レーザの製造方法に関し、特に有機
金属気相成長法で作製したInGaAsP系材料の半導
体レーザを製造する方法に関する。
【0002】
【従来の技術】近年、InGaAsP/InP系半導体
レーザは、光ファイバ通信の光源として広く用いられて
いる。その代表的な構造としては、埋め込みヘテロ構造
(BH;Buried Heterostructure)が挙げられる。
【0003】図13は特開平7−22692号に示され
ているBHレーザの一例を示す図である。図13のBH
レーザを製造する場合には、先ず、MOVPEにより、
p−InP基板1上にp−InPクラッド層2を形成し
た後、アンドープInGaAsP/InGaAsP−多
重量子井戸(MQW)活性層3,n−InPクラッド層4
を順次に形成する。この後、SiO2膜を被着しフォト
リソグラフィ工程を経た後に、SiO2膜をマスクとし
てウエットエッチングにより、変曲点の無い滑らかな側
面を有するメサストライプを形成する。次に、SiO2
膜を被着したまま、MOVPEにより、メサストライプ
側面をp−InP埋め込み層5,n−InP埋め込み層
6,p−InP埋め込み層7,n−InP埋め込み層8
で埋め込む。次に、SiO2膜を除去した後、MOVP
Eによりn−InP平坦化層9,n−InGaAsPキ
ャップ層10を積層する。その後、SiO2膜11によ
り電流狭窄部を形成し、しかる後、n電極12を形成す
る。また、基板1の裏面に、p電極13を蒸着により形
成する。
【0004】しかしながら、上述したようなBHレーザ
においては、結晶成長工程を3回行なわなければならな
いため、プロセスが複雑であリ、コスト上昇を招いてい
る。また、1回目の結晶成長で形成したInP層とIn
GaAsP層の側面が、メサエッチングにより露出す
る。この場合、その後のMOVPEで2回目の埋め込み
成長を行なうための昇温時に、InGaAsP活性層側
面のAs脱けを防止するために、PH3に加えてAsH3
を流さなければならないが、InP表面にAsH3を接
触させると、PとAsの置換が発生してしまう。この結
果、表面に非常に薄いInAsが形成されたり、点欠陥
が発生し、これらはリーク電流の原因となってしまう。
なお、このような問題は、蒸気圧の高いV族元素を2つ
含むInGaAsP系に特有のものである。
【0005】図14は、特開平6−97588号に示さ
れている他のBHレーザの例を示す図である。図14の
BHレーザを製造する場合には、先ず、n型InP基板
14上にInGaAsP活性層15,p型InPクラッ
ド層16を順次エピタキシャル成長させる。次に、p型
InPクラッド層16の上面にストライプ状の誘電体膜
を形成し、該誘電体膜をマスクとしたエッチングを行な
い、〈111〉方向にストライプ状のリッジを形成する。
そして誘電体膜を除去した後に、(111)B面を保存する
成長条件で、p型InPクラッド層17,p型InPブ
ロック層18,n型InPブロック層19を順次エピタ
キシャル成長させる。続いて、基板全面に対してp型I
nPクラッド層20を形成する。
【0006】このBHレーザにおいては、結晶成長工程
が2回で済むため、図13に示した構造よりも作製が容
易となっている。しかしながら、図14のBHレーザに
おいても、1回目の成長後のメサエッチングで活性層側
面が露出してしまう点は、図13のBHレーザと同様で
ある。
【0007】活性層側面を露出させない構造として、図
15に示すような半導体レーザ構造が提案されている
(特開平6−177482号)。図15の半導体レーザで
は、p型InP基板1の表面をメサエッチングしてスト
ライプ状のメサ21を形成する。次に、メサ21が形成
されたp型InP基板1上に、p型InPクラッド層2
2と、高濃度にSe(セレン)を含有した半導体電流狭窄
層23とを、順次に成長させて、前記メサ21を自己整
合埋め込みしてから、引き続きp型InPクラッド層2
4,InGaAsP活性層25,n型InPクラッド層
26,n型InGaAsPコンタクト層27を成長させ
ている。なお、図中の28は電流狭窄用の絶縁膜であ
る。
【0008】図15の半導体レーザ構造では、これを1
回の連続した結晶成長で作製できるため、製造工程を非
常に簡単化することができ、また、電流狭窄構造は、高
濃度にSeをドーピングした層を用いることにより、活
性層25の下に自己整合的に形成される。
【0009】
【発明が解決しようとする課題】しかしながら、図15
の半導体レーザ構造は、図13,図14に示した構造と
は異なり、活性層25の水平方向にキャリアの閉じ込め
機構を有していない。そのため、活性層25に注入され
たキャリアは水平横方法に拡散してしまい、図13,図
14に示すようなBHレーザに比べて、閾電流を低減す
ることが難かしいという問題があった。
【0010】本発明は、活性層水平方向にキャリアの閉
じ込め機構を有するInGaAsP系半導体レーザを、
簡単な製造工程で、かつ、メサエッチングで活性層側面
を表面に晒すことなく(露出させることなく)、製造する
ことの可能な半導体レーザの製造方法を提供することを
目的としている。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、p型InP基板にメサスト
ライプ構造を形成する工程と、メサストライプ構造が形
成されたp型InP基板上に、p型InPクラッド層,
量子井戸構造を含むInGaAsP活性層,n型InP
キャップ層を順次に形成する工程と、引き続いて、Se
ドープn型InPブロック層をメサ側面に自己整合的に
埋め込んだ後に、p型InPブロック層を形成する工程
と、メサ頂上部のp型InPブロック層を除去した後
に、全面にn型InPクラッド層,n型InGaAsP
コンタクト層を順次に形成する工程とを有し、さらに、
Seドープn型InPブロック層に隣接したInGaA
sP活性層を無秩序化してInGaAsP混晶にする工
程を含むことを特徴としている。
【0012】また、請求項2記載の発明は、請求項1記
載の半導体レーザの製造方法において、Seドープn型
InPブロック層を形成後、p型InPブロック層を形
成するに先立って、メサ形状に沿ってn型InGaAs
P層を形成することを特徴としている。
【0013】また、請求項3記載の発明は、n型InP
基板上にマスク層を被着して、n型InP基板上にメサ
ストライプ構造を形成する工程と、前記マスク層を被着
したままで、メサストライプ構造の側面にp型InPブ
ロック層を形成する工程と、前記マスク層を除去した後
に、Seドープn型InPブロック層をメサ側面に自己
整合埋め込みする工程と、引き続き、量子井戸構造を含
むInGaAsP活性層,p型InPクラッド層,p型
InGaAsPコンタクト層を順次に形成する工程とを
有し、さらに、Seドープn型InPブロック層に隣接
したInGaAsP活性層を無秩序化してInGaAs
P混晶にする工程を含むことを特徴としている。
【0014】また、請求項4記載の発明は、請求項3記
載の半導体レーザの製造方法において、マスク層を除去
した後、Seドープn型InPブロック層を成長するに
先立って、メサ形状に沿ってn型InP層を形成するこ
とを特徴としている。
【0015】また、請求項5記載の発明は、請求項3記
載の半導体レーザの製造方法において、n型InP基板
とp型InPブロック層との間のメサ側面に、電子波を
反射する多重量子障壁構造を設けることを特徴としてい
る。
【0016】また、請求項6記載の発明は、請求項3ま
たは請求項4記載の半導体レーザの製造方法において、
p型InPブロック層の形成をn型InP基板にp型不
純物を拡散することによって形成することを特徴として
いる。
【0017】また、請求項7記載の発明は、請求項1乃
至請求項4のいずれか一項に記載の半導体レーザの製造
方法において、p型InPブロック層に替えて、半絶縁
性InPブロック層を形成することを特徴としている。
【0018】また、請求項8記載の発明は、請求項1乃
至請求項7のいずれか一項に記載の半導体レーザの製造
方法において、無秩序化したInGaAsP混晶がIn
P基板と格子整合するように、活性層に歪量子井戸層と
歪バリア層とを設けることを特徴としている。
【0019】また、請求項9記載の発明は、n型InP
基板上にマスク層を形成して、n型InP基板上にメサ
ストライプ構造を形成する工程と、前記マスク層を除去
した後に、メサ形状に沿って、n型InPクラッド層,
量子井戸構造を含むInGaAsP活性層,p型InP
第1クラッド層を形成する工程と、引き続き、Seドー
プn型InPブロック層をメサ側面に自己整合埋め込み
する工程と、引き続き、全面にp型InP第2クラッド
層,p型InGaAsPコンタクト層を形成する工程と
を有し、前記InGaAsP活性層の厚さは、メサ平坦
部に比べてメサ斜面の部分が薄くなっていることを特徴
としている。
【0020】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は本発明に係る半導体レーザの
第1の構成例を示す図である。図1を参照すると、この
半導体レーザは、メサストライプ構造102が形成され
たp型InP基板101上に、Znドープp型InPク
ラッド層104,InGaAs/InGaAsP量子井
戸活性層105,n型InPキャップ層106,高濃度
にSeをドーピングしたn型InPブロック層(Seド
ープn型InPブロック層)107が順次に形成されて
いる。
【0021】ここで、Seドープn型InPブロック層
107は、ドーピング濃度を2×1019cm-3程度に設
定することによって、メサ頂上には結晶成長されず、メ
サ側面にのみ選択的に結晶成長されるようになってい
る。また、n型InPブロック層107中のドーパント
であるSeが、n型InPブロック層107に隣接した
メサ側面のn型InPキャップ層106,InGaAs
/InGaAsP量子井戸活性層105に拡散すること
により、n型InPブロック層107に隣接したメサ側
面のn型InPキャップ層106,InGaAs/In
GaAsP量子井戸活性層105がSeの拡散に伴い無
秩序化され、InGaAsP混晶112となっている。
【0022】また、n型InPブロック層107,In
Pキャップ層106上には、メサ側面に形成されたn型
InPブロック層107との間で逆バイアス接合による
電流狭窄機能をもつZnドープp型InPブロック層1
08と、Seドープn型InPクラッド層110と、S
eドープInGaAsPコンタクト層111とが順次に
形成されており、また、n型InPコンタクト層111
表面にはAuGe/Ni電極113が形成され、また、
p型InP基板101裏面にはAuZn/Au電極11
4が形成されている。
【0023】図2は図1の半導体レーザの製造工程例を
示す図である。図2の製造工程例では、先ず最初に、図
2(a)に示すように、p型InP基板101上に幅1μ
m程度のメサストライプ構造102を形成する。このメ
サストライプ構造102は、フォトリソグラフィ工程に
よりパターン形成した絶縁膜(SiO2膜)103をマス
クとしてドライエッチングにより形成できる。
【0024】次に、上記SiO2膜103を除去した後
に、図2(b)に示すように、有機金属気相成長法で、Z
nドープp型InPクラッド層104,InGaAs/
InGaAsP量子井戸活性層105,n型InPキャ
ップ層106,Seドープn型InPブロック層10
7,Znドープp型InPブロック層108を順次エピ
タキシャル成長させる。
【0025】ここで、量子井戸活性層105は、例え
ば、厚さ100Å程度のIn0.53Ga0.47As量子井戸
層を厚さ500Å程度のInGaAsP(バンドギャッ
プ波長1.3μm)バリア層で挾んだ構成となってい
る。また、InPキャップ層106の厚さは50Å程度
である。また、Seドープn型InPブロック層107
は、ドーピング濃度を2×1019cm-3程度に設定する
ことによって、メサ頂上には結晶成長されず、メサ側面
にのみ選択的に結晶成長される。
【0026】次に、図2(c)に示すように、基板全面に
SiO2膜109を形成し、このSiO2膜109をマス
クとして、フォトリソグラフィ工程によりメサ頂上部に
ストライプ窓を開ける。ここで、ストライプ窓の幅はn
型InPブロック層107のストライプ幅と同じか、そ
れよりも少し大きくする必要がある。これは、p型In
Pクラッド層104から活性層105を通って、p型I
nPブロック層108に抜ける電流のリークが発生しな
いようにするためである。そして、SiO2膜109を
マスクとして、p型InPブロック層108をドライエ
ッチングする。このとき、エッチング底面がn型InP
キャップ層106中になるようにする。
【0027】次に、SiO2マスク109を除去した後
に、図2(d)に示すように、Seドープn型InPクラ
ッド層110,SeドープInGaAsPコンタクト層
111を基板全面に結晶成長させる。ここで、n型In
Pクラッド層110のドーピング濃度は1×1018cm
-3程度である。そして、n型InPクラッド層110の
成長時間は約2時間程度であり、この間にn型InPブ
ロック層107中のドーパントであるSeが、n型In
Pブロック層107に隣接したメサ側面のn型InPキ
ャップ層106,InGaAs/InGaAsP量子井
戸活性層105に拡散する。このため、n型InPブロ
ック層107に隣接したメサ側面のn型InPキャップ
層106,InGaAs/InGaAsP量子井戸活性
層105がSeの拡散に伴い無秩序化され、InGaA
sP混晶112となる。
【0028】最後に、n型InPコンタクト層111表
面にAuGe/Ni電極113を形成し、また、p型I
nP基板101裏面にAuZn/Au電極114を形成
することにより、半導体レーザを得る。
【0029】図2の半導体レーザの製造方法では、In
GaAs/InGaAsP量子井戸活性層105は1回
目の結晶成長でp型InPクラッド層104とn型In
Pキャップ層106の間に挾まれるため、活性層側面が
露出されることがない。そして、n型InPキャップ層
106は、n型InPブロック層107を成長している
ときに、メサ頂上部のInGaAsPバリア層表面から
Asが脱離することを防止している。これにより、As
脱離やAsとPの置換に起因した欠陥が活性層近傍に形
成されなくなるため、素子特性の信頼性が向上する。
【0030】また、メサストライプ部への電流狭窄は、
メサ側面に形成されたn型InPブロック層107とp
型InPブロック層108の逆バイアス接合により行な
われる。そして、メサ側面のInGaAs/InGaA
sP量子井戸活性層105は、n型InPブロック層1
07のドーパントであるSeの拡散により、電流狭窄領
域と自己整合的に無秩序化され、混晶112となる。こ
れにより、メサ頂上部の量子井戸層のエネルギーバンド
ギャップはメサ側面の混晶112のエネルギーバンドキ
ャップよりも小さくなり、活性層の水平方向でキャリア
をメサ頂上部に集中させることができる。この結果、素
子の閾電流が低減される。
【0031】また、無秩序化していない量子井戸層の屈
折率は、無秩序化したInGaAsP混晶112よりも
大きくなっていることから、上記のような水平方向にお
けるキャリアの閉じ込めと同時に、水平方向にメサ頂上
部へ光を閉じ込めることができ、安定した単一横モード
で発振する半導体レーザを提供できる。
【0032】図3は、図1の半導体レーザの変形例を示
す図である。図3の半導体レーザは、図1の半導体レー
ザ構造において、n型InPブロック層107とp型I
nPブロック層108との間に、メサ形状に沿って、さ
らに、n型InGaAsP層201が形成されている。
【0033】図3の半導体レーザも、基本的には、図2
(a)乃至(d)の製造工程によって製造できるが、この製
造工程において、n型InPブロック層107を成長
後、p型InPブロック層108を形成する前に、メサ
形状に沿ってn型InGaAsP層201を成長させ
る。
【0034】すなわち、図2(c)に示したメサ頂上部の
p型InPブロック層108をエッチングする工程にお
いて、エッチング深さは、精密には制御しにくい。これ
に対し、この第2の構成例,工程例では、SiO210
9をマスクとして、p型InPブロック層108を薄く
残してドライエッチングし、しかる後、塩酸エッチング
溶液で薄く残したp型InPブロック層108をウエッ
トエッチングで除去する。この際、塩酸エッチング溶液
は、InGaAsPに比べてInPのエッチング速度が
速いため、n型InGaAsP層201がエッチングス
トップ層として働く。これにより、メサ頂上部のp型I
nPブロック層108を確実に除去でき、かつ、活性層
105にまでエッチングが進むのを防止することができ
る。従って、素子特性のばらつきを小さくできる。
【0035】また、上記n型InGaAsP層201を
挿入することにより、量子井戸活性層105とp型In
Pブロック層108との間隔をn型InGaAsP層2
01の層厚で制御することができ、量子井戸活性層10
5とp型InPブロック層108との間隔をn型InG
aAsP層201の層厚で離すことにより、p型InP
ブロック層108のストライプ幅をn型InPブロック
層107のストライプ幅より狭くしても、p型InPク
ラッド層104から量子井戸活性層105を通ってp型
InPブロック層108に抜けるリーク電流は発生しな
い。従って、電流狭窄幅をより狭くできるため、メサ頂
上部の活性層以外を通って流れる電流成分を少なくで
き、素子の閾電流をより一層低減できる。なお、n型I
nGaAsP層201の層厚を500〜1000Åと薄
く設定することにより、n型InPブロック層107か
らn型InGaAsP層201を通ってn型InPクラ
ッド層110へ流れる電流広がりを抑制している。
【0036】また、図3の構成例において、活性層水平
方向のキャリア閉じ込めと、水平横方向の光の閉じ込め
に関しては、図1の構成例と同様に行なうことができ
る。
【0037】図4は、本発明に係る半導体レーザの第2
の構成例を示す図である。図4を参照すると、この半導
体レーザは、メサストライプ構造102が形成されたp
型InP基板301上に、Znドープp型InPブロッ
ク層108が形成され、また、メサストライプ構造10
2上,p型InPブロック層108上に、Seドープn
型InPブロック層107,InGaAs/InGaA
sP量子井戸活性層105,Znドープp型InPクラ
ッド層104,Znドープp型InGaAsPコンタク
ト層302が順次に形成されている。また、p型InG
aAsPコンタクト層302表面にはAuZn/Au電
極114が形成され、またn型InP基板301裏面に
はAuGe/Ni電極113が形成されている。
【0038】ここで、p型InPブロック層108はS
iO2膜103のマスク上には結晶成長されず、SiO2
膜103のマスクで覆われていないメサ側面にのみ結晶
成長される。また、Seドープn型InPブロック層1
07は、ドーピング濃度を2×1019cm-3程度に設定
することによって、メサ頂上には結晶成長されず、メサ
側面にのみ選択的に結晶成長される。そして、n型In
Pブロック層107に隣接したメサ側面のInGaAs
/InGaAsP量子井戸活性層105には、n型In
Pブロック層107中のドーパントであるSeが拡散す
ることで、n型InPブロック層107に隣接したメサ
側面のInGaAs/InGaAsP量子井戸活性層1
05がSeの拡散に伴い無秩序化され、InGaAsP
混晶112となっている。
【0039】図5は図4の半導体レーザの製造工程例を
示す図である。図5の製造工程例では、先ず最初に、図
5(a)に示すように、n型InP基板301上に幅2μ
m程度のメサストライプ102を形成する。このメサス
トライプ構造102は、フォトリソグラフィ工程により
パターン形成したSiO2膜103をマスクとしてウエ
ットエッチングにより形成できる。
【0040】次に、上記SiO2膜103を残したまま
で、図5(b)に示すように、有機金属気相成長法で、Z
nドープp型InPブロック層108を選択成長する。
SiO2膜103のマスクを使用した選択成長により、
p型InPブロック層108はSiO2膜103のマス
ク上には結晶成長されず、SiO2膜103のマスクで
覆われていないメサ側面にのみ結晶成長される。
【0041】次に、図5(c)に示すように、SiO2
スク103を除去した後に、有機金属気相成長法を用い
て、Seドープn型InPブロック層107,InGa
As/InGaAsP量子井戸活性層105,Znドー
プp型InPクラッド層104,Znドープp型InG
aAsPコンタクト層302を順次にエピタキシャル成
長させる。この際、Seドープn型InPブロック層1
07は、ドーピング濃度を2×1019cm-3程度に設定
することによって、メサ頂上には結晶成長されず、メサ
側面にのみ選択的に結晶成長される。そして、p型In
Pクラッド層104の成長時間は約2時間程度であり、
この間にn型InPブロック層107中のドーパントで
あるSeが、n型InPブロック層107に隣接したメ
サ側面のInGaAs/InGaAsP量子井戸活性層
105に拡散することで、n型InPブロック層107
に隣接したメサ側面のInGaAs/InGaAsP量
子井戸活性層105がSeの拡散に伴い無秩序化され、
InGaAsP混晶112となる。
【0042】最後に、図5(d)に示すように、p型In
GaAsPコンタクト層302表面にAuZn/Au電
極114を形成し、またn型InP基板301裏面にA
uGe/Ni電極113を形成することにより、半導体
レーザを得る。
【0043】図5の半導体レーザの製造方法では、In
GaAsP量子井戸活性層105は、2回目の結晶成長
で、n型InP基板301またはn型InPブロック層
107とp型InPクラッド層104との間に挾まれる
ため、表面が露出することがない。
【0044】また、メサストライプ部への電流狭窄は、
メサ側面に形成されたp型InPブロック層108とn
型InPブロック層107との逆バイアス接合により行
なわれる。ここで、p型InPブロック層108は、基
板301のメサエッチングに用いたSiO2膜103の
マスクと同じマスクを用いて選択的に成長しているた
め、図2の工程例に比べてフォトリソグラフィ工程が1
回少なくなっている。また、半導体層をエッチングする
ことなく電流ブロック層を形成している。従って、製造
工程がより容易となり、素子特性の再現性や歩留りが向
上する。
【0045】また、図4,図5の半導体レーザでは、メ
サ側面のInGaAs/InGaAsP量子井戸活性層
105は、隣接したn型InPブロック層107のドー
パントであるSeが拡散することにより、自己整合的に
無秩序化されている。これにより、活性層105の水平
方向において、メサ頂上部にキャリアと光とを閉じ込め
ることができる。従って、素子の閾電流を低減すること
ができる。
【0046】図6は、図4の半導体レーザの変形例を示
す図である。図6の半導体レーザは、図4の半導体レー
ザ構造において、n型InPブロック層107とp型I
nPブロック層108との間に、メサ形状に沿って、さ
らに、n型InP層401が形成されている。
【0047】図6の半導体レーザも、基本的には、図5
(a)乃至(d)の製造工程によって製造できるが、この製
造工程において、メサストライプエッチング用のSiO
2膜103のマスクを除去した後、n型InPブロック
層107を成長するに先立って、メサ形状に沿ってn型
InP層401を成長させる。
【0048】この場合、n型InP層401は、メサ頂
上部において、量子井戸活性層105とn型InP基板
301との間に挿入されるため、pn接合部分と再成長
界面とを分離している。従って、再成長界面の不純物や
欠陥が活性層105に及ぼす影響を低減し、素子の信頼
性をより一層向上させることができる。
【0049】また、上記n型InP層401が設けられ
ることにより、量子井戸活性層105とp型InPブロ
ック層108との最短距離を、少なくともn型InP層
401の層厚だけ離すことができる。これにより、p型
InPクラッド104から活性層105を通ってp型I
nPブロック層108に抜けるリーク電流を防止でき
る。そして、上記リーク電流を低減することにより、電
流ブロック構造であるpnpnサイリスタ構造のターン
オン電圧を増加させることができる。なお、n型InP
層401の層厚を厚くしすぎると、n型InP層401
内において横方向に電流が広がってしまうので、n型I
nP層401の層厚としては、例えば1000Å程度に
する。
【0050】また、図6の構成例において、活性層水平
方向のキャリア閉じ込めと、水平横方向の光の閉じ込め
に関しては、図4の構成例と同様となっている。
【0051】また、図7は、図4の半導体レーザの他の
変形例を示す図である。図7の半導体レーザは、図4の
半導体レーザ構造において、n型InP基板301とp
型InPブロック層108との間のメサ側面に、電子波
を反射する多重量子障壁構造501がさらに設けられて
いる。この多重量子障壁構造501は、厚さがそれぞれ
数原子層のp型GaInAsとp型AlInAsの超格
子構造からなっており、電子の入射波と反射波とが強め
合う位相になるように設定されている。これにより、入
射した電子に対して、InP層よりも実効的に高いエネ
ルギー障壁を形成することができる。また、多重量子障
壁構造501は、有機金属気相成長法を用いた選択成長
によってメサ側面にのみ形成されており、従って、n型
InP基板301のメサ頂上部に比べてメサ側面のエネ
ルギー障壁が高くなっている。これにより、メサ頂上部
以外を通って再結合するリーク電流を低減することがで
き、素子の閾電流をより一層低減させることができる。
【0052】また、図8は、図6の半導体レーザの変形
例を示す図である。図8の半導体レーザでは、図6に示
した半導体レーザ構造におけるp型InPブロック層1
08に対応するp型ブロック層(p型InPブロック層)
を選択成長ではなくn型InP基板301にp型不純物
であるZnを拡散したZn拡散領域601として、形成
している。この場合には、結晶成長工程が1回のみとな
るため、さらに製造が容易となる。
【0053】また、Zn拡散領域601は、メサ側面か
らメサ頂上部の両側にも拡散される。従って、p型In
Pブロック層601の間隔を、メサストライプ構造10
2のメサストライプ幅よりも狭くできるため、より狭い
領域に電流を狭窄できる。従って、素子の閾電流をより
一層低減することができる。
【0054】一方、図8の構成では、メサ側面からメサ
頂上部の両側にp型不純物であるZnを拡散したことに
より、活性層105とp型InPブロック層601とが
最近接する面積が増加し、p型InPクラッド層104
から活性層105を通ってp型InPブロック層601
に抜けるリーク電流が増加する恐れがある。これを防止
するために、図8の構成では、n型InPブロック層1
07を成長するに先立って、メサ形状に沿ってn型In
P層401を成長させている。
【0055】また、図9は、図6の半導体レーザの他の
変形例を示す図である。図9の半導体レーザでは、図6
に示した半導体レーザ構造におけるp型InPブロック
層108にかえて、半絶縁性FeドープInPブロック
層701を成長させている。図9の半導体レーザでは、
半絶縁性FeドープInPブロック層701がメサ側面
に形成されることによって、メサストライプ構造102
に電流が集中する構造となっている。
【0056】pn逆バイアス接合を含む素子では、高周
波変調した場合にpn逆バイアス接合部の寄生容量が大
きいため、緩和振動周波数を高くできない。これに対し
て、電流ブロック構造として、pnpnサイリスタ構造
ではなく、図9のように半絶縁層を用いた場合には、寄
生容量を小さくでき、素子の変調周波数を高くすること
ができる。
【0057】また、Feをドーパントに用いた半絶縁性
InPブロック層では、正孔を捕獲しないことが知られ
ている。図9の構造によれば、半絶縁性FeドープIn
Pブロック層701はp型InPクラッド層104と接
触していないため、正孔のリークが発生しない。
【0058】さらに、図9の半導体レーザでは、n型I
nPブロック層107を成長するに先立って、n型In
P層401を成長することにより、活性層105と半絶
縁性FeドープInPブロック層701との接触を防止
し、半絶縁性InPブロック層701中のFeが活性層
105に拡散して発光特性を劣化させる事態が生ずるの
を防止している。
【0059】上述した各構成例,各変形例の半導体レー
ザの特徴は、メサ側面に自己整合的に形成したSe高濃
度ドープn型InP層107を用いて、量子井戸活性層
105を無秩序化することにより、電流狭窄構造と自己
整合的に水平方向のキャリアと光の閉じ込めとを実現す
ることにある。従って、InGaAsP量子井戸構造1
05を無秩序化する工程は重要である。このとき、In
P基板301と格子整合している量子井戸活性層105
のInGaAsP量子井戸層とInGaAsPバリア層
を無秩序化させた場合には、無秩序化により形成された
InGaAsP混晶112は必ずしもInP基板301
と格子整合しなくなる。この場合、格子整合していない
InGaAsP混晶112の層厚が臨界膜厚以上になる
と、界面に転位が発生してしまい素子特性を劣化させて
しまう。図10(a)は、このような問題が生ずるのを回
避する半導体レーザの構成例を示す図である。
【0060】図10(a)を参照すると、この半導体レー
ザは、全体的には、図6の半導体レーザと同様の構造の
ものとなっているが、量子井戸活性層について、図6の
半導体レーザと構造を異にしている。図10(b)は図1
0(a)の半導体レーザの量子井戸活性層801の構成を
示す図であり、図10(b)を参照すると、図10(a)の
半導体レーザの量子井戸活性層801には、歪量子井戸
層802と歪バリア層803が設けられている。なお、
各々の層厚は臨界膜厚より小さい値としている。また、
図8(b)中の804はInGaAsP光導波層であり、
InP基板301と格子整合した厚さ1000Å程度の
In0.72Ga0.28As0.610.39結晶から成っている。
【0061】図10(b)において、歪量子井戸層802
としては、例えばIn0.60Ga0.40As結晶が用いら
れ、また、歪バリア層803としては、例えばIn0.83
Ga0.17As0.230.77結晶が用いられる。そして、歪
量子井戸層802は、例えば、厚さが50Å程度で4層
程度のものとなっており、また、歪バリア層803は、
例えば、厚さが50Å程度で5層程度のものとなってい
る。この場合、歪量子井戸層802は、InP基板30
1に対して0.5%程度の圧縮歪を受け、一方、歪バリ
ア層803は、InP基板301に対して0.47%程
度の引張歪を受ける。
【0062】上記のような量子井戸活性層801(すな
わち、歪量子井戸層802と歪バリア層803を積層さ
せた超格子構造)をSeの拡散で無秩序化して形成した
InGaAsP結晶805の組成は、光導波層804の
組成とほぼ一致する。これにより、無秩序化されたIn
GaAsP混晶805の界面から発生する転位を抑制し
て、素子特性の信頼性を向上させることができる。ま
た、圧縮歪量子井戸構造を活性層に用いることにより、
InGaAs層のオージェ再結合確率の低減、価電子帯
間吸収の低減、微分効率の向上が図れ、これにより、閾
電流をより一層低下させることができる。
【0063】図11は、本発明に係る半導体レーザの他
の構成例を示す図である。図11の半導体レーザは、n
型InP基板301上にメサ構造901が形成され、メ
サ構造901が形成されたn型InP基板301上に、
n型InPクラッド層110,InGaAs/InGa
AsP量子井戸活性層902,p型InP第1クラッド
層903,Seドープn型InPブロック層107,p
型InP第2クラッド層904,p型InGaAsPコ
ンタクト層302が順次に形成されている。また、p型
InGaAsPコンタクト層302表面にはAuZn/
Au電極114が形成され、またn型InP基板301
裏面にはAuGe/Ni電極113が形成されている。
【0064】図12は図11の半導体レーザの製造工程
例を示す図である。図12の製造工程例では、先ず最初
に、図12(a)に示すように、n型InP基板301上
に、ストライプ状の窓を開けたSiO2膜102のマス
クを形成する。ここで、SiO2膜102のマスクのス
トライプ状窓のストライプ幅は、例えば3μm程度であ
る。
【0065】次に、図12(b)に示すように、有機金属
気相成長を用いた選択成長により、SiO2膜102が
除去されてn型InP基板301表面が露出している領
域(ストライプ状の窓の領域)に、順メサ構造901を形
成する。このとき、SiO2膜102のマスク上には結
晶成長が起こらないようにする。形成したメサ構造90
1斜面の結晶面は(111)B面となっている。
【0066】次に、SiO2膜102のマスクを除去し
た後に、図12(c)に示すように、有機金属気相成長法
により2回目の結晶成長を行なう。すなわち、メサ構造
901が形成された基板301上に、n型InPクラッ
ド層110,InGaAs/InGaAsP量子井戸活
性層902,p型InP第1クラッド層903,Seド
ープn型InPブロック層107,p型InP第2クラ
ッド層904,p型InGaAsPコンタクト層302
を順次に形成する。ここで、Seドープn型InPブロ
ック層107は、Seのドーピング濃度を2×1019
-3程度に設定することによって、メサ頂上には結晶成
長されず、自己整合的にメサ側面にのみ選択的に結晶成
長される。また、量子井戸活性層902においては、メ
サ斜面の層厚がメサ平坦部の層厚よりも薄くなるように
形成される。
【0067】最後に、図9(d)に示すように、p型In
GaAsPコンタクト層302表面にAuZn/Au電
極114を形成し、またn型InP基板301裏面にA
uGe/Ni電極113を形成することにより、半導体
レーザを得る。
【0068】図12の半導体レーザの製造方法では、I
nGaAsP量子井戸活性層902は、2回目の結晶成
長でn型InPクラッド層110とp型InP第1クラ
ッド層903の間に挟まれるため、表面が露出すること
がない。
【0069】また、メサストライプ部への電流狭窄は、
p型InPクラッド層903,904とn型InPブロ
ック層107との逆バイアス接合により行なわれる。ま
た、n型InPブロック層はメサ側面に自己整合的に形
成されているため、フォトリソグラフィ工程が1回で済
み、マスクパターン合わせをする必要がない。従って、
製造が容易となる。
【0070】図11,図12の半導体レーザの製造工程
は、量子井戸活性層を無秩序化する工程を含まない。図
11,図12の半導体レーザでは、量子井戸活性層を無
秩序化せずとも、メサ頂上部へのキャリアの閉じ込めを
次のようにして行なうことができる。すなわち、図1
1,図12の半導体レーザでは、メサ斜面の量子井戸活
性層厚は、メサ斜面の量子井戸活性層厚よりも薄くなる
ように形成されており、そのため、メサ斜面の量子井戸
の基底準位はメサ平坦部の量子井戸の基底準位よりも高
くなる。従って、メサ頂上部の量子井戸活性層は、エネ
ルギーバンドギャップがより大きいメサ斜面の量子井戸
活性層で挟まれることになる。これにより、活性層に注
入されたキャリアをメサ頂上部に閉じ込めることができ
る。なお、メサ斜面の量子井戸層の層厚が薄いほど、量
子準位が高くなり、キャリアの閉じ込め効果は大きくな
る。ただし、メサ斜面にInGaAs/InGaAsP
量子井戸活性層902を全く成長させないと、活性層成
長中にメサ斜面はn型InPクラッド層110が露出し
たままとなってしまう。そのため、露出したInP層表
面がAsH3にさらされて、PとAsの置換が発生して
しまい、前述したような従来と同様の問題が生じてしま
う。従って、メサ斜面にも、例えば10〜20Å程度の
InGaAsP層を形成することが重要である。
【0071】また、図11,図12の半導体レーザで
は、量子井戸活性層が屈曲導波路を形成しているため、
光は、実屈折率差によりメサ頂上部に(水平方向に)閉じ
込められる。すなわち、水平方向の光の閉じ込めを行な
うことができる。従って、この半導体レーザは、水平横
モードが単一モードで安定して発振する。
【0072】
【発明の効果】以上に説明したように、請求項1乃至請
求項9記載の発明によれば、量子井戸構造を含むInG
aAsP活性層がInP層に挟まれており、その側面が
露出することがない。従って、活性層成長後にInP層
を成長する場合にも、活性層のAs抜けを防止するため
にAsH3を流す必要がなく、PとAsの置換が発生し
ない。これにより、活性層近傍に格子不整合の大きいI
nAs層が形成されたり、欠陥が発生せず、素子特性の
信頼性を向上できる。
【0073】また、請求項1乃至請求項8記載の半導体
レーザの製造方法では、メサ側面の量子井戸を含む活性
層が、これに隣接するSeドープn型InP層からドー
パントであるSeが拡散することにより、無秩序化され
る。これにより、メサ頂上部の活性層のエネルギーバン
ドギャップはメサ側面の活性層のエネルギーバンドギャ
ップよりも小さくなリ、キャリアを水平方向においてメ
サ頂上部に閉じ込めることができ、素子の閾電流を低減
することができる。また、これと同時に、無秩序化され
ていない量子井戸構造は、無秩序化されたInGaAs
P混晶よりも屈折率が大きくなるため、光をも、水平方
向においてメサ頂上部に閉じ込めることができる。
【0074】また、上記Seドープn型InP層は、S
eドーピング濃度が例えば8×1018cm-3以上に設定
されることにより、メサ頂上部には結晶成長せず、メサ
側面にのみ形成される。従って、基板に最初にフォトリ
ソグラフィによるエッチング工程で形成したメサストラ
イプ構造に対して、マスクを用いることなく自己整合的
にキャリアの閉じ込めと光の閉じ込めとを実現すること
ができ、製造がより容易となり、素子特性の再現性や歩
留りを向上させることができる。
【0075】なお、請求項1記載の半導体レーザの製造
方法において、メサストライプ構造への電流狭窄は、ド
ーパメントにSeを用いドーパント濃度を例えば8×1
18cm-3以上に設定することによりメサ側面に自己整
合的に形成したn型InPブロック層と、基板全面に結
晶成長した後にフォトリソグラフィによるエッチング工
程で形成したp型InPブロック層との逆バイアス接合
により行なわれる。
【0076】また、請求項2記載の半導体レーザの製造
方法では、請求項1記載の製造方法に加えて、Seを高
濃度にドーピングしたn型InPブロック層を形成後、
p型InPブロック層を形成するに先立って、メサ形状
に沿ってn型InGaAsP層を形成することにより、
メサ頂上部のp型InPブロック層をエッチングして除
去する工程において、上記n型InGaAsP層がエッ
チングストップ層となり、これによって、エッチング深
さを精密に制御でき、素子特性のばらつきを小さくする
ことができる。また、活性層とp型InPクラッド層と
の間隔をn型InGaAsP層の層厚で制御して離すこ
とにより、p型InPクラッド層から活性層を通ってp
型InPブロック層に抜けるリーク電流を防止しかつ電
流狭窄幅を狭くできるため、レーザ発振に寄与しない電
流成分を低減し、素子の閾電流を低減することができ
る。
【0077】また、請求項3記載の半導体レーザの製造
方法において、メサストライプ部への電流狭窄は、メサ
側面にマスクを用いて選択的に結晶成長されたp型In
Pブロック層と、Seを高濃度にドーピングしてメサ側
面に自己整合的に形成したn型InPブロック層との逆
バイアス接合により行なわれる。従って、請求項1,2
記載の製造方法に比べてフォトリソグラフィ工程が1回
少なくなっており、製造がより一層容易となり、素子特
性の再現性や歩留まりを向上させることができる。
【0078】また、請求項4記載の半導体レーザの製造
方法では、請求項3の製造方法に加えて、メサストライ
プエッチング用マスクを除去した後、Seドープn型I
nPブロック層を形成するに先立って、メサ形状に沿っ
てn型InP層を形成することにより、メサ頂上部にお
いては、活性層とn型InP基板との間に上記n型In
P層が挿入され、これによって、pn接合部分と再成長
界面とを分離し、素子の信頼性をより一層向上させるこ
とができる。また、活性層とp型InPブロック層の最
短距離をn型InP層の層厚で制御して離すことがで
き、p型InPクラッド層から活性層を通ってp型In
Pブロック層に抜けるリーク電流を低減させることがで
きる。これにより、電流ブロック製造であるpnpnサ
イリスタ製造のターンオン電圧を高くでき、より高出力
動作が可能となる。
【0079】また、請求項5記載の半導体レーザの製造
方法では、請求項3の製造方法に加えて、n型InP基
板とp型InPブロック層との間のメサ側面に、電子波
を反射する多重量子障壁構造を設けることにより、この
多重量子障壁構造によって、n型InP基板のメサ頂上
部以外を流れて再結合するリーク電流を低減させ、素子
の閾電流をより一層低減させることができる。
【0080】また、請求項6記載の半導体レーザの製造
方法では、請求項3または請求項4の製造方法において
選択成長によって形成していたp型InPブロック層
を、n型InP基板にp型不純物を拡散することで形成
することにより、結晶成長工程が1回のみとなり、製造
が極めて容易となりコストを低減できる。また、p型不
純物を拡散した領域はメサ側面だけでなくメサ頂上部の
両側にも拡散されるため、電流狭窄領域をより狭くで
き、閾電流をより一層低減することができる。
【0081】また、請求項7記載の半導体レーザの製造
方法では、電流ブロック層として半絶縁性InPブロッ
ク層を用いることにより、素子の寄生容量が小さくな
り、変調周波数を高くすることができる。
【0082】また、請求項8記載の半導体レーザの製造
方法において、量子井戸活性層を無秩序化して形成した
InGaAsP混晶がInP基板と格子整合するよう
に、量子井戸層とバリア層のGa組成,As組成を制御
している。これにより、無秩序化されたInGaAsP
混晶の界面から転位の発生を抑制して、素子特性の信頼
性をより一層向上させることができる。
【0083】また、請求項9記載の半導体レーザの製造
方法では、メサ斜面の活性層の厚さをメサ平坦部の活性
層の厚さよりも薄くなるように形成することにより、メ
サ頂上部の量子井戸層のエネルギーバンドギャップはメ
サ斜面の量子井戸層のエネルギーバンドギャップよりも
小さくなり、活性層に注入されたキャリアをメサ頂上部
に閉じ込めることができ、素子の閾電流を低減すること
ができる。
【0084】さらに、請求項9記載の発明では、電流狭
窄を行なうためのSeドープn型InPブロック層をメ
サ側面に自己整合的に形成するので、キャリアの閉じ込
め領域と電流狭窄領域のパターンずれが発生せず、素子
特性の再現性や歩留りを向上させることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体レーザの第1の構成例を示
す図である。
【図2】図1の半導体レーザの製造工程例を示す図であ
る。
【図3】図1の半導体レーザの変形例を示す図である。
【図4】本発明に係る半導体レーザの第2の構成例を示
す図である。
【図5】図4の半導体レーザの製造工程例を示す図であ
る。
【図6】図4の半導体レーザの変形例を示す図である。
【図7】図4の半導体レーザの変形例を示す図である。
【図8】図6の半導体レーザの変形例を示す図である。
【図9】図6の半導体レーザの変形例を示す図である。
【図10】図6の半導体レーザの変形例を示す図であ
る。
【図11】本発明に係る半導体レーザの他の構成例を示
す図である。
【図12】図11の半導体レーザの製造工程例を示す図
である。
【図13】従来のBHレーザの一例を示す図である。
【図14】従来のBHレーザの一例を示す図である。
【図15】従来の半導体レーザの構成例を示す図であ
る。
【符号の説明】
101 p型InP基板 102 メサストライプ構造 103 SiO2膜(マスク) 104 p型InPクラッド層 105 量子井戸活性層 106 n型InPキャップ層 107 n型InPブロック層 108 p型InPブロック層 109 SiO2膜(マスク) 110 n型InPクラッド層 111 n型InGaAsPコンタクト層 112 InGaAsP混晶化領域 113 n電極 114 p電極 201 n型InGaAsP層 301 n型InP基板 302 p型InGaAsPコンタクト層 401 n型InP層 501 多重量子障壁構造 601 Zn拡散領域 701 半絶縁性FeドープInPブロック層 801 歪量子井戸活性層 802 InGaAs圧縮歪量子井戸層 803 InGaAsP引張歪バリア層 804 InGaAsP光導波層 901 選択成長によるメサストライプ構造 902 量子井戸活性層 903 p型InP第1クラッド層 904 p型InP第2クラッド層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 p型InP基板にメサストライプ構造を
    形成する工程と、メサストライプ構造が形成されたp型
    InP基板上に、p型InPクラッド層,量子井戸構造
    を含むInGaAsP活性層,n型InPキャップ層を
    順次に形成する工程と、引き続いて、Seドープn型I
    nPブロック層をメサ側面に自己整合的に埋め込んだ後
    に、p型InPブロック層を形成する工程と、メサ頂上
    部のp型InPブロック層を除去した後に、全面にn型
    InPクラッド層,n型InGaAsPコンタクト層を
    順次に形成する工程とを有し、さらに、Seドープn型
    InPブロック層に隣接したInGaAsP活性層を無
    秩序化してInGaAsP混晶にする工程を含むことを
    特徴とする半導体レーザの製造方法。
  2. 【請求項2】 請求項1記載の半導体レーザの製造方法
    において、Seドープn型InPブロック層を形成後、
    p型InPブロック層を形成するに先立って、メサ形状
    に沿ってn型InGaAsP層を形成することを特徴と
    する半導体レーザの製造方法。
  3. 【請求項3】 n型InP基板上にマスク層を被着し
    て、n型InP基板上にメサストライプ構造を形成する
    工程と、前記マスク層を被着したままで、メサストライ
    プ構造の側面にp型InPブロック層を形成する工程
    と、前記マスク層を除去した後に、Seドープn型In
    Pブロック層をメサ側面に自己整合埋め込みする工程
    と、引き続き、量子井戸構造を含むInGaAsP活性
    層,p型InPクラッド層,p型InGaAsPコンタ
    クト層を順次に形成する工程とを有し、さらに、Seド
    ープn型InPブロック層に隣接したInGaAsP活
    性層を無秩序化してInGaAsP混晶にする工程を含
    むことを特徴とする半導体レーザの製造方法。
  4. 【請求項4】 請求項3記載の半導体レーザの製造方法
    において、マスク層を除去した後、Seドープn型In
    Pブロック層を成長するに先立って、メサ形状に沿って
    n型InP層を形成することを特徴とする半導体レーザ
    の製造方法。
  5. 【請求項5】 請求項3記載の半導体レーザの製造方法
    において、n型InP基板とp型InPブロック層との
    間のメサ側面に、電子波を反射する多重量子障壁構造を
    設けることを特徴とする半導体レーザの製造方法。
  6. 【請求項6】 請求項3または請求項4記載の半導体レ
    ーザの製造方法において、p型InPブロック層の形成
    をn型InP基板にp型不純物を拡散することによって
    形成することを特徴とする半導体レーザの製造方法。
  7. 【請求項7】 請求項1乃至請求項4のいずれか一項に
    記載の半導体レーザの製造方法において、p型InPブ
    ロック層に替えて、半絶縁性InPブロック層を形成す
    ることを特徴とする半導体レーザの製造方法。
  8. 【請求項8】 請求項1乃至請求項7のいずれか一項に
    記載の半導体レーザの製造方法において、無秩序化した
    InGaAsP混晶がInP基板と格子整合するよう
    に、活性層に歪量子井戸層と歪バリア層とを設けること
    を特徴とする半導体レーザの製造方法。
  9. 【請求項9】 n型InP基板上にマスク層を形成し
    て、n型InP基板上にメサストライプ構造を形成する
    工程と、前記マスク層を除去した後に、メサ形状に沿っ
    て、n型InPクラッド層,量子井戸構造を含むInG
    aAsP活性層,p型InP第1クラッド層を形成する
    工程と、引き続き、Seドープn型InPブロック層を
    メサ側面に自己整合埋め込みする工程と、引き続き、全
    面にp型InP第2クラッド層,p型InGaAsPコ
    ンタクト層を形成する工程とを有し、前記InGaAs
    P活性層の厚さは、メサ平坦部に比べてメサ斜面の部分
    が薄くなっていることを特徴とする半導体レーザの製造
    方法。
JP11418096A 1996-04-11 1996-04-11 半導体レーザの製造方法 Pending JPH09283846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11418096A JPH09283846A (ja) 1996-04-11 1996-04-11 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11418096A JPH09283846A (ja) 1996-04-11 1996-04-11 半導体レーザの製造方法

Publications (1)

Publication Number Publication Date
JPH09283846A true JPH09283846A (ja) 1997-10-31

Family

ID=14631202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11418096A Pending JPH09283846A (ja) 1996-04-11 1996-04-11 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JPH09283846A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701993B2 (en) 2004-05-26 2010-04-20 Nippon Telegraph And Telephone Corporation Semiconductor optical device and a method of fabricating the same
JP4592865B2 (ja) * 1999-04-08 2010-12-08 古河電気工業株式会社 半導体積層構造の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592865B2 (ja) * 1999-04-08 2010-12-08 古河電気工業株式会社 半導体積層構造の製造方法
US7701993B2 (en) 2004-05-26 2010-04-20 Nippon Telegraph And Telephone Corporation Semiconductor optical device and a method of fabricating the same

Similar Documents

Publication Publication Date Title
US5568501A (en) Semiconductor laser and method for producing the same
US4932033A (en) Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
EP0272096B1 (en) A semiconductor laser device
JPH0656906B2 (ja) 半導体レ−ザ装置
US5271028A (en) Semiconductor laser device
KR0153585B1 (ko) 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법
US5441912A (en) Method of manufacturing a laser diode
JP2882335B2 (ja) 光半導体装置およびその製造方法
JPH1022579A (ja) 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置
JP2894186B2 (ja) 光半導体装置
JP3488137B2 (ja) 光半導体装置およびその製造方法
JP2001057459A (ja) 半導体レーザ
JPH10256647A (ja) 半導体レーザ素子およびその製造方法
JPH05160504A (ja) 半導体レーザ装置
JPH09283846A (ja) 半導体レーザの製造方法
JP2001185809A (ja) 半導体光デバイス装置及びその製造方法
JPH07193321A (ja) 半導体レーザの製造方法
JP2685720B2 (ja) 半導体レーザ及びその製造方法
JPH07254750A (ja) 半導体レーザ
JP4163321B2 (ja) 半導体発光装置
JP3403915B2 (ja) 半導体レーザ
JP2973215B2 (ja) 半導体レーザ装置
JP2555984B2 (ja) 半導体レーザおよびその製造方法
JPH07235725A (ja) 半導体レーザ素子およびその製造方法
JP2917695B2 (ja) 光半導体素子の製造方法